KR101336345B1 - 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치 - Google Patents

반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치 Download PDF

Info

Publication number
KR101336345B1
KR101336345B1 KR1020130054576A KR20130054576A KR101336345B1 KR 101336345 B1 KR101336345 B1 KR 101336345B1 KR 1020130054576 A KR1020130054576 A KR 1020130054576A KR 20130054576 A KR20130054576 A KR 20130054576A KR 101336345 B1 KR101336345 B1 KR 101336345B1
Authority
KR
South Korea
Prior art keywords
test
module
semiconductor
event
event signal
Prior art date
Application number
KR1020130054576A
Other languages
English (en)
Inventor
성요찬
장경훈
Original Assignee
주식회사 아이티엔티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엔티 filed Critical 주식회사 아이티엔티
Priority to KR1020130054576A priority Critical patent/KR101336345B1/ko
Application granted granted Critical
Publication of KR101336345B1 publication Critical patent/KR101336345B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치에 관한 것으로서, 보다 구체적으로는 테스트 프로세서(Test Processer)와, ALPG(ALgorithmic Pattern Generater)와, TGFC(Timing & Formatting)와, 핀 일렉트로닉스(Pin Electronic), 및 오류 메모리(Fail Memory)를 반도체 테스트 유닛으로 하여 복수로 구비하는 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치로서, 상기 반도체 테스트 유닛을 그룹으로 묶어 모듈화하여 병렬 제어가 가능하도록 구성되는 복수의 테스트 모듈; 상기 복수의 테스트 모듈 각각에 구비되며, 모듈별 이벤트 정보가 설정되는 이벤트 레지스터; 상기 복수의 테스트 모듈에 연결 접속되는 테스터 시스템 버스를 통하여 상기 이벤트 레지스터에 모듈별 이벤트 정보를 미리 설정하기 위한 메인 컨트롤러; 및 상기 복수의 테스트 모듈에 연결 접속되는 이벤트 시그널 라인을 통하여 실제 이벤트 신호를 상기 복수의 테스트 모듈에 전송하는 싱크부를 포함하는 것을 그 구성상의 특징으로 한다.
본 발명에서 제안하고 있는 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치에 따르면, 반도체 집적회로를 테스트하기 위한 반도체 테스트 시스템에 구비되는 부분적인 유닛 그룹을 묶어 모듈화하고, 비동기적 이벤트 시그널을 사용하여 각 모듈을 개별적으로 제어하여 테스트할 수 있도록 할 수 있다.
또한, 본 발명에 따르면, 반도체 집적회로를 테스트하기 위한 반도체 테스트 시스템의 각 테스트 모듈별로 비동기적 이벤트 신호를 전달함으로써, 테스트 모듈별로 서로 다른 테스트를 수행하는 것이 가능하며, 그에 따른 테스트 동작의 일률적인 동작 한계를 극복하고 다양한 테스트 동작이 테스트 모듈별로 병렬 제어되고 동작 구현되는 것이 가능하도록 할 수 있다.

Description

반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치{A DEVICE FOR CONTROLLING EVENT SIGNAL OF MODULE UNIT TEST IN THE SEMICONDUCTOR TEST SYSTEMS}
본 발명은 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치에 관한 것으로서, 보다 구체적으로는 반도체 집적회로를 테스트하기 위한 반도체 테스트 시스템에 구비되는 부분적인 유닛 그룹을 묶어 모듈화하고, 비동기적 이벤트 시그널을 사용하여 각 모듈을 개별적으로 제어하여 테스트할 수 있도록 하는 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치에 관한 것이다.
일반적으로 자동 테스트 장치(ATE)는, 대개 컴퓨터로 구동되는 반도체, 전자회로, 및 인쇄회로기판 어셈블리와 같은 디바이스를 테스트하는 자동화된 시스템을 가리킨다. 반도체 제조 공정 중 제조된 반도체 칩의 불량 여부(Pass/Fail)를 판정하는 검사(Test) 공정은 제조된 칩의 전기적인 특성 검사를 위한 공정으로 자동 테스트 장치(Automatic Test Equipment)를 이용하여 두 단계의 검사과정을 수행한다. 첫 번째 방법은 제조된 칩의 전기적 특성을 검사하고 다음 단계로 칩의 기능적 동작 검사를 수행한다. 두 단계의 검사 과정 중 동작 검사는 패턴 발생기에서 검사 대상의 칩을 위한 적절한 검사 패턴을 핀 드라이버(Pin driver)를 통해 DUT(Device Under Test)에 인가하고 DUT로부터 출력되는 신호를 비교기(Comparator)를 사용하여 예상 결과(Expect data)와 비교하여 칩의 불량 여부를 최종 판정하게 된다. 이와 같은 방법으로 작동되는 자동 테스트 장치는, 패턴 생성기, 핀 드라이버, 비교기 및 전력공급기를 주요 구성요소로 하며, 하나의 테스트 헤더 또는 시스템을 이루게 된다.
도 1은 종래의 반도체 디바이스 테스트 시스템의 전체적인 구성을 도시한 도면이다. 도 1에 도시된 바와 같이, 반도체 디바이스 테스트 시스템은, 전체적인 구성을 크게 구분할 경우 반도체 디바이스(4)(Device Under Test)를 테스트하는 테스트 헤더(1)와, 일정 수량의 반도체 디바이스(4)를 반송하여 테스트가 이루어지도록 하고, 이 테스트 결과에 따라 반도체 디바이스(4)들을 등급별로 분류하여 적재하는 핸들러(3)와, 테스트 헤더(1)와 핸들러(3) 사이에 개재되어 반도체 디바이스(4)와 테스트 헤더(1) 사이의 전기적인 연결을 확립하는 하이픽스(HIFIX) 보드(2)를 포함하여 구성될 수 있다. 즉, (m×n)행렬의 소켓이 배열된 하이픽스 보드(2)와 핸들러(3)의 테스트부(test site)가 정합한 상태에서 테스트 트레이 상의 인서트 내에 안착된 반도체 디바이스(4)와 하이픽스 보드(2) 상의 소켓이 서로 접촉함으로써 (m×n)개의 반도체 소자가 동시에 테스트 될 수 있다.
도 2는 종래의 반도체 디바이스 테스트 시스템의 유닛별 기본 구조를 도시한 도면이고, 도 3은 종래의 반도체 디바이스 테스트 시스템의 반도체 테스트 유닛의 내부 구성을 도시한 도면이다. 도 2에 도시된 바와 같이, 종래의 반도체 디바이스 테스트 시스템은 반도체 디바이스(DUT)(4)를 각각 테스트하기 위한 반도체 테스트 유닛(10)을 복수로 구비하고, 복수의 반도체 테스트 유닛(10)은 도 3에 도시된 바와 같이, 테스트 프로세서(Test Processer)(11)와, ALPG(ALgorithmic Pattern Generater)(12)와, TGFC(Timing & Formatting)(13)와, 핀 일렉트로닉스(Pin Electronic)(14), 및 오류 메모리(Fail Memory)(15)를 포함한다. 여기서, 테스트 프로세서(11)는 테스트 동작을 진행하는 역할을 하고, ALPG(12)는 테스트를 행하기 위하여 정해진 테스트 패턴 데이터를 발생시키는 역할을 하며, TGFC(13)는 테스트 수행 동작의 기본 주기 내에 포함되는 타이밍 에지를 생성하고, 핀 일렉트로닉스(14)에서 출력되는 데이터를 운영체제에 적합한 양식으로 전환하는 역할을 하며, 핀 일렉트로닉스(PE)(14)는 드라이버와 패턴 데이터 선택모듈과 패턴 콤퍼레이터를 구비하며, 여기서 드라이버는 테스트 패턴 신호를 반도체 디바이스(4)에 기록하고, 패턴 콤퍼레이터는 반도체 디바이스(4)에 의해 판독된 테스트 패턴의 판독 신호와 해당 반도체의 특성에 대응되는 기준 신호를 비교하여 그 비교 값을 출력하며, 패턴 데이터 선택모듈은 출력되는 패턴 데이터와 반도체 디바이스(4)의 핀을 대응시키는 역할을 한다. 그리고 오류 메모리(15)는 반도체 디바이스(4)에 대한 테스트로부터 얻어진 오류 정보를 저장하는 역할을 하며, 오류 정보를 반도체 디바이스(4)의 셀 단위로 기억할 수 있다.
상기와 같은 종래의 반도체 디바이스 테스트 시스템은, 모듈 단위의 제어가 아닌 모든 유닛을 일괄적으로 제어하는 단순한 방식을 취하고 있다. 이러한 종래의 반도체 디바이스 테스트 시스템은 반도체 테스트 유닛(10) 별로 다양한 테스트를 동시에 하기보다는 모든 반도체 테스트 유닛(10)에 대해 일률적인 테스트를 진행할 수밖에 없다. 즉, 도시된 바와 같이, 종래의 반도체 디바이스 테스트 시스템은 내부의 모든 반도체 테스트 유닛(10)을 똑같이 제어함으로써 전체 동작을 동일하게 제어하는 한계를 가지고 있다.
본 발명은 기존에 제안된 방법들의 상기와 같은 문제점들을 해결하기 위해 제안된 것으로서, 반도체 집적회로를 테스트하기 위한 반도체 테스트 시스템에 구비되는 부분적인 유닛 그룹을 묶어 모듈화하고, 비동기적 이벤트 시그널을 사용하여 각 모듈을 개별적으로 제어하여 테스트할 수 있도록 하는, 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은, 반도체 집적회로를 테스트하기 위한 반도체 테스트 시스템의 각 테스트 모듈별로 비동기적 이벤트 신호를 전달함으로써, 테스트 모듈별로 서로 다른 테스트를 수행하는 것이 가능하며, 그에 따른 테스트 동작의 일률적인 동작 한계를 극복하고 다양한 테스트 동작이 테스트 모듈별로 병렬 제어되고 동작 구현되는 것이 가능하도록 하는, 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치를 제공하는 것을 또 다른 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따른 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치는,
테스트 프로세서(Test Processer)와, ALPG(ALgorithmic Pattern Generater)와, TGFC(Timing & Formatting)와, 핀 일렉트로닉스(Pin Electronic), 및 오류 메모리(Fail Memory)를 반도체 테스트 유닛으로 하여 복수로 구비하는 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치로서,
상기 반도체 테스트 유닛을 그룹으로 묶어 모듈화하여 병렬 제어가 가능하도록 구성되는 복수의 테스트 모듈;
상기 복수의 테스트 모듈 각각에 구비되며, 모듈별 이벤트 정보가 설정되는 이벤트 레지스터;
상기 복수의 테스트 모듈에 연결 접속되는 테스터 시스템 버스를 통하여 상기 이벤트 레지스터에 모듈별 이벤트 정보를 미리 설정하기 위한 메인 컨트롤러; 및
상기 복수의 테스트 모듈에 연결 접속되는 이벤트 시그널 라인을 통하여 실제 이벤트 신호를 상기 복수의 테스트 모듈에 전송하는 싱크부를 포함하는 것을 그 구성상의 특징으로 한다.
바람직하게는, 상기 복수의 테스트 모듈은,
상기 싱크부에서 전송하는 실제 이벤트 신호에 대응하여 모듈 단위의 서로 다른 반도체 테스트를 수행할 수 있다.
더욱 바람직하게는, 상기 싱크부는,
상기 복수의 테스트 모듈의 개별 제어를 위한 비동기적 이벤트 시그널을 전송할 수 있다.
바람직하게는, 상기 복수의 테스트 모듈은,
자신의 모듈 내의 이벤트 레지스터에 미리 설정되어 있는 이벤트 정보에 따라 반도체 테스트 동작을 수행하되, 이벤트 정보가 설정되어 있지 않은 특정 테스트 모듈은 반도체 테스트 동작과 관련한 아무런 동작도 하지 않는다.
더욱 바람직하게는, 상기 복수의 테스트 모듈은,
자신의 모듈 내의 이벤트 레지스터에 미리 설정되어 있는 이벤트 정보의 유무와, 상기 싱크부에서 전송하는 실제 이벤트 신호에 대응하여 각 모듈별로 반도체 테스트의 병렬 동작의 제어가 이루어질 수 있다.
바람직하게는, 상기 복수의 테스트 모듈은,
모듈 내 각각의 테스트 프로세서가 싱크부로부터 실제 이벤트 신호를 전송받고, 해당 이벤트 레지스터에 미리 설정된 이벤트 정보를 참조하여 반도체 테스트 동작을 수행할 수 있다.
본 발명에서 제안하고 있는 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치에 따르면, 반도체 집적회로를 테스트하기 위한 반도체 테스트 시스템에 구비되는 부분적인 유닛 그룹을 묶어 모듈화하고, 비동기적 이벤트 시그널을 사용하여 각 모듈을 개별적으로 제어하여 테스트할 수 있도록 할 수 있다.
또한, 본 발명에 따르면, 반도체 집적회로를 테스트하기 위한 반도체 테스트 시스템의 각 테스트 모듈별로 비동기적 이벤트 신호를 전달함으로써, 테스트 모듈별로 서로 다른 테스트를 수행하는 것이 가능하며, 그에 따른 테스트 동작의 일률적인 동작 한계를 극복하고 다양한 테스트 동작이 테스트 모듈별로 병렬 제어되고 동작 구현되는 것이 가능하도록 할 수 있다.
도 1은 종래의 반도체 디바이스 테스트 시스템의 전체적인 구성을 도시한 도면.
도 2는 종래의 반도체 디바이스 테스트 시스템의 유닛별 기본 구조를 도시한 도면.
도 3은 종래의 반도체 디바이스 테스트 시스템의 반도체 테스트 유닛의 내부 구성을 도시한 도면.
도 4는 본 발명의 일실시예에 따른 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치의 구성을 도시한 도면.
도 5는 본 발명의 일실시예에 따른 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치를 이용한 모듈 단위 이벤트 신호 전송 구조를 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 ‘연결’ 되어 있다고 할 때, 이는 ‘직접적으로 연결’ 되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 ‘간접적으로 연결’ 되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 ‘포함’ 한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 4는 본 발명의 일실시예에 따른 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치의 구성을 도시한 도면이다. 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치는, 테스트 모듈(110), 이벤트 레지스터(120), 메인 컨트롤러(130), 및 싱크부(140)를 포함하여 구성될 수 있다.
테스트 모듈(110)은, 테스트 프로세서(11)와, ALPG(ALgorithmic Pattern Generater)(12)와, TGFC(Timing & Formatting)(13)와, 핀 일렉트로닉스(Pin Electronic)(14), 및 오류 메모리(Fail Memory)(15)를 반도체 테스트 유닛(10)으로 하여 복수로 구비하는 반도체 테스트 시스템에서, 반도체 테스트 유닛(10)을 그룹으로 묶어 모듈화하여 병렬 제어가 가능하도록 구성한다. 여기서, 테스트 모듈(110)은 반도체 테스트 시스템 내부에 존재하는 동일한 유닛 그룹, 즉 테스트 유닛(10)을 특정 테스트 목적에 맞춰 수 개의 그룹으로 모듈화 한다. 이러한 복수의 테스트 모듈(110)은 싱크부(140)에서 전송하는 실제 이벤트 신호에 대응하여 모듈 단위의 서로 다른 반도체 테스트를 수행할 수 있다. 즉, 복수의 테스트 모듈(110)은 자신의 모듈 내의 이벤트 레지스터(120)에 미리 설정되어 있는 이벤트 정보에 따라 반도체 테스트 동작을 수행하되, 이벤트 정보가 설정되어 있지 않은 특정 테스트 모듈(110)은 반도체 테스트 동작과 관련한 아무런 동작도 하지 않게 된다. 이에 따라 복수의 테스트 모듈(110)은 자신의 모듈 내의 후술하게 될 이벤트 레지스터(120)에 미리 설정되어 있는 이벤트 정보의 유무와, 후술하게 될 싱크부(140)에서 전송하는 실제 이벤트 신호에 대응하여 각 모듈별로 반도체 테스트의 병렬 동작의 제어가 이루어질 수 있다. 즉, 복수의 테스트 모듈(110) 각각은 모듈 내 각각의 테스트 프로세서(11)가 싱크부(140)로부터 실제 이벤트 신호를 전송받고, 해당 이벤트 레지스터(120)에 미리 설정된 이벤트 정보를 참조하여 반도체 테스트 동작을 수행하게 된다. 테스트 프로세서(11)는 테스트 동작을 진행하는 역할을 한다. ALPG(12)는 테스트를 행하기 위하여 정해진 테스트 패턴 데이터를 발생시키는 역할을 한다. TGFC(13)는 테스트 수행 동작의 기본 주기 내에 포함되는 타이밍 에지를 생성하고, 핀 일렉트로닉스(14)에서 출력되는 데이터를 운영체제에 적합한 양식으로 전환하는 역할을 한다. 핀 일렉트로닉스(PE)(14)는 드라이버와 패턴 데이터 선택모듈과 패턴 콤퍼레이터를 구비하며, 드라이버는 테스트 패턴 신호를 반도체 디바이스(4)에 기록하고, 패턴 콤퍼레이터는 반도체 디바이스(4)에 의해 판독된 테스트 패턴의 판독 신호와 해당 반도체의 특성에 대응되는 기준 신호를 비교하여 그 비교 값을 출력하며, 패턴 데이터 선택모듈은 출력되는 패턴 데이터와 반도체 디바이스(4)의 핀을 대응시키는 역할을 한다. 그리고 오류 메모리(15)는 반도체 디바이스(4)에 대한 테스트로부터 얻어진 오류 정보를 저장하는 역할을 하며, 오류 정보를 반도체 디바이스(4)의 셀 단위로 기억할 수 있다. 이와 같은 테스트 프로세서(11)와, ALPG(12)와, TGFC(13)와, 핀 일렉트로닉스(14), 및 오류 메모리(15)들은 반도체 테스트 시스템에서 반도체 테스트 유닛(10)을 구성하는 일반적인 구성 유닛으로, 각 구성 유닛들은 일반적으로 널리 알려진 공지 기술에 해당하므로 상세한 설명은 생략하기로 한다.
이벤트 레지스터(120)는, 복수의 테스트 모듈(110) 각각에 구비되며, 모듈별 이벤트 정보가 설정되는 구성이다. 이러한 이벤트 레지스터(120)는 후술하게 될 메인 컨트롤러(130)로부터 테스트 시스템 버스(101)를 통하여 테스트 시작, 정지, 계속 등을 포함하는 이벤트 정보를 받아 테스트를 위한 설정 정보로 저장하게 된다.
메인 컨트롤러(130)는, 복수의 테스트 모듈(110)에 연결 접속되는 테스터 시스템 버스(101)를 통하여 이벤트 레지스터(120)에 모듈별 이벤트 정보를 미리 설정하기 위한 구성이다. 즉, 메인 컨트롤러(130)는 테스트 모듈(110) 별로 모듈 단위 테스트가 진행될 수 있도록 테스터 시스템 버스(101)를 통하여 미리 이벤트 정보(테스트 시작, 정지, 계속 등)를 각 모듈 내부에 존재하는 이벤트 레지스터(120)에 설정하는 역할을 한다.
싱크부(140)는, 복수의 테스트 모듈(110)에 연결 접속되는 이벤트 시그널 라인(102)을 통하여 실제 이벤트 신호를 복수의 테스트 모듈(110)에 전송하는 역할을 한다. 이러한 싱크부(140)는 복수의 테스트 모듈(110)의 개별 제어를 위한 비동기적 이벤트 시그널을 전송하게 된다.
도 5는 본 발명의 일실시예에 따른 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치를 이용한 모듈 단위 이벤트 신호 전송 구조를 도시한 도면이다. 즉, 도 5는 본 발명에 따른 모듈 단위 이벤트 신호 전송 구조를 나타내며, 도 5를 참조하여 본 발명의 일실시예에 따른 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치의 동작을 설명한다.
먼저, 메인 컨트롤러(130)에서 테스터 시스템 버스(101)를 통하여 미리 이벤트 정보(테스트 시작, 정지, 계속 등)를 각각의 테스트 모듈(110) 내부에 존재하는 이벤트 레지스터(120)에 설정한다. 그런 다음 싱크부(140)를 통하여 실제 이벤트 신호를 이벤트 시그널 라인(102)을 통하여 각각의 테스트 모듈(110)에 전송한다. 이때, 여러 개의 테스트 모듈(110)로 동시에 이벤트 신호가 전송될 수 있도록 이벤트 시그널 라인(102)은 모든 테스트 모듈(110)에 연결되어 있다. 이렇게 해야만 여러 개의 테스트 모듈(110)에게 이벤트 신호를 똑같이 전송할 수 있다. 복수 개의 테스트 모듈(110)을 묶어서 테스트를 진행해야 할 경우도 있기 때문이다. 다음, 싱크부(140)로부터 전송받은 실제 이벤트 신호(Event Signal)에 의해 테스트 프로세서(11)가 미리 설정된 이벤트 레지스터(120)를 참조하여 테스트 동작을 취하게 된다.
상술한 바와 같은 본 발명의 일실시예에 따른 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치는, 메인 컨트롤러(130)에서 테스터 시스템 버스(101)를 통하여 테스트 모듈(110) 별로 이벤트를 미리 설정해 놓고, 그 후 여러 테스트 모듈(110)에게 동시에 이벤트 신호를 주기 위하여 싱크부(140)에서 이벤트 시그널 라인(102)을 통하여 실제 이벤트 신호를 준다. 이에 따라 각각의 테스트 모듈(110)은 자신의 이벤트 레지스터(120)에 설정되어 있는 이벤트 정보에 따라 테스트 동작을 수행하게 되며, 설정이 되어 있지 않은 테스트 모듈(110)은 아무런 동작을 하지 않게 되며, 이러한 방식으로 각각의 테스트 모듈(110)이 병렬로 동작된다. 즉, 복수의 테스트 모듈(110)은 각각의 모듈마다 개별적인 이벤트를 전달받아 모듈 단위의 서로 다른 테스트를 진행할 수 있게 된다.
이상 설명한 본 발명은 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에 의하여 다양한 변형이나 응용이 가능하며, 본 발명에 따른 기술적 사상의 범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
10: 반도체 테스트 유닛 11: 테스트 프로세서
12: ALPG 13: TGFC
14: 핀 일렉트로닉스(PE) 15: 오류 메모리(FAM)
110: 테스트 모듈 120: 이벤트 레지스터
130: 메인 컨트롤러 140: 싱크부

Claims (6)

  1. 테스트 프로세서(Test Processer)(11)와, ALPG(ALgorithmic Pattern Generater)(12)와, TGFC(Timing & Formatting)(13)와, 핀 일렉트로닉스(Pin Electronic)(14), 및 오류 메모리(Fail Memory)(15)를 반도체 테스트 유닛(10)으로 하여 복수로 구비하는 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치로서,
    상기 반도체 테스트 유닛(10)을 그룹으로 묶어 모듈화하여 병렬 제어가 가능하도록 구성되는 복수의 테스트 모듈(110);
    상기 복수의 테스트 모듈(110) 각각에 구비되며, 모듈별 이벤트 정보가 설정되는 이벤트 레지스터(120);
    상기 복수의 테스트 모듈(110)에 연결 접속되는 테스터 시스템 버스(101)를 통하여 상기 이벤트 레지스터(120)에 모듈별 이벤트 정보를 미리 설정하기 위한 메인 컨트롤러(130); 및
    상기 복수의 테스트 모듈(110)에 연결 접속되는 이벤트 시그널 라인(102)을 통하여 실제 이벤트 신호를 상기 복수의 테스트 모듈(110)에 전송하는 싱크부(140)를 포함하되,
    상기 복수의 테스트 모듈(110)은, 자신의 모듈 내의 이벤트 레지스터(120)에 미리 설정되어 있는 이벤트 정보의 유무와, 상기 싱크부(140)에서 전송하는 실제 이벤트 신호에 대응하여 각 모듈별로 모듈 단위의 서로 다른 반도체 테스트의 병렬 동작의 제어가 이루어지도록 하며,
    상기 싱크부(140)는, 상기 복수의 테스트 모듈(110)의 개별 제어를 위한 비동기적 이벤트 시그널을 전송하는 것을 특징으로 하는, 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 복수의 테스트 모듈(110)은,
    자신의 모듈 내의 이벤트 레지스터(120)에 미리 설정되어 있는 이벤트 정보에 따라 반도체 테스트 동작을 수행하되, 이벤트 정보가 설정되어 있지 않은 특정 테스트 모듈(110)은 반도체 테스트 동작과 관련한 아무런 동작도 하지 않는 것을 특징으로 하는, 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치.
  5. 삭제
  6. 제1항에 있어서, 상기 복수의 테스트 모듈(110)은,
    모듈 내 각각의 테스트 프로세서(11)가 싱크부(140)로부터 실제 이벤트 신호를 전송받고, 해당 이벤트 레지스터(120)에 미리 설정된 이벤트 정보를 참조하여 반도체 테스트 동작을 수행하는 것을 특징으로 하는, 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치.
KR1020130054576A 2013-05-14 2013-05-14 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치 KR101336345B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130054576A KR101336345B1 (ko) 2013-05-14 2013-05-14 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130054576A KR101336345B1 (ko) 2013-05-14 2013-05-14 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치

Publications (1)

Publication Number Publication Date
KR101336345B1 true KR101336345B1 (ko) 2013-12-06

Family

ID=49987146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130054576A KR101336345B1 (ko) 2013-05-14 2013-05-14 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치

Country Status (1)

Country Link
KR (1) KR101336345B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110732A (ko) * 2018-03-21 2019-10-01 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604160B1 (ko) * 2004-06-18 2006-07-25 주식회사 유니테스트 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈테스트 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604160B1 (ko) * 2004-06-18 2006-07-25 주식회사 유니테스트 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈테스트 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110732A (ko) * 2018-03-21 2019-10-01 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US10861576B2 (en) 2018-03-21 2020-12-08 SK Hynix Inc. Nonvolatile memory device, operating method thereof and data storage device including the same
KR102469098B1 (ko) 2018-03-21 2022-11-23 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치

Similar Documents

Publication Publication Date Title
TWI407120B (zh) 路由探針卡上信號的可程式裝置
CN110268277B (zh) 用于印刷电路板的功能性测试器，以及相关的系统和方法
US20090006915A1 (en) Apparatus and method for embedded boundary scan testing
KR20070006917A (ko) 지능형 프로브 카드 아키텍처
US10451653B2 (en) Controlling a per-pin measurement unit
KR100891328B1 (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
KR101348425B1 (ko) 자동 테스트 장비의 타이밍 보정 장치
KR101336345B1 (ko) 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치
KR100856079B1 (ko) 반도체 검사장치
KR101499851B1 (ko) 번인 보드의 테스트 시스템
US8093921B2 (en) Monitoring of interconnect reliability using a programmable device
TWI763594B (zh) 半導體晶片及其預燒測試方法
US20090024324A1 (en) Method and System for GRR Testing
KR100959628B1 (ko) 메모리 테스트 보드의 동기화 장치
KR20050121376A (ko) 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법
KR101599459B1 (ko) 반도체 소자 테스트 시스템 및 방법
US8543876B1 (en) Method and apparatus for serial scan test data delivery
TW200506404A (en) Method and apparatus for testing integrated circuits
US9341668B1 (en) Integrated circuit package testing
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
KR20080002496A (ko) 반도체소자의 테스트 시스템
KR100867985B1 (ko) Ｆｐｇａ를 이용한 반도체 테스트헤드 장치
KR102670373B1 (ko) 반도체 소자 검사 장치 및 이를 포함하는 시스템
JP4062424B2 (ja) メモリテストシステム及びメモリテスト方法
KR100921222B1 (ko) 반도체 테스트 헤드 장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191120

Year of fee payment: 7