KR20050121376A

KR20050121376A - 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법

Info

Publication number: KR20050121376A
Application number: KR1020040046487A
Authority: KR
Inventors: 전준수; 권영철
Original assignee: 삼성전자주식회사
Priority date: 2004-06-22
Filing date: 2004-06-22
Publication date: 2005-12-27

Abstract

반도체 장치의 테스트 조건을 자동으로 변경하여 실장환경에서 테스트 하는 반도체 장치의 테스트 장치 및 이를 이용한 테스트 방법이 개시된다. 테스트 장치는 소켓에 착탈 가능하게 장착된 피측정 반도체 장치와 피측정 반도체 장치를 실장환경에서 주어진 테스트 제어신호에 응답하여 대응하는 테스트 프로그램을 착탈 가능한 메모리 장치로부터 로딩하여 프로그램된 동작조건으로 테스팅하는 테스트 지그보드 및 테스트 지그보드와 연결되고, 복수의 테스트 모드 중 어느 한 테스트 모드를 설정하고 설정된 테스트 모드에 따라 테스트 지그보드에 테스트 제어신호를 제공하고, 테스트 지그보드로부터 테스트 결과신호를 받아서 외부로 인터페이싱하는 테스트 제어 보드를 포함한다. 테스트 방법은 제어장치에 각각의 테스트 모드에 대응되는 테스트 제어신호들을 저장하고, 각각의 테스트 모드의 동작 조건들이 설정된 테스트 프로그램을 작성하여 착탈 가능한 메모리에 저장한 후 테스트 프로그램을 피측정 반도체 장치로 로딩하여 테스트를 수행한다.

Description

반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치 테스트 방법{Test device for semiconductor device and method of testing semiconductor device by using the test device}

본 발명은 반도체 장치를 테스트하기 위한 테스트 장치 및 이를 이용한 테스트 방법에 관한 것으로 각각의 반도체 장치가 사용되는 실장환경과 동일한 환경을 설정하고, 다단계의 반도체 장치의 동작 조건을 프로그램을 통하여 자동으로 변화시켜 테스트 시간을 감소시킬 수 있는 반도체 장치의 테스트 장치 및 이를 이용한 테스트 방법에 관한 것이다.

일반적으로 반도체 장치는 최종 완제품으로서 출하되기 전에 단계적인 테스트를 거치게 된다. 여러 가지 공정을 거쳐 완성된 웨이퍼 상태의 메모리는 조립 및 테스트의 여러 간계의 후속 공정을 거치게 되며 하나의 완성된 메모리로 출하된다.

도1은 일반적으로 수행되는 반도체 장치의 테스트 과정을 도시한 흐름도이다.

도1을 참고하면, 소자 회로 설계 공정과 반도체 제조 공정을 거쳐 완성된 복수의 소자가 형성되어 있는 웨이퍼 상태에서 반도체 소자를 1차로 테스트한다. 일반적으로 반도체 소자에는 여분의 셀(Cell)을 포함하여 고장 셀을 수리하게 되는데 웨이퍼 상태에서 테스트 시 고장 셀을 여분의 셀로 수리하지 못하는 경우에는 잉크 마킹(ink-marking)을 하여 불량으로 구분하여 폐기된다. 웨이퍼 테스트 단계를 통과한 반도체 소자는 웨이퍼에서 분리되어 조립 공정을 거쳐 패키지되어 개별 반도체 부품으로 된다. 패키지된 소자는 번인 테스트와 같은 신뢰성 검사와 전기적 특성 등의 기능 검사를 거치게 된다. 패키지 테스트 단계에서 불량으로 판별된 것은 폐기되고, 양품은 개별 부품으로 판매되거나 메모리 모듈을 구성하는 부품으로 사용된다.

따라서 반도체 장치를 제조 시 비용의 감소를 위해서는 양품의 높은 수율을 얻는 것도 중요하나, 제조 공정에서 발생하는 오류들을 판별하는 테스트로 인한 비용을 감소시키는 것도 중요한 문제이다. 반도체 소자들을 웨이퍼 상태, 패키지 상태, 메모리 모듈로 구성되는 상태의 각각에서 그 제조공정상의 문제점으로 인해 불량 소자가 발생할 수 있다. 각각의 상태의 전 단계에서 불량을 판별해 내지 못하였을 경우 이후의 단계를 수행하는데 있어서의 테스트 시간 및 비용등을 손실을 가져오고 이는 제조 원가의 상승과 직접적인 관련성이 있다.

또한, 각각의 상태에서 반도체 소자를 테스트하는 경우 각각의 상태에서의 테스트는 그 방법 및 목적에 있어 차이점이 있다. 즉, 웨이퍼 테스트의 경우에는 수십 ㎒에서 테스트가 이루어지기 때문에 고속으로 동작하는 메모리를 정상 속도로 동작시키며 실시하는 테스트하기에는 곤란하다. 또한 패키지 테스트의 경우에는 개별적인 일부분을 검사하는 데에는 문제가 없지만, 여러 기능을 동시에 사용하면서 발생하는 문제를 발견하고 불량을 판단하는 데에는 어려움이 있다. 특히, 메모리와는 달리 프로세서와 같은 복잡한 기능을 갖는 반도체 장치의 경우에는 여러 가지 기능을 동시에 사용하면서 발생하는 문제점을 발견하고 불량을 판단하는 데에는 어려움이 있다. 따라서, 이러한 문제점을 해결하기 위해 실제 사용되는 환경과 동일한 보드를 제작하여 테스트하는 추세에 있다.

종래 기술에 의한 실장환경에서의 검사는 수동으로 동작전압과 주파수 등을 설정한 뒤 검사를 진행하고, 검사를 통과한 메모리 장치에 한하여 보다 완화된 조건 하에서 재검사를 수행하는 방식으로 진행하였다. 이때, 재검사하는 조건이 다양해 질수록 검사 횟수가 증가하고, 이에 따라 검사 시간 및 제조비용이 증가하는 문제점이 있었다.

도2는 대한민국 특허 출원 2003-0092507에 개시된 발명으로 상기 문제점들을 해결하기 위하여 테스트 조건을 자동으로 변경하는 방법을 제시한다. 상기 발명에 의한 테스트 지그보드(200)는 서버(220)와 인터페이스 기판(260) 사이에 테스트 프로그램을 실행할 수 있는 프로그램 가능한 로직 디바이스(EPLD)를 사용한 모드 발생 기판(240)을 포함한다. EPLD(241)는 테스트 모드 알고리즘을 생성하는 프로그램을 내장하여 반도체 소자에 공급되는 신호의 타이밍을 제어한다. 또한, 백업 메모리로 플래시 메모리(242)와 연결되어 있다. 전원 발생부(222)는 프로그램이 가능하도록 설계하고, 다단계의 전압을 입력 전원부(243)에 공급한다. 입력 전원부(243)는 모든 모드 발생 기판(240)에 포함되는 장치들에 전원을 공급한다. DIMM 슬롯(244)에는 메모리 모듈을 장착하여 모듈 테스트를 가능하게 하고, 인터페이스 기판(260)과 연결하여 모드 발생 기판(240)의 PLL(245)에서 발생하는 신호와 동일한 신호를 인터페이스 기판(260)에 전달하고, 인터페이스 기판에 장착되는 DUT(262)의 테스트를 가능하게 한다. 상기 특허는 프로그램 가능한 논리 소자를 이용하여 실장환경에서 자동으로 테스트가 가능하다는 장점이 있지만, 메모리에 한정된 테스트가 가능하기 때문에 프로세서와 같은 복잡한 기능을 수행하는 반도체 장치를 실장환경에서 테스트하기에는 곤란한 문제점이 있다. 또한 프로그램 된 모든 테스트 모드에 대해 검사를 수행하기 때문에 불필요한 테스트 모드에 대해 테스트가 수행되어 테스트 시간이 증가하는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 테스트 장치를 테스트 할 때 다양한 동작 전압 및 주파수를 검사 시마다 일일이 변경하지 않고, 정해진 순서대로 변경되도록 작성된 프로그램으로 초기 설정만을 변경함으로써 원하는 여러 조건에서 테스트 장치 및 방법을 제공하는데 있다.

본 발명의 다른 목적은 프로세서(processor)와 같은 복잡한 기능을 갖는 반도체 장치를 실장환경에서 테스트 할 수 있는 테스트 장치 및 방법을 제공하는데 있다.

본 발명의 또 다른 목적은 다양한 테스트 모드의 수동 설정이 가능하도록 함으로써 테스트 프로그램에 의한 테스트 수행 시 피측정 반도체 장치에 불필요한 테스트 단계를 줄일 수 있는 테스트 방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명은, 소켓에 착탈 가능하게 장착된 피측정 반도체 장치와 피측정 반도체 장치를 실장환경에서 주어진 테스트 제어신호에 응답하여 대응하는 테스트 프로그램을 착탈 가능한 메모리 장치로부터 로딩하여 프로그램된 동작조건으로 테스팅하는 테스트 지그보드 및 테스트 지그보드와 연결되고, 복수의 테스트 모드 중 어느 한 테스트 모드를 설정하고 설정된 테스트 모드에 따라 테스트 지그보드에 테스트 제어신호를 제공하고 테스트 지그보드로부터 테스트 결과신호를 받아서 외부로 인터페이싱하는 테스트 제어보드를 포함한다.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.

도3는 본 발명에 의한 피측정 반도체 장치를 테스트하기 위한 테스트 장치를 도시한 블록도이다.

도3을 참고하면, 본 발명에 의한 테스트 장치는 테스트 제어 보드(310)와 테스트 지그 보드(Device under Test ;350)를 포함한다.

테스트 제어 보드(310)는 제1 선택부(312), 제2 선택부(314), 버퍼(316), 클록 발생기(318), 제어 장치(320) 및 전압 조절기(322)를 포함한다. 또한, 테스트 제어보드(310)에는 LED 모니터등과 같은 표시장치(324)를 포함한 구조로 형성할 수 있다.

버퍼(316)는 많은 메모리들을 순차적으로 테스트하여 메모리를 선별하는 외부 측정기기인 핸들러(handler; 300)와 데이터를 교환하기 위하여 사용된다. 버퍼(316)는 핸들러(300)와 하기하는 제어 장치(320) 사이에서 데이터 교환 시 데이터 처리 속도나 처리 단위 등이 상이함으로 인하여 발생되는 문제점들을 해결하기 위하여 임시 기억장소로 사용된다.

제1 선택부(312)는 피측정 반도체 장치들의 테스트 시 핸들러(300)를 통하여 테스트가 수행되는 방법과 핸들러(300)에 독립적으로 피측정 반도체 장치들의 테스트를 수행하는 방법 중 하나를 선택하기 위해 사용된다. 즉, 복수의 반도체 장치들을 핸들러를 통해 동작 조건들을 변경시켜 연속적으로 테스트를 수행하는 것과 하나의 반도체 장치를 개별적으로 테스트를 수행하는 것을 선택하는 것이 가능하다. 제1 선택부(312)는 수동으로 제어 가능한 스위치로 형성하는 것이 바람직하다. 스위치를 온(On) 시키면 하기하는 제어 장치(320)가 핸들러(300)로부터 독립적으로 동작하도록 테스트 시작 신호가 제어장치에 인가된다. 스위치를 오프(Off) 시키면 핸들러(300)에 의해 테스트 시작 신호가 하기하는 제어장치(320)에 인가된다.

제2 선택부(314)는 제1 선택부(312) 또는 핸들러(300)에 의해 테스트 시작신호가 전송되어 테스트가 수행되는 경우 다단계의 테스트 모드를 수동으로 설정하기 위해 사용된다. 제2 선택부(314)는 수동으로 설정이 가능하도록 복수의 스위치로 형성하는 것이 바람직하다. 하기하는 제어 장치(320)에는 복수개의 테스트 모드가 실행되기 위한 테스트 제어신호가 저장되어 있는데 스위치들의 온(On)/오프(Off) 동작에 의해 피측정 반도체 장치의 동작 조건에 적합한 테스트 제어신호들이 선택된다. 즉, 제2 선택부의 각각의 스위치 중에서 온(On)이 되는 스위치를 제어장치에서 인식하면, 프로그램이 기 설정된 각각의 스위치에 따른 테스트 모드가 선택됨으로써 이에 해당하는 테스트 제어신호들이 선택된다. 표1에는 본 발명의 일실시예에 따른 테스트 제어신호들과 각각의 테스트 제어신호에 대응되는 피측정 반도체 장치들의 동작 조건이 정의된다.

테스트 모드	제2 선택부	테스트 제어신호	동작조건
모드 1	스위치 1	0101	500㎒ , 1.35V
모드 2	스위치 2	1010	400㎒ , 1.20V
모드 3	스위치 3	1001	300㎒ , 1.10V
모드 4	스위치 4	0110	Reserved

표1에 따르면, 본 발명에 의한 테스트 모드는 4가지로 구성된다. 모드1의 경우 피측정 반도체 장치에는 500㎒, 1.35V가 인가되어 테스트가 수행되고, 이를 선택하기 위한 테스트 제어신호는 스위치1에 의해 논리 "0101"이 선택된다. 또한, 모드2의 경우 피측정 반도체 장치에는 400㎒, 1.20V가 인가되어 테스트가 수행되고, 이를 선택하기 위한 테스트 제어신호는 스위치2에 의해 논리 "1010"이 선택된다. 상기 피측정 반도체 장치의 동작 전압과 동작 주파수는 프로그램에 의해 가변적으로 설정된다. 또한, 상기 프로그램에 설정된 피측정 반도체 장치의 동작 조건들이 테스트 제어신호에 의해 선택적으로 구동될 수 있다. 즉, 표1에 도시된 모드3은 모드2에서 반도체 장치가 동작하지 않을 경우 수동으로 스위치 3를 오프(Off)시킴으로써 테스트를 수행하지 않을 수 있다. 따라서 불필요한 테스트 단계를 감소시킬 수 있다. 또한 각각의 테스트 모드 및 테스트 스위치는 가변적으로 설정할 수 있다. 본 발명의 일 실시에에 따르면 테스트 모드는 8개의 모드로 구성되고, 이에 따른 제2 선택부의 스위치도 8개로 구성된다. 상기 테스트 모드와 테스트 스위치 및 테스트 제어신호등의 가변적 사항은 해당 기술 분야의 숙련된 당업자에게 자명한 사항이다.

클록 발생기(318)는 제어 장치(320)의 동작 주파수를 제공한다.

제어 장치(320)는 프로그램 가능한 논리 소자로 구성된다. 일 실시예로 제어 장치(320)는 CPLD(Complex Programmable Logic Device)를 사용한다. CPLD(320)는 각각의 테스트 모드들을 식별하기 위하여 테스트 제어신호들을 저장한다. 이러한 테스트 제어신호들은 제2 선택부(214)를 구성하는 스위치들의 온 및 오프 동작에 의하여 선택된다. 상술한 바와 같이 테스트 모드는 제2 선택부에 의해 가변적으로 설정된다. 표1에 나타낸 바와 같이 제2 선택부의 스위치 1을 온(On) 시키는 경우 모드 1이 선택되고, 모드 1을 식별하는 테스트 제어신호 '0101'이 선택되어 피측정 반도체 장치(352)로 전송된다. 제2 선택부(314) 설정에 따라 하기하는 전압 조절기(356)의 제어가 가능하다. 즉, CPLD(320)는 전압 조절기(356)의 동작 전원을 인가시킴과 동시에 각각의 테스트 모드에서 설정된 전압으로 피측정 반도체 장치를 테스트하기 위한 전압들을 발생시킨다. 또한, 제어장치(320)는 테스트를 수행한 각각의 테스트 프로그램에 대응되는 테스트 제어신호들 및 테스트 실행 결과를 외부 측정기기인 핸들러 또는 하기하는 표시장치(324)로 전송한다.

전압 조절기(322)는 테스트 제어보드(310)와 하기하는 전압 조절기(356)에 일정한 전원 전압을 인가하여 동작시키기 위해 사용된다.

표시장치(324)는 제1 선택부(312)에 의해 반도체 테스트 장치가 외부 측정기기인 핸들러(300)로부터 독립적으로 테스트를 수행하는 경우 테스트를 수행한 각각의 테스트 프로그램에 대응되는 테스트 제어신호와 테스트 결과를 표시하기 위해 사용된다. 일 실시예로 표시장치는 LED(Light Emitting Diode) 모니터를 사용한다.

테스트 지그보드(350)는 피측정 반도체 장치가 장착되는 소켓(352), 착탈 가능한 메모리(354), 전압 조절기(356), 외부 입력 및 출력 단자부(358), 버퍼(360), 및 SDRAM(362)을 포함한다.

소켓(352)에는 피측정 반도체 장치가 장착된다. 피측정 반도체 장치는 버퍼(360)을 통하여 제어 장치(320)와 데이터를 교환한다. 또한, 피측정 반도체 장치를 실장환경에서 테스트하기 위하여 부팅시 하기하는 착탈 가능한 메모리(354)에 저장되는 각각의 테스트 모드에서의 테스트 프로그램들을 로딩(loading)하여 휘발성 메모리 소자인 SDRAM(362)에 저장한다.

착탈 가능한 메모리(354)는 각각의 테스트 모드에서의 동작 조건들을 프로그래밍한 테스트 프로그램을 저장하기 위해 사용된다. 일실시예로 착탈 가능한 메모리는 SMC(Smart Media Card)를 사용한다. 피측정 반도체 장치의 고속 테스트를 위하여 각각의 반도체 장치의 테스트에 적합한 테스트 시간, 동작 전압, 동작 주파수 등을 프로그램으로 작성하여 SMC(354)에 저장한 후 제2 선택부의 설정을 통하여 제어장치에 의해 선택되는 테스트 제어신호들에 각각 대응되는 프로그램을 동작시켜 테스트를 실행한다. 또한, 착탈 가능한 메모리에 저장된 테스트 프로그램은 피측정 반도체 장치를 부팅시 SDRAM(362)에 전송되어 저장된다.

전압 조절기(356)는 테스트 제어보드에 포함되는 전압 조절기(322)에 의해 전원 전압이 인가되고, 각각의 테스트 모드에 적합한 피측정 반도체 장치의 동작 전압을 발생시키기 위하여 제어 장치(320)에 의해 제어된다. 따라서, 전압 조절기(356)는 각각의 테스트 모드의 테스트 제어신호와 대응되는 동작 전압을 발생시키기 위해 프로그램 가능한 전압 조절기로 형성하는 것이 바람직하다. 본 발명에 의한 일실시예에 따르면, 전압 조절기(356)는 전압 조절기(322)와 제어 장치의 테스트 제어신호에 의해 3.3V의 전압 조절기(356)의 동작 전압이 인가된다. 또한, 각각의 테스트 모드에서 기 설정된 피측정 반도체 장치의 동작 전압을 인가하여 피측정 반도체 장치를 테스트하기 위하여 0.6V 내지 1.75V의 사이의 가변 전압을 발생시킨다.

외부 입력 및 출력 단자부(358)는 복수의 외부 기기들과 연결될 수 있는 단자들로 구성된다. 이는 반도체 장치의 테스트를 수행할 때 실제 사용되는 환경과 동일한 환경을 구성하기 위하여 관련 회로들을 추가하는 역할을 수행한다. 즉, 피측정 반도체 장치가 실제 사용되는 시스템 환경에서 다양한 장치들과 상호간의 인터페이스 하는 경우 발생 가능한 문제점들을 테스트하기 위하여 사용된다.

SDRAM(362)은 상기한 바와 같이 실장 환경에서 반도체 장치의 테스트를 수행하기 위하여 형성한다. 마이크로 프로세서와 같이 복잡한 기능을 수행하는 반도체 장치들의 테스트를 수행하기 위해서 부팅시 테스트 프로그램을 착탈 가능한 메모리로부터 휘발성 메모리 소자인 SDRAM(362)에 로딩한 후 각각의 테스트 프로그램을 SDRAM(362)로부터 로딩하여 반도체 장치를 구동시킴으로써 테스트를 수행한다.

따라서, 본 발명에 의한 테스트 장치는 다단계로 구성된 테스트 모드 중 제2 선택부에 의해 선택되는 테스트 제어신호에 해당하는 테스트 모드만 실행되어 불필요한 테스트 과정을 생략할 수 있다.

도4는 본 발명에 의한 테스트 방법을 도시한 흐름도이다.

도4를 참고하면, 본 발명에 의한 테스트 방법의 제어장치를 턴-오프(Turn-Off) 시키는 단계(S 410), 테스트 장치를 설정(Set-up)하는 단계(S 430), 테스트(test) 단계(S 440), 테스트 결과 전송 단계(S 460), 테스트 종료 신호 전송단계(S 470)을 포함한다.

S 410에서는 피측정 반도체 장치를 테스트 장치에 장착하고, 상기 반도체 장치의 실장 환경과 동일한 환경에서 테스트를 수행하기 위하여 외부기기를 장착한다. 또한, 착탈 가능한 메모리에 선택된 반도체 장치의 각각의 테스트 모드에서 사용되는 테스트 시간, 동작 전압, 동작 주파수등의 동작조건들에 대한 테스트 프로그램을 저장한다. 또한, 제2 선택부의 스위치의 온/오프 동작으로 테스트 모드들의 테스트 제어신호들은 설정하고, 상기 테스트 제어신호들을 제어장치에 저장한다. 테스트 장치를 외부 측정기기인 핸들러로부터 독립적으로 동작시키기 위한 제1 선택부가 온(On)되거나 상기 핸들러로부터 테스트 시작신호를 전송 받기까지 이 단계를 유지한다.

S420에서는 제1 선택부가 온(On)되거나 핸들러로부터 테스트 시작신호가 인가되었는지 판단하는 단계이다. 테스트 시작신호가 인가되지 않았을 경우 S 410을 계속 유지시킨다. 또한 테스트 시작신호가 인가되었을 경우 S 430으로 이동하다.

S 430에서는 S 410에서 제2 선택부에 의해 설정된 테스트 제어신호에 의하여 각각의 테스트 모드에 적합한 전압을 발생시키기 위해 도3에 도시된 전압 조절기(356)의 발생 전압을 제어하고, 피측정 반도체 장치에 동작 전압을 인가하여 턴-온(turn-on)시킨다. 또한 리셋(Reset) 신호를 로우(Low)로 설정하여 테스트 장치를 셋업(Setup)하기 위해 본 단계를 유지한다. 또한, 제어장치에 저장된 테스트 제어신호를 피측정 반도체 장치에 전송한다. 바람직하게는 본 단계는 50ms 동안 유지된다.

S 440에서는 리셋 신호을 하이(High)로 설정하여 피측정 반도체 장치를 부팅시킴으로써 피측정 반도체 장치의 테스트를 수행한다. 피측정 반도체 장치를 부팅하는 경우 테스트 제어신호가 지정하는 착탈 가능한 메모리에 저장된 테스트 프로그램을 로딩하여 휘발성 메모리 소자인 SDRAM에 저장한다. 각각의 테스트 모드에서의 테스트 제어신호들에 대응하는 각각의 테스트 프로그램은 SDRAM으로부터 피측정 반도체 장치로 로딩되어 피측정 반도체 장치를 구동시킴으로써 테스트를 수행한다. 본 단계는 제어장치가 테스트 완료 또는 실패신호를 전송 받을 때까지 유지된다. 각각의 테스트 모드에서 프로그램 된 테스트 시간을 대기한 후 상기 시간을 초과한 경우 테스트 실패로 처리한다.

S 450에서는 S 440에서의 테스트 결과 제2 선택부의 테스트 모드의 설정에 따라 피측정 반도체 장치를 다른 동작조건에서 추가로 테스트가 필요할 경우 S 430으로 이동하고, 추가로 테스트가 필요하지 않은 경우 S 460단계로 이동한다.

S 460에서는 모든 테스트가 완료되어 피측정 반도체 장치로 인가되는 전원을 차단한다. 또한, S 440에서 수행된 테스트 프로그램에 대응되는 테스트 제어신호와 각각의 테스트 모드에서의 테스트 결과를 핸들러 또는 표시장치로 전송한다. 바람직하게는 본 단계는 1ms동안 유지된다.

S 470에서는 테스트 종료신호를 핸들러로 전송하여 테스트를 종결한다. 바람직하게는 본 단계는 20ms를 유지한 후 S 410으로 이동한다.

상기 단계들 중 S 470은 본 발명에 의한 테스트 장치가 외부 측정기기인 핸들러로부터 독립적으로 동작하여 테스트를 수행하는 경우에는 생략 가능하다. 따라서, 핸들러로부터 독립적으로 동작하는 경우 S 460에서 소정의 대기 시간을 유지한 후 S 410으로 이동한다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

상기와 같은 본 발명에 따르면, 실장 환경과 동일하게 구성된 테스트 지그보드를 사용하여 반도체 장치의 테스트가 가능하다.

또한, 테스트 프로그램을 사용하여 자동으로 반도체 장치의 테스트 모드의 다양한 변경이 가능하고, 테스트 시간 및 테스트 비용을 절감할 수 있다.

또한, 수동으로 반도체 장치의 테스트 모드의 선택이 가능함으로 테스트 프로그램 중 피측정 반도체 장치에 불필요한 테스트 단계를 제거하여 테스트 시간 및 비용을 절감할 수 있다.

또한, 핸들러와 같은 고가의 테스트 장비를 사용하지 않고도 하나의 테스트 보드를 사용하여 반도체 장치의 테스트도 가능하다.

도2는 종래 기술에 따른 반도체 소자를 테스트하기 위한 테스트 장치의 블록도이다.

도3는 본 발명에 의한 반도체 장치의 테스트 장치를 도시한 블록도이다.

도4는 발명에 의한 테스트 방법을 도시한 흐름도이다.

* 도면의 주요부분에 대한 부호의 설명 *

300 : 핸들러 310 : 테스트 제어보드

318 : 클록 발생기 320 : 제어 장치

350 : 테스트 지그보드 354 : 착탈 가능한 메모리

356 : 전압 조절기 358 : 외부 입력 및 출력 단자부

Claims

소켓에 착탈 가능하게 장착된 피측정 반도체 장치와 상기 피측정 반도체 장치를 실장환경에서 주어진 테스트 제어신호에 응답하여 대응하는 테스트 프로그램을 착탈 가능한 메모리 장치로부터 로딩하여 프로그램 된 동작조건으로 테스팅하는 테스트 지그 보드; 및

상기 테스트 지그보드와 연결되고, 복수의 테스트 모드 중 어느 한 테스트 모드를 설정하고 상기 설정된 테스트 모드에 따라 상기 테스트 지그보드에 상기 테스트 제어신호를 제공하고, 상기 테스트 지그보드로부터 테스트 결과신호를 받아서 외부로 인터페이싱하는 테스트 제어 보드를 구비한 것을 특징으로 하는 반도체 장치의 테스트 장치.
제1항에 있어서, 상기 피측정 반도체 장치는 마이크로 프로세서, 디지털 신호처리 집적회로 또는 시스템 온 칩을 포함하는 것을 특징으로 하는 반도체 장치의 테스트 장치.
제1항에 있어서, 상기 테스트 지그 보드는,

피측정 반도체 장치가 장착되는 소켓;

복수의 테스트 모드의 측정이 가능한 테스트 프로그램이 저장된 착탈 가능한 메모리;

상기 테스트 제어신호에 의해 상기 착탈 가능한 메모리로부터 테스트 프로그램을 로딩하여 피측정 반도체 장치에 제공하는 휘발성 메모리;

상기 테스트 제어신호에 의해 동작되고, 상기 테스트 제어신호에 응답하여 대응하는 각각의 테스트 모드에 적합한 전압을 피측정 반도체 장치에 인가하는 프로그램 가능한 전압 조절기; 및

상기 피측정 반도체 장치의 실장환경을 제공하기 위한 외부 입력 및 출력단자부를 포함하는 것을 특징으로 하는 반도체 장치의 테스트 장치.
제1항에 있어서, 상기 테스트 제어보드는

상기 반도체 장치의 테스트 장치를 외부 테스트 장치로부터 독립적으로 동작하도록 설정하는 제1 선택부;

상기 복수의 테스트 모드 중 어느 하나의 테스트 모드를 설정하는 복수의 모드선택스위치들로 구성된 제2 선택부; 및

상기 제2 선택부에 의해 설정된 복수의 테스트 모드 중 하나의 테스트 모드 신호를 상기 테스트 지그보드로 전송하고, 상기 테스트 지그보드로부터 전송되는 테스트 결과신호를 외부로 인터페이싱하는 제어장치를 포함하는 것을 특징으로 하는 반도체 장치의 테스트 장치.
제4항에 있어서, 상기 테스트 장치는 상기 테스트 결과신호를 표시하기 위한 표시장치를 더 포함하는 것을 특징으로 하는 반도체 장치의 테스트 장치.
제1항에 있어서, 상기 피측정 반도체 장치의 실장환경은

입출력 인터페이스 환경 및 메모리 인터페이스 환경을 포함하는 것을 특징으로 하는 반도체 장치의 테스트 장치.
모드선택 스위치로 하나 이상의 테스트 모드들 중 하나를 설정하는 단계;

상기 설정된 테스트 모드에 대응되는 테스트 제어신호를 발생하는 단계;

상기 테스트 제어신호에 응답하여 피측정 반도체 장치에 대응하는 전원전압을 인가하는 단계;

상기 테스트 제어신호에 응답하여 상기 피측정 반도체 장치의 테스트 프로그램을 선택하는 단계;

상기 선택된 테스트 프로그램을 부팅하여 상기 피측정 반도체 장치의 테스트를 실행하는 단계; 및

상기 테스트 실행결과를 표시 및 출력하는 단계를 구비한 것을 특징으로 하는 반도체 장치의 테스트 방법.