JP2998386B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2998386B2 JP2998386B2 JP4007183A JP718392A JP2998386B2 JP 2998386 B2 JP2998386 B2 JP 2998386B2 JP 4007183 A JP4007183 A JP 4007183A JP 718392 A JP718392 A JP 718392A JP 2998386 B2 JP2998386 B2 JP 2998386B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- test
- supply monitoring
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に電源監視回路を内蔵したマイクロコンピュー
タのテスト回路に関する。
関し、特に電源監視回路を内蔵したマイクロコンピュー
タのテスト回路に関する。
【０００２】
【従来の技術】従来、電源監視回路を内蔵したマイクロ
コンピュータは、図３に示すように、ＲＯＭ１とそのバ
ス制御回路１５，ＲＡＭ２，ＣＰＵ３，システム制御回
路５ａ，リセット信号生成回路９，電源監視回路８，内
部バス６，テストモード設定信号線１１，テストモード
信号線１２およびリセット信号線１０とを有し、外部バ
ス７を介して外部回路と信号の授受をしていた。
コンピュータは、図３に示すように、ＲＯＭ１とそのバ
ス制御回路１５，ＲＡＭ２，ＣＰＵ３，システム制御回
路５ａ，リセット信号生成回路９，電源監視回路８，内
部バス６，テストモード設定信号線１１，テストモード
信号線１２およびリセット信号線１０とを有し、外部バ
ス７を介して外部回路と信号の授受をしていた。
【０００３】次にこのマイクロコンピュータの選別テス
ト項目のうち、最低動作保証電圧のテストについて説明
する。最低動作保証電圧は、このマイクロコンピュータ
を外部バス７を介してＬＳＩテスタに接続し、電源電圧
を所定の電圧値に設定する。そしてテストモード設定信
号１１をアクティブにし、ＲＯＭ１につながるバス制御
回路１５を制御してＲＯＭ１を内部バス６から切離す。
ト項目のうち、最低動作保証電圧のテストについて説明
する。最低動作保証電圧は、このマイクロコンピュータ
を外部バス７を介してＬＳＩテスタに接続し、電源電圧
を所定の電圧値に設定する。そしてテストモード設定信
号１１をアクティブにし、ＲＯＭ１につながるバス制御
回路１５を制御してＲＯＭ１を内部バス６から切離す。
【０００４】次に入出力ポート４を制御してＬＳＩテス
タから外部バス７を介し命令を入力し、その実行時の状
態を外部バス７に出力する。ＬＳＩテスタはこの状態を
読取り予めシミュレーションで求められている期待値デ
ータと比較して、マイクロコンピュータが正常に動作し
ているかを判定する。
タから外部バス７を介し命令を入力し、その実行時の状
態を外部バス７に出力する。ＬＳＩテスタはこの状態を
読取り予めシミュレーションで求められている期待値デ
ータと比較して、マイクロコンピュータが正常に動作し
ているかを判定する。
【０００５】
【発明が解決しようとする課題】この従来の電源監視回
路を内蔵したマイクロコンピュータは、最低動作保証電
圧のテストにおいて（最低動作保証電圧）ＶＭＩＮ＞
（電源監視回路動作電圧）ＶＯＰ＞（最低動作電圧）Ｖ
ＯＭＩの条件を満たしているかどうかのテストが重要で
ある。従来行われていたテストでは、図４に示すように
そのマイクロコンピュータの動作規格に規定する最低動
作保証電圧ＶＭＩＮに対し適度なマージンを下にとり、
その電源電圧にて正常動作をするかを判定していた。
路を内蔵したマイクロコンピュータは、最低動作保証電
圧のテストにおいて（最低動作保証電圧）ＶＭＩＮ＞
（電源監視回路動作電圧）ＶＯＰ＞（最低動作電圧）Ｖ
ＯＭＩの条件を満たしているかどうかのテストが重要で
ある。従来行われていたテストでは、図４に示すように
そのマイクロコンピュータの動作規格に規定する最低動
作保証電圧ＶＭＩＮに対し適度なマージンを下にとり、
その電源電圧にて正常動作をするかを判定していた。
【０００６】一般に最低動作保証電圧よりも低い電源電
圧ではその動作は保証できないため、誤動作をする可能
性がある。一方ある温度において電源投入時に、０Ｖか
ら動作電圧へ遷移する過程において、先にあげた誤動作
領域を通過せざるを得ない。つまり、マイクロコンピュ
ータは電源投入スタート時に誤動作領域の動作履歴を保
持したまま通常動作領域で動作を開始する可能性が残
り、この時は誤動作となる。
圧ではその動作は保証できないため、誤動作をする可能
性がある。一方ある温度において電源投入時に、０Ｖか
ら動作電圧へ遷移する過程において、先にあげた誤動作
領域を通過せざるを得ない。つまり、マイクロコンピュ
ータは電源投入スタート時に誤動作領域の動作履歴を保
持したまま通常動作領域で動作を開始する可能性が残
り、この時は誤動作となる。
【０００７】この問題の解決方法として、図５（ａ）に
示すようにマイクロコンピュータが実際に動作を開始す
る最低動作電圧よりも高いレベルで電源監視回路が動作
してシステム全体を初期化する方式がある。
示すようにマイクロコンピュータが実際に動作を開始す
る最低動作電圧よりも高いレベルで電源監視回路が動作
してシステム全体を初期化する方式がある。
【０００８】従来のテストでは、図４に示したように最
低動作保証電圧ＶＭＩＮに対し下に適当なマージンをと
った電源電圧のテストポイントＰでテストをしていた。
このため、電源監視回路を内蔵したマイクロコンピュー
タにこのテストを行うと、電源監視回路が動作し、マイ
クロコンピュータにリセットが掛ったままテストしてし
まう場合があるという問題があった。
低動作保証電圧ＶＭＩＮに対し下に適当なマージンをと
った電源電圧のテストポイントＰでテストをしていた。
このため、電源監視回路を内蔵したマイクロコンピュー
タにこのテストを行うと、電源監視回路が動作し、マイ
クロコンピュータにリセットが掛ったままテストしてし
まう場合があるという問題があった。
【０００９】また、電源監視回路動作電圧ＶＯＰと最低
動作電圧について独立にテストできないため、図５
（ｂ）に示すようにＶＭＩＮ＞ＶＯＭＩ＞ＶＯＰとなる
ＩＣも良品として判定してしまう。
動作電圧について独立にテストできないため、図５
（ｂ）に示すようにＶＭＩＮ＞ＶＯＭＩ＞ＶＯＰとなる
ＩＣも良品として判定してしまう。
【００１０】このようなＩＣは電源電圧を０Ｖから上げ
て行くと、まず電源監視回路が動作し、その後ＩＣが動
作を開始するため誤動作領域Ｂの履歴を最低動作保証電
圧以上の安定動作領域まで持こみ誤動作をする不具合品
である。つまり、不具合品の除去ができないという問題
がありまたこのようなＩＣは図５（ｃ）に示すような電
池交換時の電圧変化に対しても誤動作をする。
て行くと、まず電源監視回路が動作し、その後ＩＣが動
作を開始するため誤動作領域Ｂの履歴を最低動作保証電
圧以上の安定動作領域まで持こみ誤動作をする不具合品
である。つまり、不具合品の除去ができないという問題
がありまたこのようなＩＣは図５（ｃ）に示すような電
池交換時の電圧変化に対しても誤動作をする。
【００１１】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、内部にＲＯＭ，ＲＡＭ，ＣＰＵ，入出力ポー
ト，内部バスおよびそれらによって構成される内部回路
システムを制御するシステム制御回路と、リセット信号
生成回路と、前記内部回路システムに供給される電源電
圧を監視して、所定電圧において電源監視信号を出力し
て前記リセット信号生成回路を動作させる電源監視回路
とを有し、テスト用プログラムの命令を実行して動作を
テストするテストモードを備えるマイクロコンピュータ
において、前記電源監視回路の出力端と前記リセット信
号生成回路の入力端との間に、前記システム制御回路の
出力する切換信号に制御されて前記電源監視信号を通常
動作モードでは前記リセット信号生成回路へ、前記テス
トモードでの最低動作電圧テスト時には電源監視出力信
号線を介して外部へ切換え出力する切換回路を挿入して
構成されている。
ュータは、内部にＲＯＭ，ＲＡＭ，ＣＰＵ，入出力ポー
ト，内部バスおよびそれらによって構成される内部回路
システムを制御するシステム制御回路と、リセット信号
生成回路と、前記内部回路システムに供給される電源電
圧を監視して、所定電圧において電源監視信号を出力し
て前記リセット信号生成回路を動作させる電源監視回路
とを有し、テスト用プログラムの命令を実行して動作を
テストするテストモードを備えるマイクロコンピュータ
において、前記電源監視回路の出力端と前記リセット信
号生成回路の入力端との間に、前記システム制御回路の
出力する切換信号に制御されて前記電源監視信号を通常
動作モードでは前記リセット信号生成回路へ、前記テス
トモードでの最低動作電圧テスト時には電源監視出力信
号線を介して外部へ切換え出力する切換回路を挿入して
構成されている。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明のマイクロコンピュータのブロック図
である。本実施例のマイクロコンピュータは、図３の従
来のマイクロコンピュータの有するＲＯＭ１，ＲＡＭ
２，ＣＰＵ３および入出力ポート４に、システム制御回
路５の出力する切換信号１４に制御されて電源監視回路
８の出力信号を、ｂ端を介してリセット信号生成回路９
に、またｃ端を介して電源監視出力信号線１６に切換え
て接続する切換回路１３を付加している。
る。図１は本発明のマイクロコンピュータのブロック図
である。本実施例のマイクロコンピュータは、図３の従
来のマイクロコンピュータの有するＲＯＭ１，ＲＡＭ
２，ＣＰＵ３および入出力ポート４に、システム制御回
路５の出力する切換信号１４に制御されて電源監視回路
８の出力信号を、ｂ端を介してリセット信号生成回路９
に、またｃ端を介して電源監視出力信号線１６に切換え
て接続する切換回路１３を付加している。
【００１３】次に、動作を説明すると、通常モードの電
源投入スタート時は切換回路１３のａ・ｂ端が接してお
り、電源電圧ＶＤの上昇と共に、個々の回路がバラバラ
に動作を開始し、電源監視回路８の作動をトリガとして
リセット信号生成回路９が動作し、システムリセットを
して通常動作状態となる。
源投入スタート時は切換回路１３のａ・ｂ端が接してお
り、電源電圧ＶＤの上昇と共に、個々の回路がバラバラ
に動作を開始し、電源監視回路８の作動をトリガとして
リセット信号生成回路９が動作し、システムリセットを
して通常動作状態となる。
【００１４】一方テストモード時は、外部よりテストモ
ード設定信号１１をアクティブにすることでテストモー
ド信号１２アクティブにし、バス制御回路１５を動作さ
せ、ＲＯＭ１を内部バス６から切離す。また外部バスよ
り入出力ポート４を介して内部に命令を入れて種々のテ
ストを行いその結果を入出力ポート４を介して外部バス
７に出力し、結果を読出し、ＬＳＩテスタにてパターン
との照合を行なう。
ード設定信号１１をアクティブにすることでテストモー
ド信号１２アクティブにし、バス制御回路１５を動作さ
せ、ＲＯＭ１を内部バス６から切離す。また外部バスよ
り入出力ポート４を介して内部に命令を入れて種々のテ
ストを行いその結果を入出力ポート４を介して外部バス
７に出力し、結果を読出し、ＬＳＩテスタにてパターン
との照合を行なう。
【００１５】また、最低動作電圧ＶＯＭＩのテストはテ
ストモードスタート時に切換回路１３をａ・ｂ端方向に
切換えて電源を立上げ、システムリセットをかけて動作
を開始しておき、その後切換信号１４をアクティブにし
て、切換回路１３をａ・ｃ端に切換えた後に、外部から
命令を入れ、その出力により内部の動作を照合しながら
電源電圧を下げていく。
ストモードスタート時に切換回路１３をａ・ｂ端方向に
切換えて電源を立上げ、システムリセットをかけて動作
を開始しておき、その後切換信号１４をアクティブにし
て、切換回路１３をａ・ｃ端に切換えた後に、外部から
命令を入れ、その出力により内部の動作を照合しながら
電源電圧を下げていく。
【００１６】電源電圧ＶＤがあるポイントまで下がる
と、電源監視回路８が作動し、その信号は電源監視出力
信号線１６を介して外部に出力される。ＬＳＩテスタは
この信号を読み、その時の電源電圧を電源監視回路作動
電圧とする。この時切換回路１３はａ・ｃ端に接続され
ているのでリセット信号１０は発生しない。
と、電源監視回路８が作動し、その信号は電源監視出力
信号線１６を介して外部に出力される。ＬＳＩテスタは
この信号を読み、その時の電源電圧を電源監視回路作動
電圧とする。この時切換回路１３はａ・ｃ端に接続され
ているのでリセット信号１０は発生しない。
【００１７】さらに電源電圧ＶＤを下げていくと、内部
の状態出力とＬＳＩテスタの期待値が異なるところが現
れる。この時の電源電圧ＶＤを最低動作電圧ＶＯＭＩと
する。ここで電源監視回路作動電圧ＶＯＰと最低動作電
圧ＶＯＭＩが上記の説明と逆の場合は、それぞれの状態
の変化の順も上記説明の逆となる。
の状態出力とＬＳＩテスタの期待値が異なるところが現
れる。この時の電源電圧ＶＤを最低動作電圧ＶＯＭＩと
する。ここで電源監視回路作動電圧ＶＯＰと最低動作電
圧ＶＯＭＩが上記の説明と逆の場合は、それぞれの状態
の変化の順も上記説明の逆となる。
【００１８】図２は本発明の第２の実施例のブロック図
である。第１の実施例との相違は、マイクロコンピュー
タの内部に予めテスト用のプログラムを入れたテストＲ
ＯＭ１７と制御バス１５が付加されている点である。
である。第１の実施例との相違は、マイクロコンピュー
タの内部に予めテスト用のプログラムを入れたテストＲ
ＯＭ１７と制御バス１５が付加されている点である。
【００１９】第１の実施例の場合において、最低動作電
圧ＶＯＭＩを求める場合、外部より命令を入れ、それの
実行が正しく行われるかを判定していた。
圧ＶＯＭＩを求める場合、外部より命令を入れ、それの
実行が正しく行われるかを判定していた。
【００２０】本実施例の場合は、予めテストＲＯＭ１７
が設けられているのでこのテストＲＯＭ１７に書かれて
いる命令を読出し実行する。実行結果はいったんＲＡＭ
上にメモリし、それを後で読出し、ＬＳＩテスタ上の期
待値と照合し、その結果が正しい限界値を最低動作電圧
ＶＯＭＩとする。本実施例のマイクロコンピュータは、
ＲＯＭ１による最低動作電圧ＶＯＭＩの限界もテストＲ
ＯＭ１７の物理的構造をＲＯＭ１と同一にしておけばテ
ストＲＯＭ１７の限界で代用できる。
が設けられているのでこのテストＲＯＭ１７に書かれて
いる命令を読出し実行する。実行結果はいったんＲＡＭ
上にメモリし、それを後で読出し、ＬＳＩテスタ上の期
待値と照合し、その結果が正しい限界値を最低動作電圧
ＶＯＭＩとする。本実施例のマイクロコンピュータは、
ＲＯＭ１による最低動作電圧ＶＯＭＩの限界もテストＲ
ＯＭ１７の物理的構造をＲＯＭ１と同一にしておけばテ
ストＲＯＭ１７の限界で代用できる。
【００２１】さらに本実施例によれば、クロックを与え
て内部命令群の実行結果をＲＡＭ２から読出すので、Ｌ
ＳＩテスタを用いて並列測定でき、生産能力が上がる。
て内部命令群の実行結果をＲＡＭ２から読出すので、Ｌ
ＳＩテスタを用いて並列測定でき、生産能力が上がる。
【００２２】
【発明の効果】以上説明したように本発明は電源監視回
路内蔵マイクロコンピュータにおいて、電源監視回路作
動電圧と最低動作電圧をそれぞれ独立に測定できるとい
う効果を有する。
路内蔵マイクロコンピュータにおいて、電源監視回路作
動電圧と最低動作電圧をそれぞれ独立に測定できるとい
う効果を有する。
【００２３】これによる〔（最低動作保証電圧）ＶＭＩ
Ｎ＞（電源監視回路動作電圧）ＶＯＰ＞（最低動作電
圧）ＶＯＭＩ〕という関係を保証でき、電源投入時に不
具合動作をおこすチップを選別にて除去できるので、品
質の向上に大きな効果がある。
Ｎ＞（電源監視回路動作電圧）ＶＯＰ＞（最低動作電
圧）ＶＯＭＩ〕という関係を保証でき、電源投入時に不
具合動作をおこすチップを選別にて除去できるので、品
質の向上に大きな効果がある。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
【図３】従来のマイクロコンピュータの一例のブロック
図である。
図である。
【図４】図３のブロックの動作を説明するための電圧特
性図である。
性図である。
【図５】（ａ）〜（ｃ）は図３の各電圧と電源電圧を示
す図である。
す図である。
１ ＲＯＭ ２ ＲＡＭ ３ ＣＰＵ ４ 入出力ポート ５ システム制御回路 ６ 内部バス ７ 外部バス ８ 電源監視回路 ９ リセット信号生成回路 １０ リセット信号 １１ テストモード設定信号 １２ テストモード信号 １３ 切換回路 １４ 切換信号 １５ バス制御回路 １６ 電源監視出力信号線 １７ テストＲＯＭ
Claims (2)
- 【請求項１】 内部にＲＯＭ，ＲＡＭ，ＣＰＵ，入出力
ポート，内部バスおよびそれらによって構成される内部
回路システムを制御するシステム制御回路と、リセット
信号生成回路と、前記内部回路システムに供給される電
源電圧を監視して、所定電圧において電源監視信号を出
力して前記リセット信号生成回路を動作させる電源監視
回路とを有し、テスト用プログラムの命令を実行して動
作をテストするテストモードを備えるマイクロコンピュ
ータにおいて、 前記電源監視回路の出力端と前記リセット信号生成回路
の入力端との間に、前記システム制御回路の出力する切
換信号に制御されて前記電源監視信号を通常動作モード
では前記リセット信号生成回路へ、前記テストモードで
の最低動作電圧テスト時には電源監視出力信号線を介し
て外部へ切換え出力する切換回路を挿入したことを特徴
とするマイクロコンピュータ。 - 【請求項２】 予めテスト用プログラムを格納するテス
トＲＯＭを設けたことを特徴とする請求項１記載のマイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007183A JP2998386B2 (ja) | 1992-01-20 | 1992-01-20 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007183A JP2998386B2 (ja) | 1992-01-20 | 1992-01-20 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05233847A JPH05233847A (ja) | 1993-09-10 |
| JP2998386B2 true JP2998386B2 (ja) | 2000-01-11 |
Family
ID=11658951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007183A Expired - Lifetime JP2998386B2 (ja) | 1992-01-20 | 1992-01-20 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998386B2 (ja) |
-
1992
- 1992-01-20 JP JP4007183A patent/JP2998386B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05233847A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6754849B2 (en) | Method of and apparatus for testing CPU built-in RAM mixed LSI | |
| US20050210348A1 (en) | Microcomputer and method of testing same | |
| EP0556826B1 (en) | Microprocessor with self-diagnostic test function | |
| JPS5832178A (ja) | Ｉｃテスタ | |
| KR20000011182A (ko) | 대규모메모리용비아이에스티회로 | |
| WO2009075469A1 (en) | Semiconductor device test system | |
| US20080082884A1 (en) | Test control circuit | |
| US5537331A (en) | Method of testing devices to be measured and testing system therefor | |
| CN1870178B (zh) | 半导体器件 | |
| WO2003052767A1 (fr) | Appareil destine a tester des semi-conducteurs | |
| JP2998386B2 (ja) | マイクロコンピュータ | |
| KR20050121376A (ko) | 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법 | |
| JP2001273794A (ja) | フェイル前情報取得回路およびその取得方法 | |
| US20050002245A1 (en) | Method and apparatus for optimizing the functioning of DRAM memory elements | |
| US7409609B2 (en) | Integrated circuit with a control input that can be disabled | |
| KR100404020B1 (ko) | 반도체 모듈을 번-인 테스트하기 위한 회로 장치 | |
| US6118294A (en) | Integrated circuit testing device | |
| US6976198B1 (en) | Self-repairing integrated circuit and method of operating the same | |
| KR100690995B1 (ko) | 반도체 메모리의 셀프 테스트 회로 | |
| KR20030060745A (ko) | 반도체 기억장치의 시험장치 및 시험방법 | |
| JPH10334698A (ja) | 半導体記憶装置、試験装置、および試験方法 | |
| JP4179190B2 (ja) | ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 | |
| JP2903890B2 (ja) | Ｉｃテスタ | |
| JP2865118B2 (ja) | Ｉｃテスタおよびテストパタン最適化方法 | |
| KR100737918B1 (ko) | 파형 모니터링 유닛을 갖는 웨이퍼 레벨 번-인 테스트시스템과 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |