KR100404020B1 - 반도체 모듈을 번-인 테스트하기 위한 회로 장치 - Google Patents

반도체 모듈을 번-인 테스트하기 위한 회로 장치 Download PDF

Info

Publication number
KR100404020B1
KR100404020B1 KR10-2000-0019765A KR20000019765A KR100404020B1 KR 100404020 B1 KR100404020 B1 KR 100404020B1 KR 20000019765 A KR20000019765 A KR 20000019765A KR 100404020 B1 KR100404020 B1 KR 100404020B1
Authority
KR
South Korea
Prior art keywords
test
burn
memory
state
signal
Prior art date
Application number
KR10-2000-0019765A
Other languages
English (en)
Other versions
KR20000077029A (ko
Inventor
군나르 크라우제
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20000077029A publication Critical patent/KR20000077029A/ko
Application granted granted Critical
Publication of KR100404020B1 publication Critical patent/KR100404020B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G01R31/3161—Marginal testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Abstract

번-인 테스트 장치의 번-인 테스트 신호(T1; T6)가 인가되는, 반도체 모듈을 번-인 테스트하기 위한 회로 장치는 메모리 소자(2)를 포함한다. 각각의 번-인 테스트 신호에는 인가되는 번-인 테스트 신호를 저장하기 위해 적어도 하나의 메모리 소자(2)가 할당된다. 메모리 소자(2)는 기능 유닛(3)에 접속된다. 기능 유닛(3)은 테스트 신호(T1; T6) 중 하나가 콘택 에러를 갖는지의 여부를 상응하는 상태로 지시한다. 회로 장치는 다른 부분에 반도체 모듈의 기능을 테스트하기 위한 테스트 장치(10), 및 패스-페일 결과에 의해 테스트 결과를 저장하기 위한 저장 장치(11)를 포함한다. 제 1 프로그램 가능한 소자(20) 및 제 2 프로그램 가능한 소자(21)는 패스-페일 결과 및 기능 유닛(3)의 상태를 저장하기 위해 제공된다. 프로그램 가능한 소자(20, 21)는 전압 공급의 차단 후에도 그 저장된 상태를 유지하며, 그 상태에 의해 평가될 수 있다.

Description

반도체 모듈을 번-인 테스트하기 위한 회로 장치 {CIRCUIT ARRANGEMENT FOR BURN-IN-TEST OF A SEMICONDUCTOR MODULE}
본 발명은 번-인 테스트 장치의 번-인 테스트 신호가 인가될 수 있는 반도체 모듈의 회로 장치에 관한 것이다.
시간에 따른 반도체 모듈의 고장율은 공지된 바와 같이 일반적으로 "목욕통형태"의 곡선을 갖는다; 많은 수의 동일한 반도체 모듈을 완성한 후 일정한 시간(T1)까지 상기 반도체 모듈의 대부분이 고장나므로, 고장율이 비교적 높다. 상기 시간(T1)에 도달한 후에는, 반도체 모듈의 오랜 사용 후에 그것이 시점(T2)에서부터 다시 많이 고장나기 시작할 때까지 고장율은 낮은 값으로 유지된다.
바로 완성된 반도체 모듈이 사용자에게서 비교적 짧은 시간 후에, 즉 시간(T1)에 도달하기 전에 고장나는 것을 방지하기 위해, 반도체 모듈이 제조업자에 의해 번-인 테스트된다. 여기서는 반도체 모듈이 인위적으로 에이징됨으로써, 상기 번-인 테스트 후에 그것의 "연령"이 시점(T1)에 놓인다. 상기 번-인 테스트에 의해, 짧은 시간 후에 고장날 반도체 모듈이 분류되므로, 사용자는 시점(T1)까지 에이징된 반도체 모듈만을 구입한다.
반도체 모듈을 인위적으로 에이징하기 위해, 번-인 테스트 동안 반도체 모듈에 높은 전압이 인가된다. 상기 높은 전압은 반도체 모듈이 인위적으로 비교적 신속히 에이징되게 함으로써, 실제로 에이징 공정의 짧은 시간이 경과 한 후에, 시간(T1)에 도달된다. 게다가, 이러한 번-인 테스트 동안 테스트 신호가 인가되고, 그것에 의해 반도체 모듈의 기능 테스트가 이루어지며, 인위적인 에이징 동안 또는 인위적인 에이징 후에 반도체 모듈의 기능이 테스트된다. 번-인 테스트의 범주에서 기능 테스트는 개별 고장으로 인한 반도체 모듈의 오동작을 검출할 목적을 갖는다.
테스트 장치의 베이스, 소위 번-인 보드는 높은 온도 요구 하에 놓이고 비교적 신속히 에이징된다. 이것은 시간이 흐름에 따라 번-인 테스트 신호 및/또는번-인 전압용 단자에서 콘택 에러를 야기시킨다. 번-인 전압 및 테스트 신호가 교대로 반도체 모듈에 인가되는 소위 다이내믹 번-인 테스트 장치에서 번-인 테스트시, 예컨대 반도체 모듈의 베이스 등의 이러한 콘택 문제로 인해 반도체 모듈이 확실하고 정확하게 번-인 테스트되지 못한다.
미공개 독일 특허 제 198 52 429.3호에는 번-인 테스트 장치용 반도체 모듈이 제시된다. 상기 반도체 모듈에서는 번-인 전압에 관련한 번-인 테스트시 거기에 제시된 조정기-아우스-테스트-모드인지 또는 예컨대 접촉 에러로 인해 상기 모드가 아닌지의 여부가 확인될 수 있다. 번-인 전압의 인가시 번-인 지속 시간의 경과 후에 차단된 조정기에서 접속된 조정기에서와는 다른 특성값을 갖는 소자가 반도체 모듈에 집적된다. 소자의 저하 또는 열화가 특성값으로 사용된다.
예컨대, 어드레스 신호가 번-인 테스트 신호 중 하나로서 콘택 에러와 관련되면, 이것은 테스트될 반도체 메모리의 감소된 어드레스 범위만이 기능 테스트된다는 것을 의미한다. 반도체 메모리가 상기 테스트된 어드레스 범위 내에서 에러 없이 동작하면, 이것은 포지티브 테스트 결과로 평가된다. 이러한 테스트 장치에서 인가되는 테스트 신호의 콘택 에러 없음을 테스트하는 것이 지금까지는 통상적이지 않기 때문에, 이러한 경우에는 상응하는 반도체 모듈이 완전히 테스트되었고 에러가 없다는 것이 전제된다.
전술한 이유로, 번-인 테스트가 에러를 가진 반도체 모듈만을 에러로 검출하지 못한다. 즉, 에러를 가진 반도체 모듈이 에러 없는 것으로 판단된다.
본 발명의 목적은 반도체 모듈에 인가되는 모든 번-인 테스트 신호에 의해 반도체 모듈의 완전한 번-인 테스트가 이루어졌는지의 여부를 확실하게 테스트할 수 있는 반도체 모듈용 회로 장치를 제공하는 것이다.
도 1은 인가되는 테스트 신호의 상태를 메모리 소자에 저장하는 메모리 회로를 포함하는 회로 장치의 회로도.
도 2는 도 1에 따른 메모리 회로 및 프로그램 가능한 소자를 포함하는 반도체 모듈의 회로 장치의 회로도.
도 3은 도 1에 따른 메모리 회로의 실시예.
*도면의 주요 부분에 대한 부호의 설명*
1: 메모리 회로 2: 메모리 소자
3: 기능 유닛 10: 테스트 장치
11: 메모리 장치 20, 21: 프로그램 가능한 소자
상기 목적은 청구항 제 1항에 따른 회로 장치에 의해 달성된다. 바람직한 실시예는 종속항에 제시된다.
회로 장치는 메모리 소자를 가진 메모리 회로를 포함한다. 번-인 테스트 신호용 단자에는 각각 적어도 하나의 메모리 소자가 할당되고, 인가된 번-인 테스트 신호를 저장하기 위해 상기 단자에 접속된다. 액티브 테스트 신호가 인가되면, 상응하는 메모리 소자가 액티브 상태로 바뀐다. 메모리 소자는 기능 유닛에 접속된다. 기능 유닛은 그것의 두 상태를 통해 접속된 메모리 소자 중 하나가 액티브 상태로 변하지 않았는지의 여부를 지시한다. 이로 인해, 하나 또는 다수의 메모리 소자가 액티브 테스트 신호를 받았는지의 여부가 테스트된다. 즉, 완전한 번-인 테스트의 경우에, 모든 테스트 신호가 적어도 한번 액티브 상태로 바뀐다고 전제되면, 메모리 소자중 하나 이상이 액티브 상태로 변하지 않은 것은 콘택 에러가 존재한다는 것을 나타낸다. 기능 유닛의 출력에 인가되는 이러한 정보는 번-인 테스트 동안 또는 번-인 테스트의 종료시 판독되고 평가 수단에 공급된다. 이것은 반도체 모듈의 질이 떨어졌는지 또는 재차 번-인 테스트되는지의 여부를 결정한다.
다른 가정된 경우에는 예컨대 테스트될 반도체 모듈의 데이터 출력용 단자가 전술한 콘택 에러에 관련되면, 그것 때문에 기능 테스트의 에러 없는 테스트 결과가 판독될 수 없다. 그러나, 이러한 테스트 결과는 이 경우 에러를 가진 것으로 평가되고, 테스트된 반도체 모듈이 에러가 없음에도 불구하고 에러를 가진 것으로 판단된다.
본 발명의 실시예에서 번-인 테스트의 결과를 확실하게 검출하는 회로가 제공된다. 이 회로는 부가로 반도체 모듈의 기능을 테스트하기 위한 테스트 장치, 및 메모리 장치를 포함한다. 상기 메모리 장치는 테스트 결과를 저장하기 위해 테스트 장치에 접속된다. 테스트 장치는 예컨대 반도체 모듈의 셀프 테스트 장치이다. 메모리 회로의 기능 유닛은 기능 유닛의 상태를 저장하기 위해 제 1 프로그램 가능한 소자에 접속된다. 제 2 프로그램 가능한 소자는 메모리 장치의 상태를 저장하기 위해 메모리 장치에 접속된다. 메모리 장치는 반도체 모듈의 테스트 동안 또는 테스트 후에 에러를 가진 테스트 결과가 주어지는지의 여부에 대한 정보를 포함한다.
프로그램 가능한 소자가 전압 공급의 차단 후에도 그것의 저장된 상태를 유지하기 때문에, 번-인 테스트 동안 또는 번-인 테스트 후에 동일한 테스트 장치로 테스트 결과를 체크할 필요가 없다. 따라서, 반도체 모듈의 데이터 단자의 에러 접촉이 그 질을 저하시키지 않는다. 반도체 모듈의 기능에 대한 정보가 번-인 테스트에 후속해서 콘택 에러 없음이 보장되는 또 다른 테스트 장치에서 평가될 수 있다. 메모리 회로의 기능 상태를 저장함으로써, 동일한 테스트 장치에 의해 완전한 번-인 테스트가 이루어졌는지의 여부가 확인된다. 상기 정보는 에러를 가진 반도체 모듈만을 에러를 가진 것으로 나타내고, 정확히 동작하는 반도체 모듈은 에러가 없는 것으로 나타낸다.
본 발명의 실시예에서, 메모리 회로의 기능 유닛은 AND 게이트로 구현되고, 메모리 소자는 RS 플립 플롭의 쌍안정 멀티바이브레이터로 구현된다. 메모리 소자의 실시예에서, 액티브 입력 신호가 주어질 때 메모리 소자는, 정보가 판독되고 메모리 소자가 리셋될 때까지 상기 입력 신호를 저장하는 것이 중요하다. 이러한 리셋은 예컨대 전류 공급의 접속시 그리고 그것에 이어서 초기화시 이루어지므로, 번-인 테스트의 시작시 모든 메모리 소자에 대한 동일한 출력 조건이 주어진다.
번-인 테스트 신호에 의해 테스트 장치의 콘택 에러 없음과 관련해서 번-인 테스트 동안 다수의 기준이 체크된다: 예컨대, 상응하는 번-인 테스트 모드가 활성화되는지, 개별 어드레스 비트가 한번 또는 여러 번 바뀌는지, 높은 전압으로 충분히 오래 테스트되는지, 번-인 테스트 동안 중요한 명령이 실행되는지 및/또는 전압 및 온도가 알맞게 증가되는지의 여부가 제어된다. 따라서, 테스트될 반도체 모듈에 테스트 모드 신호, 어드레스 신호, 데이터 신호, 클록 신호 및/또는 번-인 테스트에 대한 제어 신호가 접속된다.
프로그램 가능한 소자에 저장된 정보가 전압 공급의 차단 후에도 유지되기 위해서, 소자가 에너지 빔에 의해 분리 가능한 접속을 갖는 것이 바람직하다. 이것은 소위 레이저 퓨즈로 구현되거나 또는 전기적으로 분리 가능한 퓨즈로 구현될 수 있다. 후자의 경우에는 외부 장치의 도움 없이 전기적으로 분리 가능한 퓨즈의 프로그래밍을 위한 칩 내부의 제어에 의해 프로그래밍이 실행될 수 있다. 이러한 제어는 예컨대 테스트 결과를 저장하기 위한 메모리 회로 또는 메모리 장치의 기능유닛의 정보를 평가하는 제어 회로에 의해 제어된다.
메모리 장치의 간단한 실시예는 차례로 인가되는 다수의 테스트 결과에서 에러를 가진 테스트 결과가 주어지면, 메모리 장치가 상응하는 상태로 바뀌는 것이다. 이로 인해, 소위 가산된 패스-페일(pass-fail) 결과가 주어진다.
번-인 테스트 동안 또는 번-인 테스트 후에 테스트를 가속시키기 위해, 반도체 모듈의 기능을 테스트하기 위한 테스트 장치에 예컨대 공지된 방식의 데이터 압축 회로가 제공된다. 테스트 데이터는 그룹으로 통합되므로, 특히 테스트될 큰 메모리 범위를 가진 SDRAM에 대한 것과 같은 메모리 모듈의 용도에서 감소된 어드레스 범위가 얻어지고 그로 인해 테스트 시간이 단축된다.
번-인 테스트에 이어지는 품질 제어는 외부 평가 장치에 의해 반도체 모듈의 단자를 통해 프로그램 가능한 소자에 저장된 정보를 평가한다. 이것을 위해 필요한 보조 수단은 일반적으로 번-인 테스트 시스템과 같은 그러한 높은 요구 하에 놓이지 않기 때문에, 거기서의 문제점이 에러를 가진 콘택에 의해 일반적으로 임계적이지 않다. 따라서, 평가 결과가 높은 확률로 실제로 주어진 테스트 결과에 상응한다.
이하, 본 발명을 첨부한 도면을 참고로 구체적으로 설명한다.
도 1은 단자(A)를 가진 메모리 회로를 나타낸다. 단자(A)에는 번-인 테스트 장치의 예컨대 다수의 번-인 테스트 신호(T1) 내지 (T6)가 인가될 수 있다. 또한, 회로는 메모리 소자(2)를 포함한다. 번-인 테스트 신호(T1) 내지 (T6)용 단자에는 각각 하나의 메모리 소자(2)가 할당된다. 인가되는 각각의 번-인 테스트 신호(T1)내지 (T6)를 저장하기 위해 메모리 소자(2)가 입력(E)을 통해 테스트 신호(T1) 내지 (T6)의 단자(A)에 접속된다. 각각의 메모리 소자(2)는 메모리 소자(2)의 입력에 액티브 신호가 인가되면, 메모리 소자(2)의 출력 신호가 액티브 상태를 취하는 특성을 갖는다. 리셋 신호(R)에 의해, 인가되는 모든 메모리 소자(2)의 내용이 리셋될 때까지, 이것이 저장된다. 메모리 소자(2)의 출력은 기능 유닛(3)에 접속된다. 기능 유닛(3)의 출력 신호(Q)는 접속된 모든 메모리 소자가 액티브 상태일 때 제 1 상태를 가지며, 접속된 적어도 하나의 메모리 소자(2)가 액티브 상태가 아닐 때 제 2 상태를 갖는다. 기능 유닛(3)의 상태는 기능 유닛(3)의 출력에 있는 출력 신호(Q)에 의해 인출될 수 있다.
도 3은 도 1에 도시된 메모리 회로(1)의 실시예를 나타낸다. 메모리 소자(2)는 RS 플립 플롭의 쌍안정 멀티바이브레이터로 구현된다. 그것의 출력은 도 3에 AND 게이트로 구현된 기능 유닛(3)에 접속된다. RS 플립 플롭의 각각의 입력(E)에는 각각의 테스트 신호(T1) 내지 (T6)이 인가된다. 상응하는 테스트 신호(T1) 내지 (T6)가 적어도 한번 액티브 상태를 취하면, 메모리 소자(2)가 리셋 상태로부터 액티브 상태로 바뀐다. 여기서는 다수의 가능한 테스트 모드 신호 중 하나인 테스트 신호(T1)가 메모리 소자(FF1)에 접속된다. 메모리 소자(FF2) 및 (FF3)는 비액티브 상태로부터 액티브 상태로 또는 그 역으로 (T2)의 신호 변동이 레지스트되도록 테스트 신호(T2)에 접속된다. 이것은 특히 예컨대 비액티브 상태에 상응하는 "논리 0"의 상태 및 액티브 상태에 상응하는 "논리 1"의 상태에서 어드레스 정보를 포함하는 어드레스 신호에 필요하다. 예컨대, 내부 클록 신호에 상응하는 테스트 신호(T3)는 분주기 체인을 통해 메모리 소자(FF4)에 접속된다. 상기 분주기 체인에 의해, 분주기 체인이 어떤 길이를 갖는지에 따라 예컨대 최소 테스트 기간이 테스트될 수 있다. 테스트 신호(T4)를 통해, 다수의 테스트 명령 중 하나가 메모리 소자(FF5)에 저장된다. 이 실시예에서는 신호(T6)를 통해 온도 센서에 의해 온도가 모니터링된다. 그러나, 특히 이 신호가 번-인 테스트 장치 자체에 의해 제어될 수 있으므로, 상기 회로 부분이 부가로 제공될 수 있다.
도 2는 도 1에 따른 메모리 회로(1)를 가진 반도체 모듈의 회로를 나타낸다. 또한, 반도체 모듈의 기능을 테스트하는 테스트 장치(10)가 도시된다. 테스트 장치(10)는 테스트 장치(10)에 의해 검출된 테스트 결과를 저장하기 위해 메모리 장치(11)에 접속된다. 적어도 하나의 에러를 가진 테스트 결과가 주어지면 메모리 장치(11)의 출력이 제 1 상태를 취하고, 에러 없는 테스트 결과가 주어지면 제 2 상태를 취한다. 메모리 회로(1) 및 메모리 장치(11)는 인가된 상태를 저장하기 위해 제 1 프로그램 가능한 소자(20) 또는 제 2 프로그램 가능한 소자(21)에 접속된다. 그것의 출력은 제어 회로(30)에 접속된다. 제어 회로(30)는 한편으로는 반도체 모듈 외부로 외부 인터페이스를 형성하고 다른 한편으로는 테스트 장치(10) 및 메모리 회로(1)과 함께 테스트 과정을 제어한다.
예컨대, 반도체 메모리 모듈이 번-인 테스트되면, 제어 회로(30)가 어드레스 신호 및 제어 신호를 테스트 장치(10)로 전달한다. 이것은 내부 데이터 제너레이터에 의해 데이터를 메모리 셀 필드의 메모리 셀내에 기록하고, 기록된 데이터를 메모리 셀 필드로부터 판독된 데이터와 비교한다. 이러한 비교에 의해 소위 패스-페일(pass-fail) 정보가 메모리 장치(11)에 기록된다. 차례로 인가되는 다수의 테스트 결과에서, 에러를 가진 테스트 결과가 주어지면 메모리 장치(11)가 제 1 상태로 바뀐다. 에러 없는 테스트의 경우에 그리고 메모리 회로(1)가 액티브 상태를 갖는 경우, 즉 인가된 모든 번-인 테스트 신호가 완벽하게 접촉된 경우에, 프로그램 가능한 소자(20) 및 (21)의 프로그래밍을 위한 제어부(40)를 제어하는 제어 회로(30)를 통해 프로그램 가능한 소자(20) 및 프로그램 가능한 소자(21)가 프로그램된다. 번-인 테스트에 후속해서, 프로그램 가능한 소자(20) 및 (21)의 프로그램된 상태가 테스트 결과를 평가하기 위한 제어 회로(30)를 통해 외부 평가장치로 전달된다. 외부 평가 장치는 단자(EX)를 통해 제어회로(30)에 접속된다.
본 발명에 의해, 반도체 모듈에 인가되는 모든 번-인 테스트 신호에 의해 반도체 모듈의 완전한 번-인 테스트가 이루어지는지의 여부를 확실하게 테스트할 수 있는 반도체 모듈용 회로 장치가 제공된다.

Claims (10)

  1. 액티브 상태 및 비액티브 상태를 갖는, 번-인 테스트 장치의 번-인 테스트 신호(T1; T6)가 인가되는 단자(A)를 가진 메모리 회로(1)를 포함하는 반도체 모듈을 번-인 테스트하기 위한 회로 장치에 있어서,
    - 상기 메모리 회로(1)는 메모리 소자(2)를 포함하고, 번-인 테스트 신호용 단자(A)에 적어도 하나의 상기 메모리 소자(2)가 할당되고, 상기 단자(A)는 인가되는 번-인 테스트 신호를 저장하기 위해 메모리 소자(2)의 입력(E)에 접속되고,
    - 상기 각각의 메모리 소자(2)는 메모리 소자(2)의 입력(E)에 액티브 신호가 인가되면, 메모리 소자(2)의 출력 신호가 액티브 상태를 갖도록 형성되고,
    - 메모리 소자(2)가 테스트 신호중 하나 이상이 콘택 상태가 아닌지에 대한 정보를 전달하는 출력 신호(Q)에 대한 출력을 갖는 기능 유닛(3)에 접속되고, 상기 출력 신호는 접속된 모든 메모리 소자(2)가 액티브 상태를 가지면 제 1 상태를 취하고, 적어도 하나의 접속된 메모리 소자(2)가 비액티브 상태를 가지면 제 2 상태를 취하는 것을 특징으로 하는 회로 장치.
  2. 제 1항에 있어서,
    상기 기능 유닛(3)이 AND 게이트를 포함하는 것을 특징으로 하는 회로 장치.
  3. 제 1항 또는 2항에 있어서,
    상기 메모리 소자(2)가 RS 플립 플롭의 쌍안정 멀티바이브레이터인 것을 특징으로 하는 회로 장치.
  4. 제 1항 또는 2항에 있어서,
    상기 번-인 테스트 신호(T1;T6)가 테스트 모드 신호, 어드레스 신호, 데이터 신호, 클록 신호 및/또는 번-인 테스트용 제어 신호를 포함하는 것을 특징으로 하는 회로 장치.
  5. 제 1항 또는 2항에 있어서,
    회로 장치가
    - 반도체 모듈의 기능을 테스트하기 위한 테스트 장치(10),
    - 테스트 결과를 저장하기 위해 테스트 장치(10)에 접속되며, 적어도 하나의 에러를 가진 테스트 결과가 주어지면 제 1 상태를 취하고, 에러 없는 테스트 결과가 주어지면 제 2 상태를 취하는 메모리 장치(11),
    - 기능 유닛(3)의 상태를 저장하기 위해 메모리 회로(1)의 기능 유닛(3)에 접속되는 제 1 프로그램 가능한 소자(20).
    - 메모리 장치(11)의 상태를 저장하기 위해 메모리 장치(11)에 접속된 제 2 프로그램 가능한 소자(21)를 포함하고,
    - 상기 프로그램 가능한 소자(20, 21)가 전압 공급의 차단 후에도 그 저장된 상태를 유지하는 것을 특징으로 하는 회로 장치.
  6. 제 5항에 있어서,
    상기 프로그램 가능한 소자(20, 21)가 에너지 빔에 의해 분리 가능한 접속을 갖는 것을 특징으로 하는 회로 장치.
  7. 제 6항에 있어서,
    상기 프로그램 가능한 소자(20, 21)가 전기적으로 분리 가능한 퓨즈를 포함하는 것을 특징으로 하는 회로 장치.
  8. 제 5항에 있어서,
    상기 메모리 장치(11)가 차례로 인가되는 다수의 테스트 결과에서 에러를 가진 테스트 결과가 주어지면 제 1 상태로 바뀌는 것을 특징으로 하는 회로 장치.
  9. 제 5항에 있어서,
    상기 프로그램 가능한 소자(20, 21)가 외부의 평가 장치에 의한 번-인 테스트의 평가를 위해 회로 장치의 단자(EX)에 접속되는 것을 특징으로 하는 회로 장치.
  10. 제 5항에 있어서,
    상기 반도체 모듈의 기능을 테스트하기 위한 테스트 장치(10)가 데이터 압축 회로를 포함하는 것을 특징으로 하는 회로 장치.
KR10-2000-0019765A 1999-04-16 2000-04-15 반도체 모듈을 번-인 테스트하기 위한 회로 장치 KR100404020B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19917336.2 1999-04-16
DE19917336A DE19917336C2 (de) 1999-04-16 1999-04-16 Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins

Publications (2)

Publication Number Publication Date
KR20000077029A KR20000077029A (ko) 2000-12-26
KR100404020B1 true KR100404020B1 (ko) 2003-11-03

Family

ID=7904863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0019765A KR100404020B1 (ko) 1999-04-16 2000-04-15 반도체 모듈을 번-인 테스트하기 위한 회로 장치

Country Status (5)

Country Link
US (1) US6581171B1 (ko)
JP (1) JP3490661B2 (ko)
KR (1) KR100404020B1 (ko)
DE (1) DE19917336C2 (ko)
TW (1) TW531656B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390146B1 (ko) * 2001-01-31 2003-07-04 삼성전자주식회사 번-인 테스트 기능을 구비한 반도체 메모리 장치
DE10129625A1 (de) * 2001-06-20 2003-01-02 Infineon Technologies Ag Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten
KR101100714B1 (ko) 2010-03-10 2011-12-29 이용근 번인보드용 인터페이스 장치
JP6174898B2 (ja) * 2013-04-30 2017-08-02 ルネサスエレクトロニクス株式会社 半導体試験装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770573B2 (ja) * 1989-07-11 1995-07-31 富士通株式会社 半導体集積回路装置
US5303246A (en) * 1991-07-03 1994-04-12 Hughes Aircraft Company Fault isolation diagnostics
US5313424A (en) * 1992-03-17 1994-05-17 International Business Machines Corporation Module level electronic redundancy
JP2918397B2 (ja) * 1992-06-26 1999-07-12 三菱電機株式会社 半導体ウエハ及びその製造方法
JPH0727827A (ja) 1993-07-15 1995-01-31 Hitachi Ltd モジュールおよびそれを用いた半導体集積回路装置
KR0122100B1 (ko) * 1994-03-10 1997-11-26 김광호 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법
US5732209A (en) * 1995-11-29 1998-03-24 Exponential Technology, Inc. Self-testing multi-processor die with internal compare points
KR100216993B1 (ko) * 1997-07-11 1999-09-01 윤종용 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판
KR19980043517A (ko) 1996-12-03 1998-09-05 김광호 웨이퍼 번인 테스트회로
JPH1144739A (ja) 1997-07-29 1999-02-16 Ando Electric Co Ltd Ｉｃ試験装置
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
DE19852429C1 (de) 1998-11-13 2000-11-23 Siemens Ag Halbleiterbaustein für Burn-In-Testanordnung

Also Published As

Publication number Publication date
JP3490661B2 (ja) 2004-01-26
DE19917336A1 (de) 2000-11-02
DE19917336C2 (de) 2002-07-11
JP2000329828A (ja) 2000-11-30
US6581171B1 (en) 2003-06-17
TW531656B (en) 2003-05-11
KR20000077029A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
KR100234504B1 (ko) 선택된 고장에 대한 고장정보를 포착하는 집적회로의 테스트 방법 및 내장된 자기 테스트 장치
US6768694B2 (en) Method of electrically blowing fuses under control of an on-chip tester interface apparatus
US6829737B1 (en) Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results
US6255836B1 (en) Built-in self-test unit having a reconfigurable data retention test
US7577885B2 (en) Semiconductor integrated circuit, design support software system and automatic test pattern generation system
US5996106A (en) Multi bank test mode for memory devices
JPH1131399A (ja) メモリを備えた組込み自己検査
KR100278827B1 (ko) 메모리 시험장치
US9728276B2 (en) Integrated circuits with built-in self test mechanism
WO2008131347A1 (en) Jtag controlled self-repair after packaging
TWI389129B (zh) 積體電路裝置
KR100272712B1 (ko) 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치
US5619463A (en) Integrated circuit device and test method therefor
US20080082884A1 (en) Test control circuit
US7859938B2 (en) Semiconductor memory device and test method thereof
JPH10332797A (ja) 半導体装置
KR100404020B1 (ko) 반도체 모듈을 번-인 테스트하기 위한 회로 장치
KR100445042B1 (ko) 동적 번인 테스트 기능을 갖는 단일칩 마이크로컴퓨터 및이를 위한 동적 번인 테스트 방법
JP2008059718A (ja) 半導体記憶装置
US6125460A (en) Method for testing semiconductor device having embedded nonvolatile memory
JP3968022B2 (ja) ダイナミックメモリおよびダイナミックメモリをテストするための方法
US8050122B2 (en) Fuse apparatus for controlling built-in self stress and control method thereof
KR20020068768A (ko) 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치
US7009417B2 (en) Semiconductor module and methods for functionally testing and configuring a semiconductor module
JP2000156098A (ja) メモリセルフテスト装置及びこのメモリセルフテスト装置を内蔵した半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131010

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee