DE10129625A1 - Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten - Google Patents

Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten

Info

Publication number
DE10129625A1
DE10129625A1 DE10129625A DE10129625A DE10129625A1 DE 10129625 A1 DE10129625 A1 DE 10129625A1 DE 10129625 A DE10129625 A DE 10129625A DE 10129625 A DE10129625 A DE 10129625A DE 10129625 A1 DE10129625 A1 DE 10129625A1
Authority
DE
Germany
Prior art keywords
state
comparison
comparing
circuit board
comparison signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10129625A
Other languages
English (en)
Inventor
Thomas Finteis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10129625A priority Critical patent/DE10129625A1/de
Priority to US10/173,285 priority patent/US7159157B2/en
Publication of DE10129625A1 publication Critical patent/DE10129625A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die vorliegende Erfindung schafft eine Vorrichtung zum Testen einer Einrichtung (102) zum Speichern von Daten, die eine Einrichtung zum Vergleichen von Ist-Daten mit Soll-Daten für einzelne Speicherbereiche und eine Einrichtung zum Liefern eines Vergleichsignals (106) für jeden Speicherbereich, das einen ersten Zustand aufweist, wenn die Ist-Daten gleich den Soll-Daten sind, und einen zweiten Zustand aufweist, wenn die Ist-Daten nicht gleich den Soll-Daten sind, aufweist. Die Vorrichtung zum Testen weist eine Schaltungsplatine (100), auf der die Einrichtung (102) zum Speichern befestigt werden kann, und eine Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale an den Stiften der Einrichtung (102) zum Speichern, die den Vergleichssignalen (106) zugeordnet sind, und zum Liefern eines Statussignals (110) auf, das abhängig von dem Zustand des Vergleichssignals einen ersten Zustand aufweist, wenn die Einrichtung (102) zum Speichern funktionsfähig ist, und einen zweiten Zustand aufweist, wenn die Einrichtung (102) zum Speichern defekt ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zum Testen einer Einrichtung zum Speichern von Daten und auf eine Schaltungsplatine.
  • Speicherchips werden u. a. im Vorfeld (Front-End), d. h. auf Wafer-Ebene, wenn der Wafer noch nicht in einzelne Bausteine zersägt ist und diese sich noch nicht in Gehäusen befinden, oder auf Einbrennplatinen bzw. Burn-In-Boards getestet. Das Front-End-Testen hat den Vorteil, dass man mit spitzen Nadeln bestimmte Stellen des Chips kontaktieren und Spannungen oder Ströme messen kann. Ist der Chip erst einmal in seinem Gehäuse montiert, sind diese Messstellen von außen nicht mehr zugänglich. Beim Burn-In bzw. Einbrennen handelt es sich um ein künstliches Altern von Chips bei hoher Temperatur und Betriebsspannung. Trägt man die Fehlerrate von Speicherchips gegenüber ihrem Alter auf, so erhält man eine charakteristische Kurve, die der Form einer Badewanne ähnelt, d. h. die meisten Chips sind von Anfang an defekt oder weisen erst nach längerer Zeit einen Defekt auf. Deshalb altert man diese Chips künstlich und sortiert alle während dieses Prozesses fehlerhaft gewordenen Bausteine vor der Auslieferung aus. Das Burn-In (Einbrennen) wird dabei in einer Art Ofen durchgeführt und die Speicherbausteine müssen dazu elektrisch kontaktiert werden und befinden sich daher in Sockeln, die zu mehreren auf einer Platine bzw. einer Burn-In-Platine angeordnet sind.
  • Bei einem normalen Einsatz in einem Personalcomputer (PC) weist ein Speicherchip typischerweise 16 oder 32 Stifte auf, in denen gleichzeitig Daten geliefert werden. Beim Testen dieser Speicherchips muss daher zu jedem Stift (Pin) des Speicherchips eine Leitung gelegt werden, und die darin fließenden Informationen müssen auf ihre Korrektheit, wie z. B. mit Hilfe eines Komparators, geprüft werden.
  • Beim Testen von Speicherchips wird seit einiger Zeit sowohl auf Wafer-Ebene (Front-End) als auch beim Testen von Speicherchips auf Burn-In-Board-Ebene ein Testmodus eingesetzt, bei dem der Speicherbaustein die Daten kennt (Soll-Daten), die er liefern soll, und diese selbständig mit gespeicherten Daten (Ist-Daten) vergleicht. Nimmt man z. B. an, dass in jeder Zelle des Speicherchips eine logische "1" gespeichert sein soll, jedoch beim Auslesen der tatsächlich gespeicherten Daten mindestens einmal eine logische "0" in einer Speicherzelle auftritt, dann ist der Chip fehlerhaft. Ist der Chip in der Lage, diesen Test selbst durchzuführen, kann er das Ergebnis des Tests an seinen Stiften signalisieren.
  • Wie daraus deutlich wird, werden im Speicherchip üblicherweise mehrere Speicherzellen gleichzeitig auf ihre Funktion getestet, während das Ergebnis des Tests üblicherweise an weniger Stiften des Chips ausgegeben wird als Speicherzellen gleichzeitig getestet werden. In diesem Fall spricht man von "Datenkompression". Die Datenkompression ist umso höher, je weniger Stifte zur Ausgabe des Testergebnisses verwendet werden. Wird z. B. anstatt der 16 bzw. 32 Stifte des Speicherchips lediglich ein Stift für Testzwecke verwendet, erreicht man eine maximale Datenkompression. Das Testergebnis wird dann z. B. bei einem defekten Speicherbaustein als Signal mit einem logischen hohen Zustand ("1") und bei einem funktionsfähigen Speicherchip als ein Signal mit logisch niedrigem Zustand ("0") an einem einzigen Stift ausgegeben. Dies erspart beispielsweise Leitungen und Komparatoren zum Testen.
  • Beim Front-End-Testen wird das Ergebnis eines Tests jedoch üblicherweise nicht an einen sondern an mehreren Stifte ausgegeben, da es dadurch möglich ist, einen Fehler im Speicherchip genauer zu lokalisieren. Dabei wird das Testergebnis für verschiedene Speicherbereiche bzw. Adressen des Chips an verschiedenen Stifte ausgegeben. Das Ergebnis kann allgemein je nach Adresse, Burst-Bit und Datenausgang (DQ) an verschiedenen Stifte ausgegeben werden. Ein Burst-Bit ist ein Bit, bei dem z. B. bei einem Lesezugriff auf den Speicherbaustein pro Datenausgang nicht nur eine Information (Bit) ausgegeben wird, sondern mehrere Bits ausgegeben werden. Diese Bitfolge heißt "Burst". Eine Datenkompression kann beispielsweise nicht nur mehrere Datenausgänge sondern auch mehrere Burst- Bits zusammenfassen.
  • Beim Testen von Speicherchips auf Burn-In-Boards wird hingegen kein Wert darauf gelegt, an welcher Stelle ein Chip defekt ist, sondern darauf, ob er defekt ist oder nicht, um ihn dann aussortieren zu können.
  • Beide Testverfahren müssen nun auf einem Chip integriert werden, um einen Test von sowohl auf der Wafer-Ebene als auch der Burn-In-Board-Ebene zu ermöglichen. Dabei ist es notwendig, dass der Front-End-Test Fehler im Speicher lokalisieren kann. Dies ist nur möglich, wenn das Testergebnis an mehreren Stiften (kleinere Datenkompression) des Speicherbausteins ausgegeben wird, obwohl für das Testen auf Burn-In-Boards nur ein Stift ausreichen würde (hohe Datenkompression). Um Chipfläche einzusparen werden jedoch im allgemeinen keine unterschiedlichen Datenkompressionen implementiert, so dass das Testergebnis an mehreren Stiften ausgegeben wird, was für die Burn-In-Board-Ebene keinen optimalen Zustand darstellt.
  • Ein Nachteil einer Implementation von Speicherchips, bei der das Testergebnisse an mehreren Stiften des Speicherchips ausgegeben werden, besteht daher darin, dass beim Test des Speicherchips auf dem Burn-In-Board zu jedem der Stifte, die Testergebnisse liefern, z. B. eine Leitung eines Komparators geführt werden muss, und die Signale in den einzelnen Leitungen in einer Testvorrichtung, z. B. mit Hilfe einer ODER- Verknüpfung, wenn eine logische "1" einem Defekt entspricht, verglichen werden müssen, um den Status des Speicherchips festzustellen.
  • Die Aufgabe der vorliegenden Erfindung besteht daher darin, eine Vorrichtung und eine Verfahren zum Testen einer Einrichtung zum Speichern von Daten und eine Schaltungsplatine zu schaffen, die ein weniger aufwendiges Testen einer Einrichtung zum Speichern von Daten ermöglichen.
  • Diese Aufgabe wird durch eine Vorrichtung zum Testen einer Einrichtung zum Speichern von Daten gemäß Anspruch 1, ein Verfahren zum Testen einer Vorrichtung zum Speichern von Daten gemäß Anspruch 11 und eine Schaltungsplatine gemäß Anspruch 12 gelöst.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen der in Anspruch 1 angegebenen Vorrichtung zum Testen und der in Anspruch 11 angegebenen Schaltungsplatine.
  • Gemäß einer bevorzugten Weiterbildung ist die Einrichtung zum Vergleichen der Zustände der Vergleichssignale in der Nähe der Einrichtung zum Speichern angeordnet.
  • Ein Vorteil dieser bevorzugten Weiterbildung besteht darin, dass sich beispielsweise auf einer Schaltungsplatine bei jedem Sockel einer Einrichtung zum Speichern, wie z. B. einem Speicherchip, eine Einrichtung zum Vergleichen, wie z. B. ein Logikgatter, befindet, das die Einzelergebnisse verknüpft, so dass es ausreichend ist, dass lediglich eine einzige Komparatorleitung zu jedem dieser Gatter geführt wird. Damit lässt sich nicht nur das Layout bzw. der Entwurf der Schaltungsplatine, wie z. B. des Burn-In-Boards, vereinfachen, sondern es wird zusätzlich die Anzahl der benötigten Komparatorkanäle einer Testvorrichtung erheblich reduziert, was u. U. eine höhere Bestückung der Platine zulässt.
  • Früher wurden zu jedem der Stifte eines Speicherchips Komparatorleitungen geführt. Durch die Erfindung ist es möglich, lediglich eine einzige Leitung zu dem direkt am Sockel befindlichen Gatter zu führen, dessen Ergebnis dann ausgewertet wird. Wird beim Entwurf dadurch die Anzahl der Leitungen stark reduziert, können diese nicht nur einfacher verlegt werden, da man viel weniger Kreuzungspunkte beachten muss, sondern auch breiter ausgeführt werden, was sich in geringeren Kosten niederschlägt.
  • Neben der Vereinfachung des Entwurfs ergibt sich der weitere Vorteil, dass Komparatorleitungen für andere Speicherbausteine frei werden. Sollte also die Anzahl der Komparatorleitungen der begrenzende Faktor sein, lässt sich dann eine größere Anzahl von Bausteinen testen.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Zustand des Vergleichssignals ein logisch hoher Zustand, und der zweite Zustand des Vergleichssignals ist ein logisch niedriger Zustand, und die Einrichtung zum Vergleichen der Zustände der Vergleichssignale ist eine logische UND- Verknüpfung.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Zustand des Vergleichssignals ein logisch niedriger Zustand, und der zweite Zustand des Vergleichssignals ist ein logisch hoher Zustand, und die Einrichtung zum Vergleichen der Zustände der Vergleichssignale ist eine logische ODER- Verknüpfung.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Einrichtung zum Vergleichen der Zustände der Vergleichssignale eine logische NICHT-UND-Verknüpfung oder logische NICHT-ODER- Verknüpfung oder eine Kombination der logischen Verknüpfungen NICHT, UND, ODER auf.
  • Ein Vorteil dieser bevorzugten Weiterbildungen besteht darin, dass durch die Verwendung einer einfachen logischen Verknüpfung in der Nähe des Sockels einer Einrichtung zum Speichern die Komplexität des Entwurfs von beispielsweise einer Schaltungsplatine vereinfacht wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Schaltungsplatine eine Schaltungsplatine zum Altern einer Einrichtung zum Speichern von Daten bei einer hohen Temperatur und Betriebsspannung, d. h. eine Burn-In-Platine, auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung sind die Stifte, die dem Vergleichssignal zugeordnet sind, mit Eingängen der Einrichtung zum Vergleichen der Zustände der Vergleichssignale über Leitungen verbunden.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Einrichtung zum Vergleichen der Zustände der Vergleichssignale und zum Liefern eines Statussignals einen Ausgang für das Statussignal auf, der mit einem Eingang einer Testvorrichtung über eine Leitung verbunden ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Einrichtung zum Speichern ein elektronischer Speicherchip, wie z. B. ein Halbleiterspeicherchip.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Einrichtung zum Speichern mittels eines Sockels an der Schaltungsplatine befestigt.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung sind nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert.
  • Es zeigen:
  • Fig. 1 ein bevorzugtes Ausführungsbeispiel einer Vorrichtung gemäß der vorliegenden Erfindung; und
  • Fig. 2 ein bevorzugtes Ausführungsbeispiel eines Verfahrens gemäß der vorliegenden Erfindung.
  • Fig. 1 zeigt eine Vorrichtung zum Testen der Einrichtung 102 zum Speichern von Daten. Die Einrichtung 102 zum Speichern von Daten kann beispielsweise ein Speicherbauelement bzw. ein Speicherchip, wie z. B. ein elektronischer Halbleiterspeicher, sein.
  • Die Einrichtung 102 zum Speichern weist eine Mehrzahl von Speicherbereichen, die z. B. jeweils aus mehreren Speicherzellen bestehen, und eine Mehrzahl von Stiften 104, wie z. B. Kontaktstiften oder Pins, für die Ein- und Ausgabe von Daten auf. Die Einrichtung 102 zum Speichern weist ferner eine Einrichtung zum Vergleichen von Ist-Daten mit Soll-Daten für einzelne Speicherbereiche der Mehrzahl von Speicherbereichen und eine Einrichtung zum Liefern eines Vergleichssignals 106 für jeden Speicherbereich auf. Das Vergleichssignal 106 weist einen ersten Zustand auf, wenn die Ist-Daten gleich den Soll- Daten sind, und weist einen zweiten Zustand auf, wenn die Ist-Daten nicht gleich den Soll-Daten sind. Jedes Vergleichssignal, das einem Speicherbereich zugeordnet ist, wird jeweils an einem Stift der Mehrzahl von Stiften 104 der Einrichtung zum Speichern von Daten ausgegeben.
  • Wenn beispielsweise in einer Speicherzelle eines Speicherbereichs einer Einrichtung zum Speichern, z. B. eines Speicherchips, eine "1" gespeichert sein soll, beim Auslesen der tatsächlich gespeicherten Daten jedoch eine "0" auftritt, dann ist die Speicherzelle und damit der Speicherbereich fehlerhaft, und die Einrichtung zum Vergleichen liefert für diesen Fall als das Ergebnis des Vergleichs ein Vergleichssignal, das den zweiten Zustand aufweist, an einem einzigen Stift, der dem jeweiligen Speicherbereich mit der defekten Speicherzelle zugeordnet ist.
  • Die Vorrichtung zum Testen einer Einrichtung 102 zum Speichern weist eine Schaltungsplatine 100, auf der die Einrichtung 102 zum Speichern von Daten befestigt werden kann, auf. Die Schaltungsplatine 100 ist vorzugsweise eine Schaltungsplatine, die zum Altern einer Einrichtung 102 zum Speichern von Daten bei einer hohen Temperatur und Betriebsspannung verwendet wird, und die im allgemeinen Burn-In- Schaltungsplatine genannt wird. Die Einrichtung 102 zum Speichern von Daten ist dabei vorzugsweise mittels eines Sockels an der Schaltungsplatine 100 befestigt.
  • Die Vorrichtung zum Testen einer Einrichtung 102 zum Speichern von Daten weist ferner eine Einrichtung 108 zum Vergleichen der Zustände der Vergleichssignale an den Stiften der Einrichtung 102 zum Speichern, die den Vergleichssignalen 106 zugeordnet sind, und zum Liefern eines Statussignals 110 auf. Das Statussignal 110 weist einen ersten Zustand auf, wenn alle Vergleichssignale den ersten Zustand aufweisen, und weist einen zweiten Zustand auf, wenn mindestens ein Vergleichssignal den zweiten Zustand aufweist. Der erste Zustand des Statussignals 110 zeigt an, dass die Einrichtung 108 zum Speichern funktionsfähig ist, und der zweite Zustand des Statussignals 110 zeigt an, dass die Einrichtung 102 zum Speichern defekt ist. Die Einrichtung 108 zum Vergleichen ist vorzugsweise in der Nähe der Einrichtung 102 zum Speichern, wie z. B. direkt an dem Sockel der Einrichtung 102 zum Speichern, angeordnet.
  • Bei einer ersten Variante der Einrichtung 108 zum Vergleichen der Zustände der Vergleichssignale ist der erste Zustand des Vergleichssignals ein logisch hoher Zustand, und der zweite Zustand des Vergleichssignals ist ein logisch niedriger Zustand, und die Einrichtung 108 zum Vergleichen der Zustände der Vergleichssignale ist eine logische UND-Verknüpfung bzw. ein UND-Gatter. Bei einer zweiten Variante der Einrichtung 108 zum Vergleichen der Zustände der Vergleichssignale ist der erste Zustand des Vergleichssignals ein logisch niedriger Zustand, und der zweite Zustand des Vergleichssignals ist ein logisch hoher Zustand, und die Einrichtung 108 zum Vergleichen der Zustände der Vergleichssignale ist eine logische ODER-Verknüpfung bzw. ein ODER-Gatter. Bei weiteren Varianten der Einrichtung 108 zum Vergleichen der Zustände der Vergleichssignale kann dieselbe eine logische NICHT-UND- Verknüpfung oder logische NICHT-ODER-Verknüpfung und jede geeignete Kombination der logischen Verknüpfungen NICHT, UND, ODER, wie z. B. eine NICHT-UND-Verknüpfung gefolgt von einer NICHT-ODER-Verknüpfung zur Darstellung einer logischen UND- Verknüpfung, aufweisen.
  • Die Stifte, die den Vergleichssignalen 106 zugeordnet sind, sind vorzugsweise mit den Eingängen der Einrichtung 108 zum Vergleichen der Zustände der Vergleichssignale über Leitungen, wie z. B. Leiterbahnen auf einer Burn-In-Platine, verbunden.
  • Die Einrichtung 108 zum Vergleichen der Zustände der Vergleichssignale und zum Liefern eines Statussignals 110 weist vorzugsweise einen Ausgang zum Liefern des Statussignals 110 auf, der mit einem Eingang einer Testvorrichtung 112 über eine Leitung verbunden ist. Die Leitung weist dabei vorzugsweise einen Teil auf, der sich beispielsweise als Leiterbahnen auf einer Burn-In-Platine befindet, und einen Teil auf, der Komparatorleitungen aufweist, die zu der Testvorrichtung geführt sind.
  • Ein weiteres bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung umfaßt eine Schaltungsplatine, die die oben beschriebene Einrichtung 102 zum Speichern von Daten und die oben beschriebene Einrichtung 108 zum Vergleichen der Zustände der Vergleichssignale an den Stiften der Einrichtung 102zum Speichern und zum Liefern eines Statussignals 110 aufweist.
  • Fig. 2 zeigt ein bevorzugtes Ausführungsbeispiel eines Verfahrens zum Testen einer Einrichtung zum Speichern von Daten gemäß der vorliegenden Erfindung.
  • Die Einrichtung zum Speichern von Daten weist einen Speicherraum, der eine Mehrzahl von Speicherbereichen aufweist, eine Mehrzahl von Stiften 104 für die Ein- und Ausgabe von Daten, eine Einrichtung zum Vergleichen von Ist-Daten mit Soll-Daten für einzelne Speicherbereiche der Mehrzahl von Speicherbereichen und eine Einrichtung zum Liefern eines Vergleichssignals 106 für jeden Speicherbereich, das einen ersten Zustand aufweist, wenn die Ist-Daten gleich den Soll-Daten sind, und einen zweiten Zustand aufweist, wenn die Ist-Daten nicht gleich den Soll-Daten sind, an jeweils einem Stift der Mehrzahl von Stiften 104 auf.
  • Bei einem ersten Schritt S1 des Verfahrens von Fig. 2 wird eine Einrichtung 102 zum Speichern, wie z. B. ein Speicherbauelement, auf einer Schaltungsplatine 100 üblicherweise mittels eines Sockels befestigt.
  • Bei einem Schritt S2 werden die Zustände der Vergleichssignale an den Stiften der Einrichtung 102 zum Speichern, die den Vergleichssignalen 106 zugeordnet sind, verglichen.
  • Bei einem Schritt S3 wird ein Statussignal 110 geliefert, das einen ersten Zustand aufweist, wenn alle Vergleichssignale den ersten Zustand aufweisen, und einen zweiten Zustand aufweist, wenn mindestens ein Vergleichssignal den zweiten Zustand aufweist. Der erste Zustand des Statussignals 110 zeigt dabei an, dass die Einrichtung 102 zum Speichern funktionsfähig ist, und der zweite Zustand des Statussignals 110 zeigt an, dass die Einrichtung 102 zum Speichern defekt ist.
  • Bei einem Schritt S4 wird erfaßt, ob das Statussignal den ersten Zustand aufweist, und abhängig davon wird die Information ausgegeben, dass die Einrichtung 102 zum Speichern funktionsfähig oder defekt ist.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben ist, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Ein Vorteil der vorliegenden Erfindung besteht darin, dass im Gegensatz zu bekannten Lösungsansätzen, bei denen zu jedem der Stifte eines Speicherbauelements eine Komparatorleitung geführt wird, gemäß der Erfindung lediglich eine einzige Leitung direkt zu einem an dem Sockel eines Speicherbauelements befindlichen Gatter geführt wird. Dadurch wird beim Entwurf, beispielsweise einer Burn-In-Platine, die Anzahl der Leitungen stark reduziert. Die Leitungen können außerdem einfacher verlegt werden, da viel weniger Kreuzungspunkte beachtet werden müssen, und können breiter ausgeführt sein, was sich in einem geringeren Aufwand niederschlägt.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass zusätzlich zu der Vereinfachung des Entwurfs Komparatorleitungen für andere Speicherbauelemente frei werden. Ist die Anzahl der Komparatorleitungen der begrenzende Faktor, lässt sich dadurch eine höhere Anzahl von Speicherbauelementen testen. Bezugszeichenliste 100 Schaltungsplatine
    102 Einrichtung zum Speichern von Daten
    104 Stifte
    106 Vergleichssignal
    108 Einrichtung zum Vergleichen und Liefern
    110 Statussignal
    112 Testvorrichtung
    S1 Schritt des Befestigens
    S2 Schritt des Vergleichens
    S3 Schritt des Lieferns
    S4 Schritt des Erfassens

Claims (21)

1. Vorrichtung zum Testen einer Einrichtung (102) zum Speichern von Daten, die einen Speicherraum, der eine Mehrzahl von Speicherbereichen aufweist, eine Mehrzahl von Stiften (104), für die Ein- und Ausgabe von Daten, eine Einrichtung zum Vergleichen von Ist-Daten mit Soll-Daten für einzelne Speicherbereiche der Mehrzahl von Speicherbereichen und eine Einrichtung zum Liefern eines Vergleichssignals (106) für jeden Speicherbereich, das einen ersten Zustand aufweist, wenn die Ist-Daten gleich den Soll-Daten sind, und einen zweiten Zustand aufweist, wenn die Ist-Daten nicht gleich den Soll- Daten sind, an jeweils einem Stift der Mehrzahl von Stiften (104) aufweist, wobei die Vorrichtung zum Testen folgende Merkmale aufweist:
eine Schaltungsplatine (100), auf der die Einrichtung (102) zum Speichern befestigt werden kann;
eine Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale an den Stiften der Einrichtung (102) zum Speichern, die den Vergleichssignalen (106) zugeordnet sind, und zum Liefern eines Statussignals (110), das einen ersten Zustand, aufweist, wenn alle Vergleichssignale den ersten Zustand aufweisen, und einen zweiten Zustand aufweist, wenn mindestens ein Vergleichssignal den zweiten Zustand aufweist, wobei der erste Zustand des Statussignals (110) anzeigt, das die Einrichtung (102) zum Speichern funktionsfähig ist, und der zweite Zustand des Statussignals (110) anzeigt, das die Einrichtung (102) zum Speichern defekt ist.
2. Vorrichtung nach Anspruch 1, bei der die Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale in der Nähe der Einrichtung zum Speichern (102) angeordnet ist.
3. Vorrichtung nach Anspruch 1 oder 2, bei der der erste Zustand des Vergleichssignals ein logisch hoher Zustand ist und der zweite Zustand des Vergleichssignals ein logisch niedriger Zustand ist, und die Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale eine logische UND- Verknüpfung ist.
4. Vorrichtung nach Anspruch 1 oder 2, bei der der erste Zustand des Vergleichssignals ein logisch niedriger Zustand ist und der zweite Zustand des Vergleichssignals ein logisch hoher Zustand ist, und die Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale eine logische ODER- Verknüpfung ist.
5. Vorrichtung nach Anspruch 1 oder 2, bei der die Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale eine logische NICHT-UND-Verknüpfung oder logische NICHT-ODER- Verknüpfung oder eine Kombination der logischen Verknüpfungen NICHT, UND, ODER aufweist.
6. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die Schaltungsplatine (100) eine Schaltungsplatine zum Altern einer Einrichtung (102) zum Speichern von Daten bei einer hohen Temperatur und Betriebsspannung aufweist.
7. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die Stifte, die den Vergleichssignalen (106) zugeordnet sind, mit Eingängen der Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale über Leitungen verbunden sind.
8. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale und zum Liefern eines Statussignals (110) einen Ausgang für das Statussignal (110) aufweist, der mit einem Eingang einer Testvorrichtung (112) über eine Leitung verbunden ist.
9. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die Einrichtung (102) zum Speichern ein elektronischer Speicherchip ist.
10. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die Einrichtung (102) zum Speichern mittels eines Sockels an der Schaltungsplatine (100) befestigt ist.
11. Verfahren zum Testen einer Einrichtung (102) zum Speichern von Daten, die einen Speicherraum, der eine Mehrzahl von Speicherbereichen aufweist, eine Mehrzahl von Stiften (104), für die Ein- und Ausgabe von Daten, eine Einrichtung zum Vergleichen von Ist-Daten mit Soll-Daten für einzelne Speicherbereiche der Mehrzahl von Speicherbereichen und eine Einrichtung zum Liefern eines Vergleichssignals (106) für jeden Speicherbereich, das einen ersten Zustand aufweist, wenn die Ist-Daten gleich den Soll-Daten sind, und einen zweiten Zustand aufweist, wenn die Ist-Daten nicht gleich den Soll- Daten sind, an jeweils einem Stift der Mehrzahl von Stiften (104) aufweist, wobei das Verfahren folgende Schritte aufweist:
Befestigen (S1) einer Einrichtung (102) zum Speichern auf einer Schaltungsplatine (100);
Vergleichen (S2) der Zustände der Vergleichssignale an den Stiften der Einrichtung (102) zum Speichern, die den Vergleichssignalen (106) zugeordnet sind, und Liefern (S4) eines Statussignals (110), das einen ersten Zustand aufweist, wenn alle Vergleichssignale den ersten Zustand aufweisen, und einen zweiten Zustand aufweist, wenn mindestens ein Vergleichssignal den zweiten Zustand aufweist, wobei der erste Zustand des Statussignals (110) anzeigt, das die Einrichtung (102) zum Speichern funktionsfähig ist, und der zweite Zustand des Statussignals (110) anzeigt, das die Einrichtung (102) zum Speichern defekt ist.
12. Schaltungsplatine (100) mit folgenden Merkmalen:
einer Einrichtung (102) zum Speichern von Daten mit einem Speicherraum, der eine Mehrzahl von Speicherbereichen aufweist, einer Mehrzahl von Stiften (104), für die Ein- und Ausgabe von Daten, einer Einrichtung zum Vergleichen von Ist- Daten mit Soll-Daten für einzelne Speicherbereiche der Mehrzahl von Speicherbereichen und einer Einrichtung zum Liefern eines Vergleichssignals (106) für jeden Speicherbereich, das einen ersten Zustand aufweist, wenn die Ist-Daten gleich den Soll-Daten sind, und einen zweiten Zustand aufweist, wenn die Ist-Daten nicht gleich den Soll-Daten sind, an jeweils einem Stift der Mehrzahl von Stiften (104); und
einer Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale an den Stiften der Einrichtung (102) zum Speichern, die den Vergleichssignalen (106) zugeordnet sind, und zum Liefern eines Statussignals (110), das einen ersten Zustand, aufweist, wenn alle Vergleichssignale den ersten Zustand aufweisen, und einen zweiten Zustand aufweist, wenn mindestens ein Vergleichssignal den zweiten Zustand aufweist, wobei der erste Zustand des Statussignals (110) anzeigt, das die Einrichtung (108) zum Speichern funktionsfähig ist, und der zweite Zustand des Statussignals (110) anzeigt, das die Einrichtung (108) zum Speichern defekt ist.
13. Schaltungsplatine (100) nach Anspruch 12, bei der die Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale in der Nähe der Einrichtung zum Speichern (102) angeordnet ist.
14. Schaltungsplatine (100) nach Anspruch 12 oder 13, bei der der erste Zustand des Vergleichssignals ein logisch hoher Zustand ist und der zweite Zustand des Vergleichssignals ein logisch niedriger Zustand ist, und die Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale eine logische UND-Verknüpfung ist.
15. Schaltungsplatine (100) nach Anspruch 12 oder 13, bei der der erste Zustand des Vergleichssignals ein logisch niedriger Zustand ist und der zweite Zustand des Vergleichssignals ein logisch hoher Zustand ist, und die Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale eine logische ODER-Verknüpfung ist.
16. Schaltungsplatine (100) nach Anspruch 12 oder 13, bei der die Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale eine logische NICHT-UND-Verknüpfung oder logische NICHT-ODER-Verknüpfung oder eine Kombination der logischen Verknüpfungen NICHT, UND, ODER aufweist.
17. Schaltungsplatine (100) nach einem der Ansprüche 12 bis 16, bei der die Schaltungsplatine eine Schaltungsplatine zum Altern einer Einrichtung (102) zum Speichern von Daten bei einer hohen Temperatur und Betriebsspannung aufweist.
18. Schaltungsplatine (100) nach einem der Ansprüche 12 bis 17, bei der die Stifte, die den Vergleichssignalen (106) zugeordnet sind, mit Eingängen der Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale über Leitungen verbunden sind.
19. Schaltungsplatine (100) nach einem der Ansprüche 12 bis 18, bei der die Einrichtung (108) zum Vergleichen der Zustände der Vergleichssignale und zum Liefern eines Statussignals (110) einen Ausgang für das Statussignal (110) aufweist, der mit einem Eingang einer Testvorrichtung (112) über eine Leitung verbunden ist.
20. Schaltungsplatine (100) nach einem der Ansprüche 12 bis 19, bei der die Einrichtung (102) zum Speichern ein elektronischer Speicherchip ist.
21. Schaltungsplatine (100) nach einem der vorhergehenden Ansprüche 12 bis 20, bei der die Einrichtung (102) zum Speichern mittels eines Sockels an der Schaltungsplatine (100) befestigt ist.
DE10129625A 2001-06-20 2001-06-20 Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten Withdrawn DE10129625A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10129625A DE10129625A1 (de) 2001-06-20 2001-06-20 Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten
US10/173,285 US7159157B2 (en) 2001-06-20 2002-06-17 Apparatus and method for testing a device for storing data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10129625A DE10129625A1 (de) 2001-06-20 2001-06-20 Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten

Publications (1)

Publication Number Publication Date
DE10129625A1 true DE10129625A1 (de) 2003-01-02

Family

ID=7688753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10129625A Withdrawn DE10129625A1 (de) 2001-06-20 2001-06-20 Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten

Country Status (2)

Country Link
US (1) US7159157B2 (de)
DE (1) DE10129625A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555532B1 (ko) * 2003-11-27 2006-03-03 삼성전자주식회사 메모리 테스트 회로 및 테스트 시스템
US7308624B2 (en) * 2005-04-28 2007-12-11 Infineon Technologies North America Corp. Voltage monitoring test mode and test adapter
TWI384362B (zh) * 2008-09-30 2013-02-01 Inventec Corp 測試記錄檔的檢視方法及與使用此方法之電腦程式產品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214466B1 (ko) * 1995-12-26 1999-08-02 구본준 반도체 메모리의 셀프 번인회로
US5966388A (en) * 1997-01-06 1999-10-12 Micron Technology, Inc. High-speed test system for a memory device
JP3553786B2 (ja) * 1998-03-13 2004-08-11 松下電器産業株式会社 半導体集積回路装置およびその製造方法
US6651202B1 (en) * 1999-01-26 2003-11-18 Lsi Logic Corporation Built-in self repair circuitry utilizing permanent record of defects
DE19917336C2 (de) * 1999-04-16 2002-07-11 Infineon Technologies Ag Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins
US6671836B1 (en) * 1999-09-23 2003-12-30 Rambus Inc. Method and apparatus for testing memory
US6574763B1 (en) * 1999-12-28 2003-06-03 International Business Machines Corporation Method and apparatus for semiconductor integrated circuit testing and burn-in
US6779139B2 (en) * 2000-11-06 2004-08-17 Renesas Technology Corp. Circuit for reducing test time and semiconductor memory device including the circuit

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
NARITAKE, I. *
SUGIBAYASHI, T. *
TAKADA, H. (u.a.): A Distributive Serial Multi-Bit Parallel Test Scheme for Large Capacity DRAMs. In: IEICE Trans. Electron., Vol. E77-C,No. 8, August 1994,S.1323ff *

Also Published As

Publication number Publication date
US7159157B2 (en) 2007-01-02
US20030014702A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
DE60005156T2 (de) Verteilte schnittstelle zur parallelen prüfung von mehreren vorrichtungen, wobei nur ein einzelner testkanal benutzt wird
DE3516755C2 (de)
DE69115776T2 (de) Prüfvorrichtung für integrierte schaltungen
DE69634778T2 (de) Vorrichtung zum parallelen prüfen von halbleiterschaltkreisen
DE3111852C2 (de)
DE60100754T2 (de) System und verfahren zum testen von signalverbindungen unter verwendung einer eingebauten selbsttestfunktion
DE3709032C2 (de)
DE2941123C2 (de)
DE3702408C2 (de)
DE10355116B4 (de) Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung
DE19540621A1 (de) Funktionsprüfgerät für integrierte Schaltungen
DE19807237C2 (de) Halbleiterbauelement-Testgerät
DE69836407T2 (de) Anordnung zur Überprüfung der Signalspannungspegelgenauigkeit in einer digitalen Testeinrichtung
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
EP1046921B1 (de) Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
DE10129625A1 (de) Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten
DE10215206A1 (de) Testgerät für Halbleitervorrichtungen und Testverfahren für Halbleitervorrichtungen
DE3916811A1 (de) Integrierte halbleiterschaltung mit einer internen nicht-wiederprogrammierbaren speichereinrichtung
DE19917336C2 (de) Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins
DE3532744A1 (de) Anordnung zum programmieren eines festwertspeichers
DE102004041553B4 (de) Testverfahren zum Bestimmen der Verdrahtung von Schaltungsträgern mit darauf angeordneten Bauelementen
DE102004042072B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung zur Durchführung des Verfahrens
DE10154812B4 (de) Schaltung zum Einstellen einer Signallaufzeit eines Signals auf einer Signalleitung
DE102008011103B4 (de) Vorrichtung und Verfahren zum Testen elektronischer Bauelemente
DE10018356B4 (de) Verfahren zum Identifizieren eines elektronischen Steuergeräts und dafür geeignetes Steuergerät

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee