DE69634778T2

DE69634778T2 - Vorrichtung zum parallelen prüfen von halbleiterschaltkreisen

Info

Publication number: DE69634778T2
Application number: DE69634778T
Authority: DE
Inventors: A. Jeffrey BREHM; M. Patrick SHEPARD
Original assignee: Aehr Test Systems Inc
Current assignee: Aehr Test Systems Inc
Priority date: 1995-03-17
Filing date: 1996-03-08
Publication date: 2006-02-02
Anticipated expiration: 2016-03-09
Also published as: EP0819275A4; KR19980703077A; EP0819275B1; KR100395032B1; JP3881017B2; ATE296463T1; WO1996029649A1; DE69634778D1; US5682472A; JPH11502353A; EP0819275A1; AU5185996A

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung:
Die vorliegende Erfindung betrifft allgemein ein System zum Bewerten integrierter Schaltungen und anderer Halbleitervorrichtungen. Insbesondere betrifft sie Software, die mit Computerhardware gekoppelt ist, welche ein effizientes Testen einer Mehrzahl von Halbleitervorrichtungen gestattet.
2. Beschreibung der herkömmlichen Technik:
Wenn die Herstellung integrierter Schaltungen und anderer Halbleitervorrichtungen, wie etwa von Flash-Speichervorrichtungen, abgeschlossen worden ist, werden die Halbleitevorrichtungen eingebrannt und elektrischen Tests unterzogen, um vor dem Versand an einen Verbraucher fehlerhafte Halbleitervorrichtungen zu identifizieren und zu beseitigen. Der Begriff "Einbrennen" bezieht sich auf den Betrieb einer integrierten Schaltung bei einer vorbestimmten Temperatur oder einem Temperaturprofil, typischerweise bei erhöhter Temperatur in einem Ofen. Bestimmte elektrische Betriebsvorspannpegel und/oder Signale werden den Halbleitervorrichtungen zugeführt, während sie bei der erhöhten Temperatur sind. Die Anwendung der erhöhten Temperatur beschleunigt die Belastung, der die Vorrichtungen während des Einbrennens unterzogen werden, so dass grenzwertige Vorrichtungen, die andernfalls kurz nach dem Betriebseinsatz ausfallen würden, während des Einbrennens ausfallen und vor dem Versand beseitigt werden. Beim elektrischen Test werden der Vorrichtung ein vollständigerer Satz von elektrischen Betriebsvorspannpegeln und Signalen zugeführt, um eine gründliche Bewertung von deren Funktionen vorzusehen.
In Bezug auf den Test von Flash-Speichervorrichtungen gibt es eine Lebensdau erbegrenzung auf die Anzahl von Malen, mit der jede Adresse innerhalb der Vorrichtung programmiert werden kann. Wenn eine Adresse programmiert und dann anschließend gelöscht wird, entspricht das Löschen einer Programmierung, da der Zustand der Adresse verändert wird. Bei dieser gegebenen Einschränkung ist es entscheidend, die Anzahl der Programmierungsoperationen zu notieren, die beim Testen der Vorrichtung verbraucht werden, um bei Verwendung durch den Endverbraucher genügend restliche Programmierungsoperationen zu erlauben. Selbstverständlich ist es erwünscht, die Anzahl der beim Testen verbrauchten Programmierungsoperationen so klein wie möglich zu machen, konsistent mit einem adäquaten Vorrichtungstest.
Um Daten in den Speicher zu schreiben, kann die Schreiboperation mehrere Male an derselben Adresse wiederholt werden. Der Hersteller der Vorrichtung wird eine maximale Anzahl von Malen definieren, mit der die Operation wiederholt werden kann, um die Daten in den Speicher einzuschreiben. Wenn die Anzahl der wiederholten Operationen dieses Maximum erreicht, ohne dass das Einschreiben der Daten während des Tests erfolgreich ist, dann wird die Vorrichtung als fehlerhaft betrachtet.
Aufgrund der physikalischen Geometrie, die der zu testenden Vorrichtung zugeordnet ist, und Prozessvarianten über deren Oberfläche können Adressen, die in einem Bereich der Vorrichtung angeordnet sind, mit nur wenigen Iterationen erfolgreich beschrieben werden, während Adressen in einem anderen Bereich derselben Vorrichtung beträchtlich mehr benötigen können. Es ist daher gewünscht, eine Überprogrammierung jener Vorrichtungen zu vermeiden, die in wenigen Operationen programmiert werden können, und um auch die Gelegenheit der Programmierung der Vorrichtungen sicherzustellen, die eine größere Anzahl von Operationen bis zur maximalen Anzahl benötigen. Um dieses Ziel zu erreichen, muss man die Fähigkeit haben, jede Vorrichtung individuell zu steuern und die Anzahl der Operationen, die an jener bestimmten Vorrichtung wiederholt werden, nachzuverfolgen.
Das typische Flash-Speichertestsystem, wie gegenwärtig praktiziert, ist in 1 gezeigt. Jede Vorrichtung muss mit ihrem eigenen Chipwählstift 1 gekoppelt sein, der vollständig ermöglicht oder verhindert, dass die Vorrichtung 5 irgendeine Operation erkennt, die an ihr ausgeführt wird. Jeder Chipwählstift 1 erlaubt mehrere aufeinander folgende Eingabezyklen in der folgenden Weise. In die Vorrichtung 5 wird ein Befehl eingegeben, der ihr sagt, was zu tun ist. Zum Beispiel können die eingegebenen Daten die Vorrichtung 5 anweisen, zu schreiben, zu verifizieren oder zu lesen. Schließlich folgen die auf die Adresse zu schreibenden Daten dem Befehl.
Die herkömmlichen Systeme unterliegen gewissen Einschränkungen. Weil jede Vorrichtung 5 mit ihrem eigenen Chipwählstift 1 gekoppelt werden muss, erlaubt es die gegenwärtige Praxis nur, dass eine Vorrichtung (DUT) 5 zu einem Zeitpunkt pro Chipwählstift 1 betrieben wird. Da zusätzlich eine Signalleitung für jede Vorrichtung vorhanden ist, muss es so viele Signalleitungen geben, wie es Vorrichtungen gibt.
2 zeigt den typischen Flash-Speicherprogrammierungsalgorithmus, wie er gegenwärtig praktiziert wird. Der Algorithmus beginnt mit Anfangszuständen 10 von n=0 und Zähler 12 (cnt) = 0. Das Programm beginnt mit der Eingabe von Befehlen und dem Schreiben von Daten bei 14 in eine erste Adresse. Dann verifiziert es die Daten bei 16 in der ersten Adresse. Wenn die Vorrichtung 5 die erste Adresse nicht richtig programmiert hat, dann verfehlt die dem Test unterzogene Vorrichtung (DUT) 5 den Test bei 18. Jedes Mal, wenn der Test bei 18 verfehlt wird, prüft der Algorithmus bei 20, um nachzusehen, ob der Zähler 12 die vom Hersteller vorgegebene maximal zulässige Anzahl erreicht hat. Falls nicht, dann wird der Zähler 12 um 1 erhöht, und es wird der nächste Zyklus von Befehl, Schreiben, Verifizieren und Testen, an der ersten Adresse ausgeführt, bis entweder der Zähler 12 die maximal zulässige Zahl erreicht oder die DUT 5 den Test bei 18 besteht. Wenn der Zähler 12 die maximale Anzahl erreicht, dann wird die DUT 5 als fehlerhafte Vorrichtung 5 betrachtet. Wenn jedoch die DUT 5 den Test bei 18 besteht, geht das Programm zur nächsten Adresse und wiederholt den Prozess. Das Programm schreitet fort, bis es die letzte Adresse erreicht.
Ein typisches Beispiel könnte das Testen von vierundsechzig Vorrichtungen 5 sein, die alle parallel durch den Satz von Eingaben betrieben werden, wobei die vom Hersteller vorgegebene maximale Anzahl von Wiederholungen 24 ist. Merke, dass nur eine der vierundsechzig Vorrichtungen 5 zu einer Zeit freigegeben wird. Weil nur eine Vorrichtung 5 zu einem Zeitpunkt freigegeben wird, kann der Testprozess sehr zeitaufwendig und teuer sein. Die gesamte Sequenz müsste für jede Adresse bis zur maximalen Anzahl von Wiederholungen wiederholt werden, die in jeder der vierundsechzig Vorrichtungen 5 erlaubt ist. Somit wären 1600 Wiederholungen erforderlich, um diesen Satz von Vorrichtungen 5 zu testen.
Gegenwärtige Systeme haben typischerweise vierundsechzig Chipwählsignale pro Mustergenerator und zehn Mustergeneratoren. Typischerweise beträgt die maximale Kapazität der gegenwärtigen Systeme sechshundertvierzig Vorrichtungen 5. Gegenwärtig ist es unmöglich, die gesamte Testzeit zu bestimmen, die für diese sechshundertvierzig Vorrichtungen 5 erforderlich ist, weil die Anzahl der Wiederholungen, die zum Programmieren jeder Adresse erforderlich ist, unbekannt ist.
Ein anderer Aspekt herkömmlicher Systeme ist, dass es, damit ein Testsystem genauere Zeitmessungen an einer DUT 5 durchführt, notwendig ist, dass die Verzögerungszeiten zur Übertragung von Signalen zwischen dem Testsystem und der DUT 5, allgemein bekannt als Umlaufzeitverzögerung bzw. Round Trip Delay (RTD), berücksichtigt werden müssen. Die RTD für den Stand der Technik kann einen weiten Bereich für unterschiedliche Vorrichtungen haben. Dieser weite Bereich kann es schwierig machen, Zeitmessungen an den Vorrichtungen vorzunehmen, wie etwa die Laufzeitverzögerung oder die Zugriffszeit. Es ist eine genaue RTD-Zeit erforderlich, um zu wissen, welche Systemverzögerung aus der Zeitmessung heraussubtrahiert werden muss. Es gibt gewöhnlich eine gewisse Kompensation innerhalb der Testhardware für einen gewissen festen Betrag der RTD. Der restliche variable Betrag kann entweder mit programmierbaren Hardwareverzögerungen oder Software gehandhabt werden. Jedoch kalibriert der Stand der Technik nur eine einzige Umlaufverzögerungszeit für eine einzige Vorrichtung 5.
Ein Artikel von C. Buck mit dem Titel "The economic benefits of test during burn- in: real-world experiences", 1987, International Test Conference, 1. - 3. September 1987, Washington, US Seiten 1086 - 1093, XP002070867, offenbart eine Halbleitervorrichtung-Testvorrichtung, wie sie in dem Oberbegriff von Anspruch 1 angegeben ist.
Die EP 0 466 939 A1 offenbart eine integrierte Schaltungs-Testvorrichtung, in der Umlaufverzögerungszeiten für Verbindungen an jedem Stift eines zu testenden einzelnen IC in einem nicht flüchtigen Speicher auf der Anschlussplatine gespeichert werden.
ZUSAMMENFASSUNG DER ERFINDUNG
Die Erfindung gibt eine Halbleitervorrichtungs-Testvorrichtung gemäß Anspruch 1 an. Ausführungen der Erfindung geben ein System zum Testen von Flash-Speichervorrichtungen an, die eine besondere Software aufweisen, die in einem Aufzeichnungssystem enthalten ist. Dieses Aufzeichnungssystem umfasst individuelle Hardwaresysteme, die den Erfolg der Programmierung bezeichnet als der Zustand des Bestanden-Flags, für jede dem Test unterzogene Vorrichtung nachverfolgt. Das Aufzeichnungssystem der bevorzugten Ausführung enthält zwei Sätze von Signalspeichern bzw. Latches, die den Zustand des Bestanden-Flags nachverfolgen. Ein Satz von Latches verfolgt den Zustand des Bestanden-Flags an jeder Datenleitung einer Vorrichtung. Das andere Latch wird getriggert, wenn alle Daten-Bestanden-Flags für eine Adresse einer Vorrichtung als wahr gelesen werden. Das Triggern dieses zweiten Latches zeigt an, dass die Daten erfolgreich in die dem Test unterzogene Vorrichtung programmiert worden sind. Dieses Aufzeichnungssystem bestimmt auf adressweiser Basis, ob die Vorrichtung fehlerhaft ist, und agiert in angemessener Weise unabhängig von allen anderen Vorrichtungen, die parallel gerade getestet werden. Wenn das zweite Latch gesetzt worden ist, was anzeigt, dass eine Adresse korrekt programmiert worden ist, triggert der Algorithmus einen Nichtoperationsbefehl. Dieser Nichtoperationsbefehl stoppt die Programmierung an dieser Adresse an dieser jeweiligen Vorrichtung. Diese Adresse an dieser jeweiligen Vorrichtung besteht den Test und wird keinem wei teren Test mehr unterzogen.
Das verbesserte Software- und Aufzeichnungssystem fungiert in gewünschter Weise in Verbindung mit einem System, das ausgestaltet ist, um das Testen und Einbrennen von Vorrichtungen parallel durchzuführen, wie etwa das MTX Massively Parallel Functional Test System (MTX), hergestellt von Aehr Test Systems. Das MTX kann funktionell große Mengen von Vorrichtungen parallel testen, wobei es jedoch nur einen Mustergenerator zum Testen aller Vorrichtungen benötigt. Das besondere System der zwei Sätze von Latches innerhalb des Aufzeichnungssystems, die von jeder Vorrichtung getriggert werden, erlaubt die mehrfache Verwendung eines Mustergenerators. Das Testsystem liefert ein effizientes und praktisches Verfahren zum Reduzieren der gesamten Testkosten ohne Qualitätseinbußen.
Weil die Eingabesignalleitungen mit zahlreichen DUTs 5 verbunden sind, anstatt mit nur einer, und weil viele Ausgänge der Vorrichtung 5 auch mit demselben Komparator verbunden sind, gibt es keine einzelne RTD, die für eine gegebene Testplatine 47 von 7 genutzt werden kann. Es müssen mehrere RTDs vorliegen, eine für jeden Chipauswahl-1-Zustand. Dieses Problem wird durch die Kompensation des geeigneten Umlaufverzögerungswerts durch den Zeitgenerator 70 für jede Halbleitervorrichtung in jedem Zustand, der durch die Chipauswahl gewählt ist, gelöst.
Die Erfindung ist zum Testen einer Halbleitervorrichtung betreibbar, indem ein Bestanden-Flag mit einem Aufzeichnungssystem gekoppelt wird. Dann werden Befehle und Daten zu einer ersten Adresse der Vorrichtung geschickt, und diese Information wird verifiziert. Wenn die Daten in die erste Adresse nicht erfolgreich geschrieben werden, wird das Senden und Verifizieren der Schreibbefehle und der Daten zu der ersten Adresse wiederholt. Die Anzahl der wiederholten Versuche zum erfolgreichen Programmieren der ersten Adresse wird gezählt. Wenn diese Zählung ein gegebenes Maximum erreicht, dann wird die Halbleitervorrichtung als fehlerhaft verworfen. Wenn die Daten in die erste Adresse erfolgreich geschrieben werden, wird das Bestanden-Flag auf wahr gesetzt. Wenn das Bestan den-Flag auf wahr gesetzt ist, dann wird das Senden von Schreibbefehlen zu der ersten Adresse beendet. Alle vorangehenden Schritte werden für aufeinander folgende Adressen wiederholt, bis die letzte Adresse erreicht ist.
Die Erfindung gibt auch ein System zum Testen von Halbleitervorrichtungen unter Verwendung eines Bestanden-Flag-Signalgenerators an, welcher anzeigt, ob die Halbleitervorrichtung fehlerhaft ist. Ein erster Satz von Latches ist mit dem Bestanden-Flag-Signalgenerator gekoppelt, um einen Zustand eines von dem Bestanden-Flag-Signalgenerator erzeugten Bestanden-Signals für jedes Datenbit der Halbleitervorrichtung nachzuverfolgen. Ein zweites Latch verfolgt einen kollektiven Satz des ersten Satzes von Latches für jede Vorrichtung.
Die Erfindung gibt auch eine Halbleitervorrichtungs-Testvorrichtung an mit einem Mustergenerator zum Erzeugen einer Mehrzahl von Testsignalen für die Halbleitervorrichtungen. Eine Schnittstelle koppelt eine Mehrzahl von Halbleitervorrichtungen parallel mit dem Mustergenerator. Eine Mehrzahl von Testergebnislesern ist mit der Schnittstelle verbunden, so dass einer der Mehrzahl von Testergebnislesern mit jedem der Mehrzahl von Halbleitervorrichtungen gekoppelt werden kann. Der Mustergenerator kompensiert auch geeignete Umlaufverzögerungswerte.
Bei Betrachtung der folgenden detaillierteren Beschreibung und der Zeichnungen sollen dem Fachmann die Vorteile und Merkmale der Erfindung leichter verständlich werden.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist ein typisches herkömmliches Flash-Speichertestsystem.
2 ist ein typischer herkömmlicher Flash-Speicherprogrammieralgorithmus.
3 ist eine Darstellung eines Teils eines Flash-Speichertestsystems ge mäß der vorliegenden Erfindung.
4 ist eine schematische Darstellung eines Flash-Speichertestsystem-Programmieralgorithmus gemäß der vorliegenden Erfindung.
5 ist ein Blockdiagramm und eine schematische Darstellung eines Flash-Speichertestsystems gemäß der vorliegenden Erfindung.
6 stellt ein kleines Netzwerk des Flash-Speichertestsystems in den 3 - 5 dar.
7 stellt ein Blockdiagramm des Testers in 6 dar.
8 stellt ein großes Netzwerk des Flash-Speichertestsystems in den 3 - 5 dar.
9 stellt den Datenfluss in den Flash-Speichertestsystemen der 3 - 8 dar.
10a stellt ein typisches herkömmliches Verteilungsmuster von Signalleitungen dar, die durch das Array von Vorrichtungen in einer Einbrennplatine verlaufen.
10b stellt die bevorzugte Ausführungskonfiguration der Signalleitungen dar, die durch das Array von Vorrichtungen in einer Einbrennplatine verlaufen.
11 stellt den Mustergenerator der bevorzugten Ausführung dar.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Wendet man sich nun der 3 zu, so ist dort ein Teil eines Flash-Speichertestsystems gezeigt, das die Erfindung verkörpert. Anders als das in 1 darge stellte herkömmliche Flash-Speichertestsystem erlaubt die Ausführung, dass einzelne Chipauswahl-1-Signale gleichzeitig eine Mehrzahl von Vorrichtungen 5 freigeben. Es ist nur ein Mustergenerator 45 von 7 erforderlich, um mehrere Vorrichtungen 5 zu testen. Obwohl mehrere Vorrichtungen gleichzeitig freigegeben werden, wirkt die mit dem Mustergenerator 45 kombinierte Software so, als ob sie nur ein Teil testen würde. Diese mehrfache Freigabe von Vorrichtungen 5 reduziert sowohl die Testzeit als auch die Testkosten.
Die bevorzugte Ausführung verwendet Chipauswahl-1-Signale, die bis zu 16 Vorrichtungen 5 gleichzeitig bedienen können. Sie enthält einhundertachtundzwanzig Eingabe-/Ausgabe-(I/O)-Stifte 25, die die Operationen von sechzehn 8 Bits breiten Vorrichtungen 5 zur gleichen Zeit pro Chipauswahl 1 erlaubt. Es gibt zweiunddreissig Chipauswahl-1-Leitungen und einhundertachtundzwanzig I/O-Stifte 25, die bis zu fünfhundertzwölf Vorrichtungen 5 in einem gegebenen Schlitz der bevorzugten Ausführung aufnehmen können. Da die bevorzugte Ausführung dreißig Schlitze enthält, können über 15000 Vorrichtungen 5 gleichzeitig getestet werden, im Gegensatz zu den typischen sechshundertvierzig Vorrichtungen 5 des in den 1 - 2 gezeigten Systems.
Der in 4 gezeigte Flash-Speicherprogrammierungsalgorithmus wird im in 3 gezeigten Flash-Speichertestsystem verwendet. Wie in dem herkömmlichen Algorithmus von 2 erfüllt dieser verbesserte Algorithmus die Standardfunktion, wie etwa das Senden von Befehlen und Daten bei 14, Verifizieren der Daten bei 16 und Zählen der Anzahl von Iterationen bei 12. Jedoch enthält, zusätzlich zu den von den herkömmlichen Algorithmen erfüllten Funktionen dieser verbesserte Algorithmus ein neuartiges Merkmal der Nutzung des Aufzeichnungssystems 30 zur Nachverfolgung der Information der einzelnen Vorrichtungen 5, die parallel gleichzeitig getestet werden.
Der verbesserte Algorithmus läuft wie folgt. Der Adressenzähler 10 und der Schleifenzähler (cnt) 12 werden anfänglich auf null gesetzt. Ein zusätzlicher Anfangszustand wird auf ein Bestanden-Flag 32A gesetzt, das den Bestanden/Fehlerstatus jeder Fehlervorrichtung 5 nachverfolgt. Es wird anfänglich auf falsch gesetzt, unter der Annahme, dass keiner der dem Test unterzogenen Vorrichtungen 5 zu Beginn des Tests bestanden hat. Das Programm gibt zuerst Daten bei 14 in die erste Adresse ein. Diese Adresse wird dann bei 16 verifiziert, um sicherzustellen, dass die Daten erfolgreich programmiert worden sind. Wenn die Daten erfolgreich programmiert worden sind, dann wird der Status des Bestanden-Flags 32 bei 32B auf wahr gesetzt. Sobald das Bestanden-Flag 32 auf wahr gesetzt ist, empfängt die dem wahren Bestanden-Flag 32 zugeordnete DUT 5 keinen Programmierungsbefehl mehr. Diese Teile empfangen einen Nichtoperationsbefehl bei 36, der die Vorrichtung, die nun erfolgreich programmiert worden ist, anweist, nichts zu tun. Diese Aufgabe wird durch die Kopplung des Algorithmus mit einem Aufzeichnungssystem 30 erreicht, der ein individuelles Hardwaresystem für jede DUT 5 ist, d. h. es gibt 780 der Aufzeichnungssysteme 30 in dem System von 3. Für jene Teile, die nicht erfolgreich programmiert worden sind, sind ihre individuellen Bestanden-Flags 32 noch auf falsch gesetzt. Dieser falsche Status des Bestanden-Flags 32 signalisiert dem System, bei 20 zu prüfen, um nachzusehen, ob der Zähler 12 die vom Hersteller vorgegebene maximal zulässige Zahl erreicht hat. Falls nicht, wird der Zähler 12 um eins erhöht. Dann wiederholt das System die Programmierschleife bei 14 und verifiziert bei 16 diese Adresse, bis entweder der Zähler 12 die maximal zulässige Zahl erreicht hat oder die DUT 5 den Test 18 besteht. Der Bestanden/Fehlerstatus jedes Teils wird individuell aufgezeichnet, bis die vom Hersteller gesetzte maximale Schleifenanzahl erreicht worden ist. Wenn der Zähler 12 die maximale Anzahl erreicht, während das Bestanden-Flag 32 noch immer in dem Falsch-Zustand ist, dann wird die DUT 5 als fehlerhafte Vorrichtung 5 betrachtet. Wenn jedoch das Bestanden-Flag 32 einen wahren Zustand anzeigt, dann besteht die DUT 5 den Test 18, und das Programm geht zur nächsten Adresse weiter und wiederholt den Prozess. Das Programm fährt auf diese Weise fort, bis es die letzte Adresse erreicht.
Sobald die maximale Schleifenanzahl in dem Algorithmus für alle Teile einer DUT 5 erreicht worden ist, müssen alle Bestanden-Flags 32 überprüft werden, zur Bestimmung, welche der Vorrichtungen 5 bestanden oder durchgefallen ist. 5 zeigt das Aufzeichungssystem 30, das mit dem Flash-Speicherprogrammieralgorithmus interagiert, der diese Funktion der Überprüfung der Bestanden-Flags 32 durchführt.
Anfänglich, wenn alle Bestanden-Flags 32 falsch sind, durchlaufen die Daten, die bei 14 von 4 in das Teil programmiert werden sollen, durch dieses Aufzeichnungssystem 30 und in das Teil. Dann wird bei 16 die Verifizierungsoperation durchgeführt, und die Vorrichtungsausgaben werden mit diesen Daten verglichen. Die die Daten vergleichenden Signale sind so breit wie die Bit-Breite der getesteten Teile.
Es gibt verschiedene unterschiedliche Konfigurationen von Teilen. Zum Beispiel könnte das Teil 8 Bits breit sein, 16 Bits breit oder 18 Bits breit. Wenn zum Beispiel das Teil 8 Bits breit ist, dann würden alle 8 Bits verifiziert. Wenn irgendeines der 8 Bits nicht zur korrekten Programmierung in der Lage ist, dann wird das Latch 40 von 5, das diesem Teil zugeordnet ist, nicht gesetzt.
Das Latch 40 von 5 ist jeder Vorrichtung 5 zugeordnet, so dass es in der bevorzugten Ausführung sechzehn Latches 40 pro Chipauswahl 1 von 3 gibt, wobei eine für jede der sechzehn Vorrichtungen 5 pro Chipauswahl 1 parallel bearbeitet wird. Das Latch 40 wird nur dann gesetzt, wenn alle Bits in dem Teil bestehen. Zusätzlich hat die bevorzugte Ausführung einen zusätzlichen Satz von Fehlerlatches 41 von 5, die die Bestanden-Flags jedes Datenbits nachverfolgen. In Kombination ermöglichen die zwei Sätze von Latches, das Latch 40 und das Fehlerlatch 41, dass die bevorzugte Ausführung den Test mehrerer Vorrichtungen 5 mit nur einem einzelnen Signalgenerator 45 von 7 durchführt.
Sobald die Programmierung an allen Bits in einer Adresse erfolgreich ist, anstatt die normale Sequenz von Adressen, Daten und Befehlen, die von dem Mustergenerator 45 ausgegeben werden, zu präsentieren, hält ein statisches Register den Nicht-Operations-(No-Op)-36-Befehl von 4. Dieser No-Op-Befehl 36 hält das Signal des Mustergenerators 45 von der Neuprogrammierung einer Adresse ab, die bereits erfolgreich programmiert worden ist.
Der beschriebene Algorithmus und das Hardwaresystem können in Verbindung mit einem System funktionieren, das dazu ausgestaltet ist, das Testen und Einbrennen von Speichervorrichtungen 5 parallel durchzuführen, wie etwa mit dem MTX Massively Parallel Functional Test System (MTX), das von Aehr Test Systems hergestellt wird, wie in 6 gezeigt. Das MTX kann funktionell große Anzahlen von Vorrichtungen 5 parallel testen. Dieses Testsystem bietet ein effizientes und praktisches Verfahren zum Reduzieren der gesamten Testkosten ohne Qualitätseinbuße. Das MTX kann zweihundertsechsundfünfzig Vorrichtungen 5 oder mehr auf jeder Vorrichtungstestplatine 47 von 7 testen.
Jeder Schlitz in dem System kann bis zu einhundertachtundzwanzig Vorrichtungs-I/O-Stifte 25 von 3 parallel testen. Der Systemmustergenerator 45 von 7 und die zeitliche Genauigkeit erlaubt das Herunterladen langer, funktioneller Testmuster, Datenrückhaltungs- und -wiederauffrischungstests von einem herkömmlichen automatischen Speichertestgerät (ATE) in die MTX-massivparallele Umgebung.
Die Vorrichtungstestplatine 47 kann eine nachprogrammierbare Bestanden/Durchgefallen-Logik in dem Mustergenerator nutzen, der unterschiedliche Konfigurationen von Vorrichtungen aufnimmt, ohne physikalische Änderungen vornehmen zu müssen. Alternativ kann auch eine nicht-nachprogrammierbare Bestanden/Durchgefallen-Logik angewendet werden, als Option zur Kostenreduktion.
Als ein Einbrennsystem kombiniert das MTX parallele, funktionale Testmöglichkeiten mit traditionellen Einbrennmöglichkeiten. Die Umweltkammer kann einen Arbeitstesttemperaturbereich von -55°C bis +250°C aufweisen, wobei jedoch der bevorzugte Testtemperaturbereich zwischen -55°C bis +150°C liegt. Weil es ein System zum Testen während des Einbrennens ist, erfasst das MTX einen breiteren Bereich von Fehlern als das Standardverfahren von separatem Testen und Einbrennen. Das Testen erlaubt das absolute Erfassen und Identifizieren von Einbrenn-Abweichungen und erholungsfähigen Fehlern, während es die Einbrenndauer optimiert. Das Testen erlaubt auch den Ausschluss fehlerhafter Teile vor weiterem Einbrennen oder Tests.
Das System verwendet Standard-Ethernet mit dem TCP/IP-Netzwerkprotokoll. Dies bietet eine flexible Netzwerkstruktur. Wie in 8 gezeigt, kann der Verwender das Netzwerk für ein einziges System leicht konfigurieren, oder auch ein großes, kompliziertes Netzwerk mit vielen Testern 51, Austest-Stationen 52, Ladern und Entladern 50, Anwenderstationen 55 und einem Netzwerk-Server 49.
In Bezug auf 9 ist der Netzwerk-Server 49 ein auf UNIX laufender 486er (oder höherer) PC. Einige größere Netzwerke mögen eine Workstation benötigen. Der Server 49 läuft auf einer Industrienorm-Datenbankmaschine 57, die die Master-Programm-Bibliothek und die Testdaten-Bibliothek enthält. Wenn ein Lauf gestartet wird, speichert der Server 49 Kopien aller erforderlichen Testpläne auf der lokalen Controller-Festplatte. Der Lauf kann dann abgeschlossen werden, auch wenn das Netzwerk ausfällt. Der Tester 51 speichert alle Testergebnisse auf der lokalen Controller-Festplatte, bis er die Daten auf dem Server 49 zurückübertragen kann. Alle Berichte werden von der Datenbankmaschine 57 erzeugt und können an dem Server 49 oder dem MTX-Tester 51 ausgewertet oder ausgedruckt werden.
Im Falle eines Stromausfalls versorgt eine Reservestromversorgung den lokalen Controller. Der Tester 51 schaltet sofort ab, wobei aber der lokale Controller Zeit hat, um eine gesteuerte Abschaltsequenz auszuführen, so dass er keine Daten verliert oder beschädigt. Wenn die Stromversorgung wiederhergestellt ist, kann der Anwender den Lauf vom Beginn des letzten abgeschlossenen Testschritts an manuell fortsetzen.
In dem System sind extensive Programm-Austest-Fähigkeiten enthalten. Der Anwender kann irgendeinen Schritt irgendeines Testprogramms auswählen und irgendeine Testbedingung modifizieren und das modifizierte Programm sofort ausführen. Der Anwender kann dem Mustergenerator 45 eine fortlaufende Schleife befehlen und einen Geltungsbereich-Synchronpunkt (Scope-Sync-Point) setzen, um im Detail die Signale in der Mitte eines Musters zu prüfen.
Die Bedienerschnittstelle besteht aus einer Grafikanzeige, einem Trackball oder einer Maus und einer Tastatur. Die Bedieneranzeige kann in unterschiedlichen Sprachen sein. Alle normalen Produktionsaktivitäten, wie etwa das Laden und Entladen von Posten, können ohne die Verwendung der Tastatur ausgeführt werden. Es kann ein optionaler Drucker hinzugefügt sein, um das Ausdrucken von Berichten zu erleichtern.
Der MTX-Tester 51 führt alle Testfunktionen aus. Der Tester 51 enthält eine Bedienerschnittstelle, die zur Betriebssteuerung des Testers 51 verwendet wird, wie etwa das Laden von Posten, das Entladen von Posten, das Anfordern von Berichten oder die Anzeige des Status. Der Tester 51 enthält die gesamte Testelektronik, wie etwa Mustergeneratoren 45 von 7, Stromversorgungen, Treiber und Empfänger.
Es gibt drei unterschiedliche Umweltkammern, die dem MTX zur Verfügung stehen: Nur Heiß, Heiß/Kalt bis -20°C und Heiß/Kalt bis -55°C.
Die Nur-Heiß-Kammer hat einen Temperaturbereich von angenähert +45°C bis +150°C. Diese Kammer ist nicht abgedichtet. Die Kammer saugt kalte Luft aus dem Raum nach Bedarf und entlüftet heiße Luft nach Bedarf. Sie kann entweder heiße Luft in den Raum oder in eine Abluftleitung entlüften. Die Nur-Heiß-Kammer kann bis zu dreißig Testschlitze in der Kammer für eine nominelle Systemkapazität von 7680 Vorrichtungen 5 aufnehmen.
Die Heiß/Kalt-Kammer ist abgedichtet. Eine Nicht-CFC-Kühleinheit sorgt für eine Kühlung unterhalb +45°C. Die Heiß/Kalt-Kammer kann bis zu sechzehn Testschlitze in der Kammer für eine nominale Testkapazität von 4096 Vorrichtungen 5 aufnehmen. Das Heiß/Kalt bis zu -55°C ist eine Option, die eine andere mechanische Stufe der Nicht-CFC-Kühlung der obigen Heiß/Kalt-Kammer hinzufügt.
Zusätzlich zu den unterschiedlichen Umweltkammern kann das MTX mehrere Testzonen vorsehen. Eine schematische Darstellung einer Testzone ist in 7 gezeigt. Systeme werden gewöhnlich mit zwei Zonen konfiguriert (15 Schlitze pro Zone in einer Nur-Heiß-Kammer, oder acht Schlitze pro Zone in einer Heiß/Kalt-Kammer).
Während die in den 1 - 2 gezeigten Systeme typischerweise einen Mustergenerator 45 für jeden Schlitze aufweisen, hat das MTX einen Mustergenerator 45 für jede Zone, wobei jede Zone mehrere Schlitze enthält. Dieses System reduziert die Anzahl der erforderlichen Mustergeneratoren 45, um hierdurch die Testkosten zu senken. Wie in 7 gezeigt, hat jeder Schlitz in einer Zone eine Schlitzschnittstelle 59 und kann eine optionale Fehleranalyse 61 enthalten. Der Mustergenerator 45 ist algorithmisch und in der Lage, N, N^3/2- und N²-Muster zu erzeugen. Wie in 11 gezeigt, enthält der Mustergenerator 45 einen Mikrosequenzer 76, einen Taktgenerator 70, einen Adressgenerator 72, einen Datengenerator 74 und einen Chipwählgenerator 78. Er enthält auch einen Musterformatierer 80 und Zustandslatches 82. Der Musterformatierer 80 verteilt die Datengeneratorausgaben über I/O-Leitungen und erlaubt das Multiplexen von Adressen auf Datenleitungen. Diese Zustandslatches 82 resynchronisieren die Adressdaten und Chipwählausgaben zu dem Mastertakt (T0). Der Mustergenerator kann sämtliche Industrienorm-Testmuster erzeugen.
Der Mikrosequenzer 76 steuert sämtliche Funktionen des Mustergenerators 45. Er enthält die gesamte Steuerlogik, wie Schleifen, Verzweigungen und Unterroutine-Logik und den Auffrisch-Timer. Der Mikrosequenzer 76 enthält auch Vorrichtungen zum Erzeugen eines Geltungsbereich-Synchronpulses (Scope-Sync-Pulses).
Das MTX verwendet auch einen Taktgenerator 70, der mehrere Taktsätze aufweist, was die Auswahl unterschiedlicher Taktsätze für jeden Musterzustand erleichtert. Jeder Taktsatz enthält eine Zykluszeit für diesen Satz plus Anstiegs- und Abfallflanken-Orte für jeden der Taktkanäle. Das System erlaubt bis zu vier Flanken pro Taktphase, wennimmer diese geeignet sind.
Der Adressgenerator 72 des MTX erzeugt sechzehn Bits logischer X-Adressen, sechzehn Bits logischer Y-Adressen und sechzehn Bits von Auffrisch-Adressen. Die Anwender können die am häufigsten verwendeten Adressmuster aus einem Menü auswählen; jedoch gibt es für spezielle Musteranforderungen einen optionalen Musterassembler, so dass man seine eigenen gesonderten Muster schreiben kann.
Der optionale Adressverwürfler erlaubt, dass der Anwender den Plan logischer Speicherorte auf physikalische Speicherorte an der DUT verändert.
Zusätzlich bietet der Adressverwürfler 32 K × 16 Vektorspeicher hinter sowohl X als auch Y. Die Inhalte der Vektorspeicher werden sequentiell adressiert und werden durch den Mikrosequenzer 76 gesteuert.
Das MTX verwendet einen Datengenerator 74, der algorithmisch achtzehn Bits besonderer logischer Daten erzeugt. Zusätzlich gibt es einen Paritätsgenerator, der dazu verwendet werden kann, Daten auf der Basis logischer X- und Y-Adressen zu erzeugen. Alle gemeinsamen Datenmuster können aus einem Menü ausgewählt werden. Wenn spezielle Muster gewünscht sind, kann der Musterassembler dazu benutzt werden, besondere Datenmuster zu erzeugen.
Der Datengenerator 74 hat einen sehr leistungsfähigen topologischen Datenverwürfler, um logische Daten in physikalische Daten umzuwandeln. Er sieht auch einen Vektorspeicher vor. Die Inhalte des Vektorspeichers werden sequentiell adressiert und werden durch den Mikrosequenzer gesteuert.
Der Mustergenerator 45 erzeugt zweiunddreißig Chipwählsignale. Der Mikrosequenzer 76 steuert die Erzeugung der Chipauswahl. Für einen normalen Test ermöglicht der Mikrosequenzer ein unterschiedliches Chipauswahl-1-Signal zur Auswahl einer Gruppe von Teilen auf der Vorrichtungstestplatine 47 von 7. Wenn die Teile nicht getestet belastet werden, sind alle zweiunddreißig Chipwählsignale aktiv.
Die Testschlitzschnittstelle 59 von 7 enthält DUT-5-Stromversorgungen, Signaltreiber, Datenausgabekomparatoren und Bestanden/Durchgefallen-Logik. Jeder Schlitz hat seine eigenen besonderen unabhängigen Stromversorgungen für die DUT 5. Alle Stromversorgungen haben eine programmierbare Stromgrenze und einen Über/Unterspannungsschutz. Wenn die Spannung oder der Strom irgendeine dieser Grenzen überschreitet, wird nur derjenige Schlitz abgeschaltet, der die Grenze überschreitet. Der Tester 51 zeichnet etwaige Fehler auf. Die tatsächliche Ausgabespannung und der tatsächliche Ausgabestrom für alle Versorgungen werden von jedem Schlitz zurückgelesen und an den Controller des Testers 51 berichtet.
Jeder Testschlitz hat insgesamt einhundertachtundzwanzig I/O-Treiberkanäle 25 von 3 und zweiunddreißig Chipauswahlen 1 von 1. Zusätzlich gibt es zwei Kopien der sechzehn physikalischen X-Bits, zwei Kopien der physikalischen Y-Bits und vier Kopien der acht Anwendertakte. Diese mehreren Kopien dienen zur Verwendung an separaten Abschnitten der Vorrichtungstestplatine 47 von 7. Dies erlaubt eine Lastreduktion an jedem Treiber. Diese Reduktion bietet eine maximale Signalqualität. Alle Eingangssignale können an der Treiberplatine 47 von 7 überwacht werden, um sicherzustellen, dass die Treiber arbeiten und dass ein eingesetztes Teil kein Signal kurzschließt. Die Treiberplatine 47 sammelt die Daten und die Takte von dem Mustergenerator 45 und liefert die Signale zu den DUTs. Alle der einhundertachtundzwanzig Daten-I/O-Kanäle 25 von 3 haben einen Treiber und einen Zweipegelkomparator. Die physikalischen Datensignale werden dupliziert, in Abhängigkeit von der Geometrie des zu testenden Teils, um dieses Einhundertachtundzwanzig-Kanal-Feld zu füllen: wenn das Teil x1 ist, werden die Daten einhundertachtundzwanzig Mal wiederholt; wenn das Teil x4 ist, werden die Daten zweiunddreißig Mal wiederholt; wenn das Teil x8 ist, werden die Daten sechzehn Mal wiederholt; wenn das Teil x9 ist, werden die Daten vierzehn Mal wiederholt; wenn das Teil x16 ist, werden die Daten achtmal wiederholt; wenn das Teil x18 ist, werden die Daten siebenmal wiederholt. Es gibt drei Sätze programmierbarer hoher und tiefer Pegel für die Treiber. Ein Satz von Pegeln wird für die Adresstreiber verwendet, ein Satz wird für die Datentreiber verwendet und der letzte Satz wird für die Takt- und Chipwähltreiber verwendet.
Jeder der einhundertachtundzwanzig Daten-I/O-Kanäle 25 von 3 hat einen Zweipegelkomparator. Es gibt einen Satz programmierbarer hoher und tiefer Pegel für alle Komparatoren. Es gibt einen Fehlerlatch 40 von 5 für jeden der einhundertachtundzwanzig Komparatoren. Obwohl typischerweise mehrere Vorrichtungen 5 mit jedem I/O-Kanal 25 von 3 verbunden sind, geben die Chipwähl-1-Signale nur eine Vorrichtung 5 zu einer Zeit pro I/O-Kanal 25 frei.
Jede Testschlitzschnittstelle 59 von 7 hat ihre eigene Bestanden/Durchgefallen-Logik. Wenn jeder Chipauswahl-1-Zustand von 3 abgeschlossen ist, werden die Inhalte der Fehlerlatches 40 von 5 gespeichert und mit vorherigen Ergebnissen für diesen Chipwähl-1-Zustand summiert. Im Ergebnis erlauben, am Ende eines Testschritts, die akkumulierten Bestanden/Durchgefallen-Ergebnisse für alle einhundertachtundzwanzig I/O-Kanäle 25 von 3 für bis zu zweiunddreißig Chipwähl-1-Zustände in jedem Testschlitz, das parallele Testen sehr großer Teilezahlen. Der Tester 51 von 6 verwendet Software zum Indizieren von Teilen auf der Vorrichtungstestplatine 47 von 7 in Abhängigkeit von dem Plan des I/O-Kanals 25 von 3 und des Chipwähl-1-Zustands auf eine gegebene Sockelposition.
Zusätzlich zu der Standard-Bestanden/Durchgefallen-Logik hat das MTX die Fähigkeit, eine extensive Fehleranalyse 61 von 7 durchzuführen. Eine zusätzliche Schaltung für jeden Schlitz bietet diese Fähigkeit. Die Option der Fehleranalyse 61 kann dazu genutzt werden, zwei Typen von Fehlerdaten zu erfassen: Fehlerzähler 12 von 4 und Fehlersignaturen.
Für jeden I/O-Kanal 25 von 3 gibt es einen Zweiunddreißig-Bit-Zähler. Jedes Mal, wenn es einen Fehler auf einem bestimmten Kanal gibt, wird der Zähler 12 inkrementiert. Die gesamte Fehlerzahl für jeden Kanal wird gemeldet.
Die gleiche Schaltung erfasst Fehlersignaturen für jeden Chipwählzustand. Eine Fehlersignatur besteht aus der fehlerhaften Adresse und allen fehlerhaften Datenzuständen. Die fehlerhafte Adresse kann entweder eine logische oder physikalische Adresse sein. Der fehlerhafte Datenzustand kann entweder ein logischer oder ein physikalischer Datenzustand sein.
Die Vorrichtungstestplatine 47 von 7 enthält die zu testenden Vorrichtungen 5. Die Vorrichtungstestplatine 47 hat ein Feld oder Array von Hochtemperatursockeln und Anschlüsse für Signalübertragungsleitungen. Die Vorrichtungen 5 werden in die Vorrichtungstestplatine 47 geladen, die dann wiederum in die Umweltkammer gesetzt wird.
Geeignete Anschlüsse liefern die bestmöglichen Wellenverläufe zu den zu testenden Vorrichtungen 5. Die Anschlusswerte sind für jeden Typ der Vorrichtungstestplatine 47 besonders und sind stark von den Eigenschaften der zu testenden Vorrichtung 5 abhängig. Um korrekte Anschlüsse zu bestimmen, muss die Vorrichtungstestplatine 47 mit den echten Vorrichtungen 5 bestückt werden, für die sie konstruiert ist.
Wenn ein Testsystem ein Eingangssignal zu einer DUT 5 erzeugt, entsteht dieses Signal in dem Tester 51, und dann muss es durch den Stifttreiber und dann durch eine gewisse Sorte von Verbindungsschaltung (einschließlich einem Testsockel oder einem Handspanner) übertragen werden, bevor es an dem DUT-5-Eingangsstift ankommt. Dieser Prozess beinhaltet eine gewisse Verzögerungszeit (Ti), die von der Halterung abhängig ist und die von Halterung zu Halterung variiert.
Ähnlich, wenn das Testsystem ein Ausgangssignal von der DUT 5 testet, muss das Signal von dem DUT-5-Ausgangsstift durch eine gewisse Verbindungsschaltung durch den Stiftaufnehmer und weiter in die Elektronik übertragen werden, wo der tatsächliche Test durchgeführt wird. Auch dies beinhaltet eine gewisse Zeitverzögerung (To), die von der Halterung abhängig ist und von Halterung zu Halterung variiert. Sie kann auch zu Ti unterschiedlich sein, wegen Unterschieden in den elektronischen Testwegverzögerungen.
Um mit einem Testsystem genauere Zeitmessungen an einer DUT 5 durchzuführen, ist es notwendig, dass die Verzögerungszeit zur Signalübertragung zwischen dem Testsystem und der DUT 5, allgemein bekannt als Umlaufverzögerung (RTD), berücksichtigt werden muss. Die RTD beim Stand der Technik kann ein für die unterschiedlichen Vorrichtungen weiter Bereich sein. Dieser weite Bereich kann es schwierig machen, Zeitmessungen an den Vorrichtungen vorzunehmen, wie etwa die Laufzeitverzögerung oder die Zugriffszeit. Eine akkurate RTD-Zeit ist erforderlich, um zu erkennen, wieviel Systemverzögerung von der Zeitmessung subtrahiert werden muss. Es gibt gewöhnlich eine Kompensation innerhalb der Testhardware für einen bestimmten festen Betrag der RTD. Der verbleibende variable Betrag kann entweder mit programmierbaren Hardwareverzögerungen oder Software gehandhabt werden. Auf diese Weise kann der Tester 51 von 6 eine akkurate Zeitmessung an der DUT 5 durchführen. Jedoch kalibriert der Stand der Technik nur eine einzige Umlaufverzögerungszeit für eine einzige Vorrichtung 5.
Jedoch ist im Falle des MTX das Problem komplizierter. Weil die Eingangssignalleitungen mit zahlreichen DUTs 5, anstatt nur einer, verbunden sind, und auch weil viele Ausgänge der Vorrichtung 5 mit dem gleichen Komparator verbunden sind, ist keine einzelne RTD vorhanden, die für eine gegebene Testplatine 47 von 7 verwendet werden kann. Es muss mehrere RTDs geben, eine für jeden Chipwähl-1-Zustand.
Wenn eine MTX-Testplatine 47 konstruiert und dann zuerst hergestellt wird, ist sie gekennzeichnet zur Bestimmung des geeigneten RTD-Werts für jeden Chipwähl-1-Zustand. Dieser Wertesatz ist in der Datenbank gespeichert und dieser bestimmten Konstruktion der Testplatine 47 zugeordnet. Wenn die Konstruktion der Testplatine 47 in dem MTX-System verwendet wird, werden die geeigneten Chipwähl-1-RTD-Werte aus der Datenbank ausgelesen und in einem Speicher gespeichert, auf den mit einer Mustergeschwindigkeit zugegriffen wird und mit einem Satz hochpräziser programmierbarer Verzögerungsleitungen verwendet wird, um den geeigneten RTD-Wert für einen gegebenen Chipwähl-1-Zustand aufzurufen. Zusätzlich zu den Chipwähl-1-Signalen, welche die Gruppe der Vorrichtungen 5 auswählt, wird das Chipwählsignal auch für die Auswahl verwendet, welche der Umlaufzeitverzögerungen anzuwenden ist, wenn jene Vorrichtungen 5 getestet werden. Der Taktgenerator 70 kompensiert dann die geeignete Umlaufzeitverzögerung für jede Halbleitervorrichtung in jedem von der Chipauswahl gewählten Zustand. Da die Information in dem Hardwarespeicher gespeichert ist, ist es nicht erforderlich, auf das Herunterladen einer neuen Software oder eine Berechnung zu warten. Auf diese Weise kann das MTX immer für die maximale gesamte Zeitgenauigkeit sorgen, obwohl sich die effektiven Halterungsverzögerungen während des gesamten Testverlaufs verändern.
Wendet man sich nun 10a zu, so hat die Einbrennplatine 47 mehrere Vorrichtungen 5, die in einem Array mit mehreren Datenleitungen, Taktleitungen und Chipwählsignalen angeordnet sind. Eine Einbrennplatinenkonstruktion, die mit der vorliegenden Erfindung kompatibel ist, wird in dem US-Patent US 5429510 , eingereicht am 1. Dezember 1993, angegeben. Ein Beispiel könnte ein 16×16 Array von Vorrichtungen 5 mit sechzehn Adressleitungen, zweiunddreißig Datenleitungen, acht Taktleitungen und zweiunddreißig Chipwählleitungen sein, die in die Platine 47 gehen. Diese Signalleitungen müssen um die Einbrennplatine 47 an jeder Vorrichtung 5 herum verteilt sein. Ein typisches Verteilungsmuster ist in 10a gezeigt. Ein sehr komplizierter Verlauf der Signale kann erforderlich sein, um jede Vorrichtung 5 zu erreichen. Die bevorzugte Ausführung, wie in 10b gezeigt, hat die Platine in Abschnitte unterteilt, wo jeder Abschnitt einen doppelten Satz von Signalen hat. Zum Beispiel könnte die Platine 47 in der bevorzugten Ausführung in vier Abschnitte 65 aufgeteilt sein. Wenn er mit dem vorherigen Beispiel arbeitet, hat jeder Quadrant 65 sechzehn Adressleitungen, zweiunddreißig Datenleitungen, acht Taktleitungen und acht Chipwählleitungen. Jeder Abschnitt 65 hat die gleiche Anzahl ihrer jeweiligen Leitungen, wobei die Gesamtzahl der Chipwählleitungen von allen Abschnitten gleich zweiunddreißig ist. Die Signalleitungen können nun geradlinig quer über die Platine 47 verlaufen, anstatt durch komplexe Konfigurationen laufen zu müssen. Der Vorteil dieser Konfiguration ist, dass die Lauflänge um angenähert ¾ reduziert wird, um hierdurch die RTD der Vorrichtungen 5 zu reduzieren, und die Last wird um ¾ reduziert, was die Signalqualität erheblich verbessert.
Jede Vorrichtungstestplatine 47 wird durch eine besondere siebenstellige serielle Zahl identifiziert. Jede Stelle wird, mittels Widerständen auf der Vorrichtungstestplatine 47 passiv codiert. Hochtemperatur-680-Stift-Kartenrandverbinder bilden den Verbindungsmechanismus zwischen der Vorrichtungstestplatine 47 und dem System.
Das MTX ist mit extensiven Selbsttest- und Diagnosefähigkeiten ausgestattet. Jede Platine 47 in dem System führt beim Hochfahren an sich selbst einen Zuverlässigkeitstest durch. Dieser Zuverlässigkeitstest ist ausgestaltet, um eine schnelle Verifizierung der Grundfunktionen vorzusehen. Zusätzlich kann der Verwender extensivere Diagnosen durchführen. Die Diagnosen dienen dazu, einen Fehler an einer austauschbaren Unterbaugruppe zu isolieren, wennimmer möglich. Das System benötigt angenähert keine manuelle Kalibrierung.
Eine optionale Ausstattung enthält eine Anwenderstation 55, die ein mit dem MTX-Netzwerk verbundener entfernter PC ist. Die Anwenderstation 55 kann zur Off-Line-Programmentwicklung, zur Produktionssteuerung (Posten-Definition, Statusabfrage etc.) und Netzwerkverwaltung genutzt werden.
Ein anderes Beispiel der optionalen Ausstattung ist eine Umgebungsteststation oder Austest-Station 52. Die Austest-Station 52 ist ein vereinfachter Tester 51. Sie enthält Testelektronik für einen Schlitz, jedoch keine Umweltkammer, so dass volle elektrische Tests in einer Umgebungsumwelt durchgeführt werden können. Sie bietet auch einen leichten Verwenderzugriff zu der Vorrichtungstestplatine 47 und der Testelektronik. Diese Station kann dazu benutzt werden, die Funktionalität neuer Testprogramme, Signale und Muster abzuprüfen, und Spannungen zu verifizieren. Die Station kann auch dazu benutzt werden, Testelektronik oder Vorrichtungstestplatinen 47 zu reparieren und geladene Vorrichtungstestplatinen 47 vorzuprüfen (pre screen), bevor sie in einen Tester 51 eingesetzt werden. Dies hilft bei der Identifizierung, Fixierung oder Maskierung von Vorrichtungen 5, die einen schlechten Kontakt herstellen und schlechte Sockelpositionen haben, oder die von vornherein fehlerhaft sind.
Eine weitere Option ist die Anwendung der MTX-Konstruktion zur Verschaltung mit einem intelligenten automatischen Lader/Sortierersystem. Wenn das intelligente Lader/Sortierersystem an dem Netzwerk angebracht wird, kann der Server 49 eine eindeutige vordefinierte Lademaske für den Lader jeder Vorrichtungstestplatine 47 bereitstellen, um schlechte Sockelpositionen anzuzeigen, die nicht ge laden werden sollten. Nachdem die Teile getestet worden sind, kann der Server 49 einem intelligenten Entlader einen gesonderten Sortierplan zuführen.
Dem Fachmann sollte ersichtlich werden, dass an Form und Details der beschriebenen Ausführungen verschiedene Änderungen vorgenommen werden können.

Claims

Halbleitervorrichtungs-Testapparat, der zum parallelen Testen einer Mehrzahl von Halbleitervorrichtungen eingerichtet ist, wobei die Vorrichtung umfasst: einen Mustergenerator (45), der eingerichtet ist, um eine Mehrzahl von Testsignalen für die Halbleitervorrichtungen (5) zu erzeugen; eine Schnittstelle (59), die eingerichtet ist, um eine Mehrzahl von Halbleitervorrichtungen (5) parallel mit dem Mustergenerator (45) zu koppeln; und eine Mehrzahl von Testergebnislesern, die mit der Schnittstelle derart verbunden sind, dass mit jeder der Mehrzahl von Halbleitervorrichtungen (5) einer der Mehrzahl von Testergebnislesern gekoppelt werden kann; dadurch gekennzeichnet, dass der Mustergenerator (45) eingerichtet ist, um geeignete Umlaufverzögerungswerte für unterschiedliche Gruppen der Halbleitervorrichtungen variabel zu kompensieren, und dass der Halbleitervorrichtungs-Testapparat ferner umfasst: einen Bestanden-Flag-Signalgenerator, der anzeigt, ob die Halbleitervorrichtung (5) fehlerhaft ist; einen ersten Satz von Latches (41), der mit dem Bestanden-Flag-Signalgenerator gekoppelt ist, um einen Zustand eines Bestanden-Flag-Signals nachzuverfolgen, das von dem Bestanden-Flag-Signalgenerator erzeugt wird, für jedes Datenbit der Halbleitervorrichtung; und ein zweites Latch (40) zum Nachverfolgen eines kollektiven Satzes des ersten Satzes von Latches für jede Vorrichtung.
Halbleitervorrichtungs-Testapparat nach Anspruch 1, worin der Zustand des Bestanden-Flag-Signals entweder wahr oder falsch ist.
Halbleitervorrichtungs-Testapparat nach Anspruch 1, worin der Bestanden-Flag-Signalgenerator mit einem Speicherprogrammieralgorithmus gekoppelt ist, um parallele Tests der Vorrichtungen durchzuführen.
Halbleitervorrichtungs-Testapparat nach Anspruch 3, der ferner Mittel zur Durchführung der folgenden Schritte des Algorithmus aufweist: Senden (14) von Befehlen und Daten zu einer ersten Adresse; Verifizieren (16) der Daten an der ersten Adresse; wenn die Daten auf die erste Adresse nicht erfolgreich programmiert wurden, Wiederholen der Schritte des Sendens (14) und des Verifizierens (16) der Befehle und Daten auf die erste Adresse; Zählen der Anzahl wiederholter Versuche, die erste Adresse erfolgreich zu programmieren; wenn die Zahl der wiederholten Versuche ein gegebenes Maximum erreicht, dann Verwerfen der Halbleitervorrichtung als fehlerhaft; wenn die Daten auf die erste Adresse erfolgreich programmiert werden, Setzen des Bestanden-Flag-Signals auf wahr; wenn das Bestanden-Flag-Signal auf wahr gesetzt ist (32B), Beenden des Sendens von Schreibbefehlen zu der ersten Adresse; und Wiederholen aller vorangehenden Schritte für nachfolgende Adressen, bis eine letzte Adresse erreicht ist.
Halbleitervorrichtungs-Testapparat nach Anspruch 4, der ferner Mittel zur Durchführung der folgenden zusätzlichen Schritte des Algorithmus aufweist: Setzen eines Schleifenzählers auf 0; Setzen von n auf 0; Setzen einer Adresse auf n; Setzen eines Bestanden-Flag-Signals auf falsch; Senden von Befehlen zur Adresse =n; Senden von Daten zur Adresse =n; Verifizieren der Daten an der Adresse =n; wenn Adresse =n nicht erfolgreich programmiert worden ist, dann Prüfen, um nachzusehen, ob der Schleifenzähler die maximale Zahl ereicht hat; wenn der Schleifenzähler kleiner als die maximal zulässige Zahl ist, dann Addieren von eins zu dem Schleifenzähler; dann Nachsenden des Befehls und der Daten zu der Adresse =n und Wiederholen des Schritts der Verifizierung der Daten; wenn der Schleifenzähler das Maximum erreicht hat, dann Prüfen, um einen Zustand des Bestanden-Flag-Signals nachzusehen, worin das Bestanden-Flag-Signal mit einem Aufzeichnungssystem gekoppelt ist; wenn das Bestanden-Flag-Signal noch immer auf falsch gesetzt ist, dann Verwerfen der Halbleitervorrichtung als fehlerhaft; wenn Adresse =n erfolgreich programmiert worden ist, dann Setzen des Bestanden-Flag-Signals auf wahr; wenn das Bestanden-Flag-Signal auf wahr gesetzt ist, dann Beenden des Sendens von Schreibbefehlen durch Senden von Nicht-Operationsbefehlen zu der ersten Adresse und Addieren von 1 zu n; und Wiederholen der vorangehenden Schritte, beginnend mit dem Senden von Befehlen zur Adresse =n.
Halbleitervorrichtungs-Testapparat nach Anspruch 3, worin der Testapparat eine Vorrichtungstestplatine (47) enthält, die mit dem Mustergenerator (45) verbunden ist, um das Testen der Halbleitervorrichtungen (5) zu erleichtern.
Halbleitervorrichtungs-Testapparat nach Anspruch 6, worin der Mustergenerator Information erzeugt, die in eine Mehrzahl von Vorrichtungen (5) einzugeben ist.
Halbleitervorrichtungs-Testapparat nach Anspruch 6, worin der Testapparat eine umprogrammierbare Bestanden/Durchgefallen-Logik zur Aufnah me unterschiedlicher Konfigurationen von Vorrichtungen nutzt.
Halbleitervorrichtungs-Testapparat nach Anspruch 6, worin die Vorrichtungstestplatine (47) in eine Mehrzahl von Abschnitten unterteilt ist, wobei jeder Abschnitt seinen eigenen Satz von Signalen hat.
Halbleitervorrichtungs-Testapparat nach Anspruch 1, worin die Schnittstelle zum Koppeln ein Chipwähler ist, der eine Mehrzahl von Halbleitervorrichtungen gleichzeitig freigibt.
Halbleitervorrichtungs-Testapparat nach Anspruch 1, worin der Mustergenerator (45) einen Taktgenerator (70) mit einer Mehrzahl von Taktsätzen enthält.
Halbleitervorrichtungs-Testapparat nach Anspruch 11, worin der Taktgenerator (70) einen geeigneten Umlaufverzögerungswert kompensiert.
Halbleitervorrichtungs-Testapparat nach Anspruch 12, worin der Taktgenerator (70) einen verwendeten Umlaufverzögerungswert für jede Halbleitervorrichtung in jedem von dem Chipwähler gewählten Zustand kompensiert.
Halbleitervorrichtungs-Testapparat nach Anspruch 1, worin der Mustergenerator (45) ferner umfasst: einen Mikrosequenzer (76) zum Steuern der Mustergeneratorfunktionen; einen Adressgenerator (72) zum Wählen oder Erzeugen von Adressmustern; und einen Datengenerator (74) zum Wählen oder Erzeugen besonderer Datenmuster.
Halbleitervorrichtungs-Testapparat nach Anspruch 1, worin der Testapparat ferner eine Treiberplatine aufweist, zum Sammeln von Information von dem Mustergenerator (45) und zum Liefern von Signalen zu den Vorrich tungen (5).
Halbleitervorrichtungs-Testapparat nach Anspruch 1, der ferner eine nicht abgedichtete heiße Kammer mit einem Temperaturbereich von +45°C bis +250°C aufweist.
Halbleitervorrichtungs-Testapparat nach Anspruch 16, worin die heiße Kammer nach Bedarf kalte Luft ansaugt und nach Bedarf Luft erhitzt.
Halbleitervorrichtungs-Testapparat nach Anspruch 1, worin der Testapparat eine abgedichtete heiße/kalte Kammer mit einem niedrigen Temperaturbereich mit einer Obergrenze von +45°C aufweist.
Halbleitervorrichtungs-Testapparat nach Anspruch 7, worin der Testapparat eine Umgebungsstation umfasst, die keine Temperatursteuerung erfordert.