DE19540621A1 - Funktionsprüfgerät für integrierte Schaltungen - Google Patents
Funktionsprüfgerät für integrierte SchaltungenInfo
- Publication number
- DE19540621A1 DE19540621A1 DE19540621A DE19540621A DE19540621A1 DE 19540621 A1 DE19540621 A1 DE 19540621A1 DE 19540621 A DE19540621 A DE 19540621A DE 19540621 A DE19540621 A DE 19540621A DE 19540621 A1 DE19540621 A1 DE 19540621A1
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- test
- integrated circuit
- tested
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf ein Prüfgerät zum Prüfen, ob
eine integrierte Schaltung mit einem Einzelchip oder einem
Wafer mit einer Anzahl darauf ausgebildeter Chips richtig
arbeitet oder nicht.
Als ein Prüfgerät für integrierte Schaltungen zum Testen
eines Halbleiterchips oder einer auf einem Wafer ausgebil
deten integrierten Schaltung ist ein LSI-Prüfgerät bekannt,
welches Strom, sowie Takt-, Adreß- und Eingabe-/Ausgabe-Da
ten in einer Anzahl bereitstellt, die gleich der Anzahl von
Chips und Eingaben/Ausgaben an einem Chip oder einem zu
prüfenden Wafer sind, und die Ausgaben eines derartigen
Chips oder Wafers mittels einer Auswertungsschaltung aus
wertet. Im folgenden wird ein Speicher-Prüfgerät zum Prüfen
eines Speichers als ein Beispiel eines solchen LSI-Prüfge
räts erläutert.
In Fig. 1 enthält ein herkömmliches Speicher-Prüfgerät
einen Zentralrechner 51 und eine Station 52 für die Mes
sung. Die Meßstation 52 weist eine Meßtafel 53 mit einer
Vielzahl von Aufnahmen auf, in die zu prüfende Speicher 54
für die Messung eingefügt werden.
Fig. 2 ist ein Blockdiagramm des in Fig. 1 dargestellten
Speicher-Prüfgeräts. Der Zentralrechner 51 des Speicher-
Prüfgeräts enthält eine zentrale Verarbeitungseinheit (CPU)
61, und die Meßstation 52 enthält eine Vielzahl von Trei
ber-Komparatoren 62. Jeder der zu prüfenden Speicher 54 ist
mit jedem der Treiber-Komparatoren 62 über Signalleitungen
64, 65 und 66 elektrisch verbunden. Jeder der Treiber-Kom
paratoren 62 gibt hochgenaue Hochgeschwindigkeitstakte als
FAS-Signale und CAS-Signale an die zu prüfenden Speicher 54
über die Signalleitungen 64 und 65 ab und empfängt Aus
gangsdaten durch die Signalleitung 66. Jeder der Treiber-
Komparatoren 62 führt eine hochgenaue Auswertung von Aus
gangsdaten durch, die von jedem der Speicher 54 über die
Signalleitung 66 übertragen wurden.
Ein LSI-Prüfgerät wurde in vielen Veröffentlichungen vorge
schlagen, wie z. B. den japanischen ungeprüften Patentoffen
legungsschriften Nr. 62-243335, 2-239641 und 2-56947, wel
che auf der US-Anmeldung mit der Serien-Nr. 195,667 beruht,
die am 18. Mai, 1988 eingereicht und auf Hewlett Packard
übertragen wurde. Außerdem ist es auch bekannt, einen zu
prüfenden Chip oder Wafer mit einer Prüfschaltung für die
LSI Prüfung zu versehen.
Da es jedoch in einem herkömmlichen LSI-Prüfgerät notwendig
war, Takte, Adressen, Daten usw. mit hoher Genauigkeit und
hoher Geschwindigkeit in Übereinstimmung mit der Anzahl von
Chips und Eingaben/Ausgaben einer zu prüfenden integrierten
Schaltung zuzuführen und zu empfangen, wurde das Prüfgerät
unweigerlich teuer. Z.B. belaufen sich die Kosten eines
Speicher-Prüfgeräts, welches 16 16M-DRAMs mit 8 Bit bei 100
MHz parallel prüfen kann, derzeit auf ungefähr 2 Millionen
Dollar.
Angesichts dieser Probleme ist es eine Aufgabe der vorlie
genden Erfindung, ein Prüfgerät für integrierte Schaltungen
bereitzustellen, das an einem auf einem Wafer gebildeten
Chip oder einer integrierten Schaltung eine hochgenaue Prü
fung mit einer kleineren Anzahl von Hardware-Bestandteilen
durchführen kann.
Die Erfindung stellt ein Prüfgerät für integrierte Schal
tungen bereit, mit (a) einem Prüfsatz zum Bereitstellen von
Eingaben zum Betrieb einer zu prüfenden integrierten Schal
tung an die integrierte Schaltung und zum Messen der Ausga
ben der zu prüfenden integrierten Schaltung und (b) einem
Halbleiterchip oder Wafer, das bzw. der so angeordnet ist,
daß er mit der zu prüfenden integrierten Schaltung in di
rektem Kontakt ist, wobei der Halbleiterchip oder Wafer mit
zumindest einem Teil des Prüfsatzes gebildet ist.
Die Erfindung stellt weiterhin ein Prüfgerät für inte
grierte Schaltungen bereit, mit (a) einem Prüfsatz zum Be
reitstellen von Eingaben zum Betrieb einer zu prüfenden in
tegrierten Schaltung an die integrierte Schaltung und zum
Messen von Ausgaben von der zu prüfenden integrierten
Schaltung, (b) einem Halbleiterchip oder Wafer, der mit
mindestens einem Teil des Prüfsatzes gebildet ist, und (c)
einem Taktelement, durch welches der Halbleiterchip oder
Wafer mit der zu prüfenden integrierten Schaltung in elek
trischen Kontakt kommen soll.
Im folgenden wird ein Silizium-Halbleiter als Beispiel be
schrieben, und somit wird ein Halbleiterchip oder Halblei
terwafer, die mit mindestens einem Teil des Prüfsatzes ge
bildet sind, jeweils als ein Silizium-Prüfgerätchip oder
ein Silizium-Prüfgerätwafer bezeichnet.
Bei dem erfindungsgemäßen Prüfgerät für eine integrierte
Schaltung sind ein Teil oder alle Funktionen eines LSI-
Prüfgeräts in einem Halbleiterchip oder in einem Halblei
terwafer gebildet, so daß der Chip oder Wafer als ein Sili
zium-Prüfgerät dient. Das Silizium-Prüfgerät befindet sich
mit einer zu prüfenden integrierten Schaltung durch das
Kontaktelement im elektrischen Kontakt. Somit ist es nicht
mehr notwendig, alle für die Prüfungen notwendigen Signale
von einem LSI-Prüfgerät durch Signalleitungen zu übertra
gen. Da insbesondere die Funktionen eines hochgenauen Hoch
geschwindigkeitstreibers und -Komparators zur Verwendung
als Mehrfach-Eingaben/Ausgaben in dem Silizium-Prüfgerät
realisiert werden, wird die Hardware eines LSI-Prüfgerätes
beachtlich vereinfacht.
Weil darüber hinaus das Silizium-Prüfgerät und eine zu prüfende
integrierte Schaltung entweder direkt oder lediglich
durch das Kontaktelement in Kontakt miteinander sind, ist
es nicht mehr notwendig, lange Signalleitungen anzuordnen.
Somit ist ein kostspieliger Treiber für das Silizium-Prüf
gerät nicht notwendig. Somit können die Kosten des Prüfge
räts insgesamt stark verringert werden.
Z. B. benötigt ein herkömmliches Speicher-Prüfgerät, das 16
16M-DRAMs mit 8 parallelen Bits bei 100 MHz prüfen kann,
138 Treiber-Platinen und kostet somit ca. 2 Millionen Dol
lar. Andererseits hat das erfindungsgemäße Silizium-Prüfge
rät die Funktionen eines Treibers und eines Komparators,
und daher ist das, was ein Zentralrechner eines LSI-Prüfge
räts haben muß, nur eine einzige 1-Bit-Hardware. Darüber
hinaus kann ein derartiger Zentralrechner eines LSI-Prüfge
räts bei 25 MHz arbeiten. Bei einem erfindungsgemäßen LSI-
Prüfgerät sind nur 22 Treiber-Platinen notwendig, was 1/6
von der oder weniger als die Anzahl Treiber-Platinen ist,
die von einem herkömmlichen LSI-Prüfgerät benötigt werden.
Außerdem können standardmäßige Takte verzögert werden. So
mit ist es nun möglich, dieselbe Prüfung wie die mittels
eines herkömmlichen Prüfgeräts ausgeführte unter Verwendung
eines Speicher-Prüfgeräts für ca. 500.000 Dollar durch
zuführen.
Das Silizium-Prüfgerät kann durch beinahe das gleiche Ver
fahren wie das Verfahren zum Herstellen eines 16 16M-DRAMs
hergestellt werden. Wenn ein Silizium-Prüfgerät hergestellt
wird, das 16 16M-DRAMs mit 8 parallelen Bits bei 100 MHz
prüfen kann, würde das Silizium-Prüfgerät 150.000 Dollar
oder weniger kosten. Entsprechend ist auch der Gesamtpreis
des Speicher-Prüfgeräts und des Silizium-Prüfgeräts ca.
650.000 Dollar, was 1/3 oder weniger des Preises des oben
erwähnten herkömmlichen Speicher-Prüfgeräts ist.
Die oben genannten und weitere Aufgaben und vorteilhaften
Merkmale der vorliegenden Erfindung ergeben sich aus der
folgenden Beschreibung anhand der Zeichnung, wobei gleiche
Bezugszeichen gleiche oder ähnliche Teile in allen Zeich
nungen angeben. Es zeigt:
Fig. 1 eine Perspektivansicht eines herkömmlichen Spei
cher-Prüfgeräts;
Fig. 2 ein Blockdiagramm, des in Fig. 1 gezeigten Spei
cher-Prüfgeräts;
Fig. 3 eine schematische Ansicht eines Prüfgerätes für
eine integrierte Schaltung gemäß einer ersten Ausführungs
form der Erfindung;
Fig. 4 eine schematische Ansicht eines Prüfgerätes für
eine integrierte Schaltung gemäß einer zweiten Ausführungs
form der Erfindung,
Fig. 5 eine schematische Ansicht, welche die Anordnung
eines Silizium-Prüfgeräts darstellt; und
Fig. 6 ein Impulsdiagramm, für den Betrieb des Silizium-
Prüfgeräts.
In Fig. 3 dient ein Prüfgerät für eine integrierte Schal
tung gemäß dem ersten Ausführungsbeispiel zum Prüfen eines
16 16M-DRAM-Chips, das in ein Mehrfachchip-Modul (MCM) ein
gebaut ist. Das dargestellte Prüfgerät gibt an ein zu prü
fendes Chip 16 notwendige Eingaben ab, wie z. B. einen Strom
und ein Signal zum Betreiben von Schaltungen des Chips 16,
und empfängt Ausgaben von dem Chip 16. Das Prüfgerät umfaßt
ein Speicher-Prüfgerät 11, ein Silizium-Prüfchip 14 und ein
Signalleitungskabel 12, welches das Speicher-Prüfgerät 11
mit dem Silizium-Prüfchip 14 elektrisch verbindet. Das Si
lizium-Prüfchip 14 und das Chip 16 sind beide an einem Glas
13 angebracht, und sie sind miteinander durch ein Kontakt
element 15 elektrisch verbunden, das aus piezoelektrischem
leitfähigem Gummi (PCR) besteht. Das Silizium-Prüfchip 14
hat einen Teil oder alle der zum Prüfen des Chips 16 not
wendigen Funktionen.
In Fig. 4 dient ein Prüfgerät für eine integrierte Schal
tung gemäß dem zweiten Ausführungsbeispiel zum Prüfen eines
Wafers. Das dargestellte Prüfgerät führt einem zu prüfenden
Wafer 26 notwendige Eingaben zu, wie z. B. einen Strom und
ein Signal zum Betreiben des Wafers 26, und empfängt Ausga
ben von dem Wafer 26. Das Prüfgerät umfaßt ein Speicher-
Prüfgerät 21, einen Silizium-Prüfwafer 24 und ein Signal
leitungskabel 22, welches das Speicher-Prüfgerät 21 mit dem
Silizium-Prüfwafer 24 verbindet. Der Silicon-Prüfwafer 24
und der Wafer 26 sind beide an einem Glas 23 angebracht und
sie sind miteinander durch ein Kontaktelement 25 elektrisch
verbunden, das aus piezoelektrischem leitfähigem Gummi
(PCR) besteht. Der Silizium-Prüfwafer 24 hat einen Teil
oder alle der zum Prüfen der Wafer 26 notwendigen Funktio
nen.
Fig. 5 zeigt ein Beispiel der Anordnung des Silizium-Prüf
wafers 24. Der Silizium-Prüfwafer 24 empfängt 1-Bit-Daten
und Ausgabe-Prüfergebnisse mit einer Anzahl, die gleich der
Anzahl der zu prüfenden Speicher ist. Der Silizium-Prüfwa
fer 24 umfaßt eine Mehrfach-Bitsteuerung-Schaltung 31,
einen Blockauswahl-Decodierer 32, einen Chipauswahl-Deco
dierer 33, eine Steuerungsschaltung 34 zum Multiplizieren
einer Taktfrequenz um das P-fache, eine P-fach-Multiplika
tionsalgorithmus-Schaltung 35, eine Schaltung 36 zum Schutz
vor einem Selbstüberschuß-Strom, eine Positionsausricht-
Schaltung 37, eine Schaltung 38 zum Ausführen einer In-
Chip-Prüfung, eine Ausfallspeicher-Schaltung 39, eine
Stromsteuerung-Schaltung 40, eine Komparator-Schaltung 41,
einen Kondensator 42 auf dem Chip und eine Vielzahl von An
schlußstellen 43.
Die Mehrfachchip-/Bitsteuerung-Schaltung 31 erzeugt N-Bit-
Daten für jeden von M Chips auf der Grundlage von 1-Bit-Da
ten für einen Chip, die von dem Speicher-Prüfgerät 21 unter
Verwendung einer Decodier-Schaltung und einer Exklusiv-
ODER-Schaltung für Eingaben/Ausgaben und Adressen bereitge
stellt werden. N und M sind dabei positive ganze Zahlen.
Der Blockauswahl-Decodierer 32 unterteilt einen zu prüfen
den Wafer in A Blöcke und wählt einen der so unterteilten
Blöcke für die Prüfung aus, wenn der Silizium-Prüfwafer 24
den Wafer 26 prüfen soll. A ist dabei eine positive ganze
Zahl.
Der Chipauswahl-Decodierer 33 wählt einen der Chips aus,
die auf einem zu prüfenden Wafer gebildet sind, wenn der
Silizium-Prüfwafer 24 den Wafer 26 prüfen soll.
Die P-fach-Multiplikationssteuerung-Schaltung 34 multipli
ziert eine von dem Speicher-Prüfgerät 21 zugeführte Takt
frequenz um das P-fache mittels einer phasensynchronen
Schleife. P ist dabei eine positive ganze Zahl gleich oder
größer als 2.
Die P-fach-Multiplikationssteuerungs-Algorithmus-Schaltung
35 erzeugt Prüfmuster mittels eines Aufwärts-/Abwärts-Zäh
lers und einer Auffang-Flip-Flop-Schaltung, welche Prüfmu
ster nicht von dem Speicher-Prüfgerät zugeführt werden, und
zwar bei dem zweiten Zyklus oder später als der Zweitzyklus
in der P-fach-Multiplikationsoperation, die durch die
Schaltung 35 auszuführen ist, wenn die P-fach-Multiplikati
onssteuerung-Schaltung 34 arbeitet.
Die Schaltung 36 zum Schutz vor einem Selbstüberschuß-Strom
verwendet eine Flip-Flop-Schaltung mit Rücksetzfunktionen,
um dadurch die Zufuhr eines Stroms zu einem Chip zu stop
pen, durch das ein übergroßer Strom oberhalb eines Nenn
stroms fließt.
Die Positionsausricht-Schaltung 37 gibt an B Anschlußstel
len, die in Zuordnung zu bestimmten Anschlußstellen des zu
prüfenden Chips angeordnet sind, von dem Speicher-Prüfgerät
21 durch eine Signalumschalt-Schaltung einen Gleichstrom
ab, um die Anschlußstellen 43 des Silizium-Prüfwafers 24
mit Anschlußstellen des zu prüfenden Chips auszurichten.
Die Schaltung 38 zum Durchführen einer In-Chip-Prüfung ent
hält eine Platzhalterchip-Schaltung mit einer Funktion oder
Funktionen, die einem Teil der Funktionen des zu prüfenden
Chips entspricht bzw. entsprechen. Die Schaltung 38 prüft
die Platzhalterchip-Schaltung, um dadurch eine Selbstdia
gnose des Betriebs des Speicher-Prüfgeräts 21 durchzufüh
ren.
Die Ausfallspeicher-Schaltung 39 speichert Prüfergebnisse
für ein Chip mittels einer Flip-Flop-Schaltung, wenn das
Chip geprüft und als fehlerhaft befunden worden ist.
Die Stromsteuerung-Schaltung 40 steuert den Strom, wenn
eine Vielzahl von Chips, die auf einem zu prüfenden Wafer
gebildet sind, parallel zueinander geprüft werden, und zwar
entweder durch Unterteilen einer von dem Speicher-Prüfgerät
21 zugeführten Taktfrequenz auf 1/C mittels einer Frequenz
teiler-Schaltung oder durch Unterteilen eines zu prüfenden
Wafers in verschiedene Blöcke und anschließendes Auswählen
eines der Blöcke nacheinander. C ist dabei eine positive
ganze Zahl gleich oder größer als 2.
Die Komparatorschaltung 41 wertet Prüfergebnisse der ge
prüften Chips aus. Der Kondensator 42 auf dem Chip arbeitet
als ein Umgehungskondensator zwischen dem Silizium-Prüfer
24 und dem zu prüfenden Wafer.
Es ist nicht immer notwendig, alle der oben erwähnten Ele
mente 31-42 bei dem Silizium-Prüfwafer 24 bereitzustellen.
Es können z. B., wenn ein einzelnes Chip zu prüfen ist, ei
nige der Elemente 31-42 weggelassen werden.
Fig. 6 ist ein Impulsdiagramm des Betriebs des in Fig. 5
dargestellten Silizium-Prüfwafers 24. Wenn innerhalb einer
Prüfdauer von 40 Nanosekunden, die sich von t₁ bis t₅ er
streckt, jedes der von dem Speicher-Prüfgerät 21 zugeführ
ten Signale während 10 Nanosekunden eingestellt wird, die
sich von t₁ bis t₂ erstrecken, kopieren die P-fach-Multi
plikationssteuerung-Schaltung 34 und die P-fach-Multiplika
tionsalgorithmus-Schaltung 35 die Signalformen, die in dem
Bereich von t₁ bis t₂ vorliegen, mittels einer phasensyn
chronen Schleife, einem Aufwärts-/Abwärts-Zähler und einer
Auffang-Flip-Flop-Schaltung, und geben dann die so kopier
ten Signalformen in jedem der Zeitintervalle zwischen t₂
und t₃₁ t₃ und t₄ sowie t₄ und t₅ aus. Das sich von t₁ bis
t₂ erstreckende Zeitintervall ist ein Lese-H eines Markie
rungsinkrements, das sich von t₂ bis t₃ erstreckende Zeit
intervall ist ein Schreib-L, das sich von t₃ bis t₄ er
streckende Zeitintervall ist das Lese-H der Adresse (A+1),
und das sich von t₄ bis t₅ erstreckende Intervall ist ein
Schreib-L der Adresse (A+1). Die Änderung zwischen dem L-
Pegel und dem H-Pegel in jedem Signal und die Adressenände
rung werden durch die P-fach-Multiplikationsalgorithmus-
Schaltung 35 aufgeführt. Die Änderung der Übergangszeit vom
H-Pegel zum L-Pegel oder vom L-Pegel zum H-Pegel in jedem
Signal wird durch die P-fach-Multiplikationssteuerung-
Schaltung 34 durchgeführt.
Das in Fig. 5 und Fig. 6 dargestellte Silizium-Prüfgerät
soll zum Prüfen eines Wafers verwendet werden, doch muß ge
sagt werden, daß das Silizium-Prüfgerät zum Prüfen eines
einzelnen Chips abgewandelt werden kann. Im folgenden ist
der Betrieb des ersten Ausführungsbeispiels beschrieben,
bei dem das Silizium-Prüfgerät zum Prüfen eines einzelnen
Chips verwendet wird.
Zunächst geht man davon aus, daß das zu prüfende Chip 16
ein nicht-defektes 16M-DRAM-Chip ist. Das Silizium-Prüfchip
14 führt dem zu prüfenden Chip 16 Prüfsignale durch den
piezoelektrischen leitfähigen Gummi 15 zu. Die Ausgaben des
Chips 16 werden auf das Silizium-Prüfchip 14 durch den pie
zoelektrischen leitfähigen Gummi übertragen. Auf der Grund
lage der Ausgaben von dem Chip 16 bestimmt die in dem Sili
zium-Prüfchip 14 gebildete Komparatorschaltung 41, daß das
Chip 16 nicht defekt ist. Die Bestimmung wird zu dem Spei
cher-Prüfgerät 11 durch das Signalleitungskabel 12 übertra
gen.
Wenn das zu prüfende Chip 16 ein 16M-DRAM-Chip ist, das
beim Markieren defekt ist, werden dem Chip 16 auch Prüfsi
gnale von dem Silizium-Prüfchip 14 durch den elektrisch
leitfähigen Gummi 15 auf ähnliche Weise wie in dem oben er
wähnten Fall zugeführt. Dann werden die Ausgaben des Chips
16 zu dem Silizium-Prüfchip 14 durch den piezoelektrischen
leitfähigen Gummi übertragen. Die in dem Silizium-Prüfchip
14 gebildete Komparatorschaltung 41 bestimmt, daß das Chip
16 defekt ist, weil die Komparatorschaltung 41 eine L-Pe
gelausgabe erhält, obwohl man einen H-Pegel erwartet. Somit
wird ein Signal, welches darstellt, daß das Chip 16 defekt
ist, von dem Silizium-Prüfchip 14 zu dem Speicher-Prüfgerät
11 durch das Signalkabel 12 übertragen. Zusätzlich wird das
Prüfergebnis, welches darstellt, daß das Chip 16 defekt
ist, in der in dem Silizium-Prüfchip 14 gebildeten Ausfall
speicher-Schaltung 39 gespeichert.
Wenn ein Defekt vorliegt, bei dem ein übermäßiger Strom
durch das während der Bereitschaft zu prüfende Chip 16
fließt, beginnt die Schaltung 36 zum Schutz vor einem
Selbstüberschuß-Strom zu dem Zeitpunkt zu arbeiten, wenn
eine Spannung an das Chip 16 angelegt wird. Somit wird das
Anlegen von Strom an das zu prüfende Chip 16 beendet, und
außerdem wird die Information, daß das Chip 16 defekt ist,
auf das Speicher-Prüfgerät 11 übertragen.
Im folgenden wird der Betrieb des zweiten Ausführungsbei
spiels beschrieben. In dem zweiten Ausführungsbeispiel un
terscheidet sich die Anzahl der zu prüfenden Chips nicht
von dem ersten Ausführungsbeispiel. Ein Teil aller auf dem
Wafer 26 ausgebildeten Chips wird geprüft. Wenn z. B. der
Wafer 26 eine Anzahl von 96 darauf ausgebildeten Chips hat,
werden 16 Chips geprüft. Der grundlegende Betrieb des zwei
ten Ausführungsbeispiels ist der gleiche wie derjenige des
ersten Ausführungsbeispiels, und daher wird weiter unten
nur ein Unterschied zwischen ihnen beschrieben.
In Fig. 4 gibt das Speicher-Prüfgerät 21 1-Bit-Daten von
einem Chip an den Silizium-Prüfwafer 24 ab. Die in dem Si
lizium-Prüfwafer 24 gebildete Mehrfach-Chip/Bit-Steuerung-
Schaltung 31 erzeugt 8-Bit-Daten von 16 Chips mittels einer
Auffang-Flip-Flop-Schaltung und einer darin eingebauten Ex
klusiv-ODER-Schaltung. Der Blockauswahl-Decodierer 32 un
terteilt 96 Chips in 6 Blöcke und wählt dann einen der
Blöcke mit 16 darin enthaltenen Chips aus. Dann werden die
Signale der 8-Bit-Daten zu dem so ausgewählten Block über
tragen.
In den oben erwähnten Ausführungsbeispielen wird eine zu
prüfende Schaltung als ein DRAM-Chip oder ein Wafer bei
spielhaft dargestellt, auf dem eine Vielzahl von DRAM-Chips
gebildet ist. Es sollte jedoch bemerkt werden, daß das er
findungsgemäße Prüfgerät für anderen Arten integrierter
Schaltungen verwendet werden kann.
Die vorliegende Erfindung wurde zwar in Verbindung mit ge
wissen bevorzugten Ausführungsbeispielen beschrieben, doch
versteht sich, daß der durch die vorliegende Erfindung um
faßte Gegenstand nicht auf diese speziellen Ausführungsbei
spiele beschränkt ist. Der Gegenstand der vorliegenden Er
findung soll vielmehr sämtliche Alternativen, Abwandlungen
und Äquivalente enthalten, die innerhalb des Umfangs der
folgenden Ansprüche liegen.
Claims (17)
1. Prüfgerät für integrierte Schaltungen, mit:
- (a) einem Prüfsatz zum Bereitstellen von Eingaben zum Be trieb einer zu prüfenden integrierten Schaltung (16, 26) an die integrierte Schaltung (16, 26) und zum Messen von Aus gaben der zu prüfenden integrierten Schaltung (16, 26); und
- (b) einem Halbleiterchip (14) oder einem Wafer (24), die so angeordnet sind, daß sie mit der zu prüfenden integrier ten Schaltung (16, 26) in direktem Kontakt sind, wobei das Halbleiterchip (14) oder der Wafer (24) mit zumindestens einem Teil des Prüfsatzes gebildet sind.
2. Prüfgerät für integrierte Schaltungen, mit:
- (a) einem Prüfsatz zum Bereitstellen von Eingaben zum Be trieb einer zu prüfenden integrierten Schaltung (16, 26) an die integrierte Schaltung (16, 26) und zum Messen von Aus gaben der zu prüfenden integrierten Schaltung (16, 26);
- (b) einem Halbleiterchip (14) oder einem Wafer (24), die zumindest mit einem Teil des Prüfsatzes gebildet sind; und
- (c) einem Kontaktelement (15, 25), durch welches das Halb leiterchip (14) oder der Wafer (24) mit der zu prüfenden integrierten Schaltung (16, 26) in elektrischen Kontakt kommen soll.
3. Prüfgerät für integrierte Schaltungen nach Anspruch 2,
dadurch gekennzeichnet, daß das Kontaktelement (15, 25) aus
piezoelektrischem leitfähigem Gummi (PCR) besteht.
4. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß die zu prüfende integrierte
Schaltung (26) aus einem einzelnen Wafer (26) mit einer
Vielzahl darauf ausgebildeter Chips besteht und daß der
Halbleiterwafer (24) eine Einrichtung (31) hat zum Erzeugen
von N-Bit-Daten für jedes der M Chips auf der Grundlage von
1-Bit-Daten für eines der auf dem Wafer (26) gebildeten
Chips, wobei N und M positive ganze Zahlen sind.
5. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß der Halbleiterwafer (24) eine
Einrichtung (32) hat zum Unterteilen der auf dem Wafer (26)
gebildeten integrierten Schaltungen in A Blöcke, wobei A
eine positive ganze Zahl ist, und zum Auswählen eines der
Blöcke und Prüfen des so ausgewählten Blocks.
6. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß die zu prüfende integrierte
Schaltung (26) aus einem einzelnen Chip mit einer Vielzahl
darauf ausgebildeter Chips besteht und daß der Halbleiter
wafer (24) eine Einrichtung (32) hat zum Auswählen eines
der Chips der zu prüfenden integrierten Schaltung (26) und
zum Prüfen des so ausgewählten Chips.
7. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß das Halbleiterchip (14) oder
der Wafer (24) eine Einrichtung (34) hat zum P-fachen Mul
tiplizieren einer Taktfrequenz, die von dem Rest (11, 21)
des Prüfsatzes abgegeben wird, wobei P eine positive ganze
Zahl gleich oder größer als 2 ist.
8. Prüfgerät für integrierte Schaltungen nach Anspruch 7,
dadurch gekennzeichnet, daß das Halbleiterchip (14) oder
der Wafer (24) Einrichtungen (35) hat zum Erzeugen
von Prüfmustern bei dem zweiten Zyklus oder später als dem
zweiten Zyklus bei einer P-fach-Multiplikationsoperation,
welche mittels der P-fach-Multiplikationseinrichtung (34)
durchzuführen ist, wobei die Prüfmuster Muster sind, die
niemals von dem Rest (11, 21) des Prüfsatzes abgegeben wer
den.
9. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß das Halbleiterchip (14) oder
der Wafer (24) eine Einrichtung (26) hat, zum Stoppen der
Zufuhr eines Stroms an eine Schaltung, durch die ein über
schüssiger Strom, der einen Nennstrom übersteigt, fließt.
10. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß das Halbleiterchip (14) oder
der Wafer (24) mindestens eine Anschlußstelle hat, die ent
sprechend den an der zu prüfenden integrierten Schaltung
(16, 26) angeordneten Anschlußstellen angeordnet ist, wobei
die Anschlußstelle eine Einrichtung zum Empfangen von
Gleichstromsignalen von dem Rest (11, 21) des Prüfsatzes
hat, um dessen Anordnung zu identifizieren.
11. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß die Halbleiterschaltung (14)
oder der Wafer (24) eine Einrichtung (36) zur Selbstdia
gnose hat.
12. Prüfgerät für integrierte Schaltungen nach Anspruch
11, dadurch gekennzeichnet, daß die Einrichtung (38) zur
Selbstdiagnose eine Platzhalterchip-Schaltung enthält, die
einen Teil der Funktionen der zu prüfenden integrierten
Schaltung (16, 26) hat.
13. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß das Halbleiterchip (14) oder
der Wafer (24) eine Einrichtung (39) hat, um darin Prüfer
gebnisse für die zu prüfende integrierte Schaltung (16, 26)
abzuspeichern, wenn die integrierte Schaltung (16, 26) ge
prüft worden ist und als defekt befunden wurde.
14. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß das Halbleiterchip (14) oder
der Wafer (24) eine Einrichtung (40) hat zum Steuern eines
Stroms durch Verlangsamen einer von dem Rest (11, 21) des
Prüfsatzes abgegebenen Taktfrequenz, wenn eine Vielzahl von
Chips der zu prüfenden integrierten Schaltung (16, 26) im
Parallelbetrieb geprüft werden soll.
15. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß das Halbleiterchip (14) oder
der Wafer (24) eine Einrichtung (40) hat zum Steuern eines
Stroms, wenn eine Vielzahl von Chips der integrierten
Schaltung (16, 26) geprüft werden sollen, indem man die
prüfende integrierte Schaltung (16, 26) in eine Vielzahl
von Blöcken unterteilt und Block für Block nacheinander
auswählt.
16. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß das Halbleiterchip (14) oder
der Wafer (24) eine Einrichtung (40) zum Auswerten von
Prüfergebnissen der integrierten Schaltung (16, 26) hat.
17. Prüfgerät für integrierte Schaltungen nach Anspruch 1,
dadurch gekennzeichnet, daß das Halbleiterchip (14) oder
der Wafer (24) einen auf dem Chip angeordneten Kondensator
(42) hat, der als ein Umgehungskondensator zwischen dem
Halbleiterchip (14) oder dem Wafer (24) und der zu prü
fenden integrierten Schaltung (16, 26) dient.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6267645A JP2725615B2 (ja) | 1994-10-31 | 1994-10-31 | 集積回路試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19540621A1 true DE19540621A1 (de) | 1996-05-02 |
Family
ID=17447561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19540621A Withdrawn DE19540621A1 (de) | 1994-10-31 | 1995-10-31 | Funktionsprüfgerät für integrierte Schaltungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US6031382A (de) |
JP (1) | JP2725615B2 (de) |
KR (1) | KR100223077B1 (de) |
DE (1) | DE19540621A1 (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6525555B1 (en) | 1993-11-16 | 2003-02-25 | Formfactor, Inc. | Wafer-level burn-in and test |
US6275962B1 (en) * | 1998-10-23 | 2001-08-14 | Teradyne, Inc. | Remote test module for automatic test equipment |
US6499121B1 (en) * | 1999-03-01 | 2002-12-24 | Formfactor, Inc. | Distributed interface for parallel testing of multiple devices using a single tester channel |
JP3371869B2 (ja) | 1999-10-29 | 2003-01-27 | 日本電気株式会社 | ベアチップlsi搭載基板の高速テスト装置 |
US7337088B2 (en) * | 2001-05-23 | 2008-02-26 | Micron Technology, Inc. | Intelligent measurement modular semiconductor parametric test system |
US6764869B2 (en) * | 2001-09-12 | 2004-07-20 | Formfactor, Inc. | Method of assembling and testing an electronics module |
US7162386B2 (en) * | 2002-04-25 | 2007-01-09 | Micron Technology, Inc. | Dynamically adaptable semiconductor parametric testing |
US7010451B2 (en) | 2003-04-17 | 2006-03-07 | Micron Technology, Inc. | Dynamic creation and modification of wafer test maps during wafer testing |
US8581610B2 (en) | 2004-04-21 | 2013-11-12 | Charles A Miller | Method of designing an application specific probe card test system |
US7803693B2 (en) * | 2007-02-15 | 2010-09-28 | John Trezza | Bowed wafer hybridization compensation |
US7888955B2 (en) * | 2007-09-25 | 2011-02-15 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled resources |
US7977959B2 (en) | 2007-09-27 | 2011-07-12 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled intelligent switches |
US8122309B2 (en) | 2008-03-11 | 2012-02-21 | Formfactor, Inc. | Method and apparatus for processing failures during semiconductor device testing |
US8095841B2 (en) | 2008-08-19 | 2012-01-10 | Formfactor, Inc. | Method and apparatus for testing semiconductor devices with autonomous expected value generation |
US7944225B2 (en) | 2008-09-26 | 2011-05-17 | Formfactor, Inc. | Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test |
WO2010097841A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社アドバンテスト | 試験装置および試験方法 |
JP4437838B1 (ja) * | 2009-07-13 | 2010-03-24 | 株式会社アドバンテスト | 試験装置 |
JP4482707B1 (ja) * | 2009-07-13 | 2010-06-16 | 株式会社アドバンテスト | 試験装置 |
US7987591B2 (en) * | 2009-08-13 | 2011-08-02 | International Business Machines Corporation | Method of forming silicon chicklet pedestal |
US8400176B2 (en) | 2009-08-18 | 2013-03-19 | Formfactor, Inc. | Wafer level contactor |
US8477468B2 (en) | 2011-11-04 | 2013-07-02 | Mersen Usa Newburyport-Ma, Llc | Circuit protection device |
US8810988B2 (en) | 2011-11-04 | 2014-08-19 | Mersen Usa Newburyport-Ma, Llc | Circuit protection device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3232215A1 (de) * | 1982-08-30 | 1984-03-01 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierte digitale halbleiterschaltung |
DE3526485A1 (de) * | 1985-07-24 | 1987-02-05 | Heinz Krug | Schaltungsanordnung zum pruefen integrierter schaltungseinheiten |
DE3637502A1 (de) * | 1986-11-04 | 1988-05-11 | Messerschmitt Boelkow Blohm | Mikromechanische testeinrichtung |
DE3724144A1 (de) * | 1987-07-21 | 1989-02-02 | Siemens Ag | Anordnung zum pruefen von auf einem baustein integrierten schaltungen |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0680708B2 (ja) * | 1986-04-15 | 1994-10-12 | 松下電子工業株式会社 | 半導体チツプの検査方法 |
JP2520234B2 (ja) * | 1986-05-10 | 1996-07-31 | 工業技術院長 | メモリ試験装置 |
JPS62284384A (ja) * | 1986-06-03 | 1987-12-10 | 日立電子エンジニアリング株式会社 | プロ−ビング方式 |
JPS6348479A (ja) * | 1986-08-19 | 1988-03-01 | Mitsubishi Electric Corp | Icテスト装置 |
US5020219A (en) * | 1988-05-16 | 1991-06-04 | Leedy Glenn J | Method of making a flexible tester surface for testing integrated circuits |
EP0397937A3 (de) * | 1988-05-18 | 1991-07-24 | Hewlett-Packard Company | Steuerung-System und -Verfahren für automatisiertes Parameterprüfgerät |
US5206582A (en) * | 1988-05-18 | 1993-04-27 | Hewlett-Packard Company | Control system for automated parametric test equipment |
JP2660028B2 (ja) * | 1988-12-13 | 1997-10-08 | 株式会社東芝 | Lsiのテスト装置 |
JPH02237047A (ja) * | 1989-03-09 | 1990-09-19 | Mitsubishi Electric Corp | 半導体試験装置 |
JPH02239641A (ja) * | 1989-03-14 | 1990-09-21 | Toshiba Corp | 半導体ウエーハ用プロービング装置 |
US5023545A (en) * | 1990-06-04 | 1991-06-11 | The United States Of America | Circuit probing system |
JPH04366776A (ja) * | 1991-06-13 | 1992-12-18 | Nec Kyushu Ltd | Ic試験装置 |
US5177439A (en) * | 1991-08-30 | 1993-01-05 | U.S. Philips Corporation | Probe card for testing unencapsulated semiconductor devices |
JPH05275504A (ja) * | 1992-01-16 | 1993-10-22 | Toshiba Corp | プローブカード |
US5420520A (en) * | 1993-06-11 | 1995-05-30 | International Business Machines Corporation | Method and apparatus for testing of integrated circuit chips |
-
1994
- 1994-10-31 JP JP6267645A patent/JP2725615B2/ja not_active Expired - Lifetime
-
1995
- 1995-10-18 US US08/544,582 patent/US6031382A/en not_active Expired - Fee Related
- 1995-10-30 KR KR1019950038194A patent/KR100223077B1/ko not_active IP Right Cessation
- 1995-10-31 DE DE19540621A patent/DE19540621A1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3232215A1 (de) * | 1982-08-30 | 1984-03-01 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierte digitale halbleiterschaltung |
DE3526485A1 (de) * | 1985-07-24 | 1987-02-05 | Heinz Krug | Schaltungsanordnung zum pruefen integrierter schaltungseinheiten |
DE3637502A1 (de) * | 1986-11-04 | 1988-05-11 | Messerschmitt Boelkow Blohm | Mikromechanische testeinrichtung |
DE3724144A1 (de) * | 1987-07-21 | 1989-02-02 | Siemens Ag | Anordnung zum pruefen von auf einem baustein integrierten schaltungen |
Also Published As
Publication number | Publication date |
---|---|
KR960015836A (ko) | 1996-05-22 |
JP2725615B2 (ja) | 1998-03-11 |
US6031382A (en) | 2000-02-29 |
KR100223077B1 (ko) | 1999-10-15 |
JPH08129053A (ja) | 1996-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19540621A1 (de) | Funktionsprüfgerät für integrierte Schaltungen | |
DE60005156T2 (de) | Verteilte schnittstelle zur parallelen prüfung von mehreren vorrichtungen, wobei nur ein einzelner testkanal benutzt wird | |
US4335457A (en) | Method for semiconductor memory testing | |
DE2555435C2 (de) | Monolithische hochintegrierte Halbleiterschaltung | |
DE10321913A1 (de) | System-in-package-Halbleitervorrichtung | |
DE4328605A1 (de) | Halbleiterspeichereinrichtung | |
DE3906494A1 (de) | Fehlerbiterzeugungsschaltung zur verwendung in einer nicht-fluechtigen halbleiterspeichervorrichtung | |
DE4243592A1 (de) | Paralleltestschaltung für Halbleiter-Speichervorrichtung | |
DE4334946C2 (de) | Halbleiterspeichervorrichtung | |
DE2349607A1 (de) | Verfahren zur wechselstrom-guetepruefung von integrierten schaltungen | |
DE10123154A1 (de) | Halbleitervorrichtungs-Prüfvorrichtung und Verfahren zum Prüfen einer Halbleitervorrichtung | |
US4837521A (en) | Delay line control system for automatic test equipment | |
DE19823930A1 (de) | Integrierte Halbleiterschaltung mit an einem Halbleiterchip angeordnetem DRAM | |
DE10347467B4 (de) | Frequenzmultiplizierer und zugehöriges Multiplizierverfahren sowie Datenausgabepuffer und Halbleiterbaustein | |
DE10250192A1 (de) | Integrierte Halbleiterschaltungs-Vorrichtung mit einer externes Einstellen eines internen Versorgungspotentials erlaubenden internen Potential-Erzeugerschaltung | |
DE10214148A1 (de) | Halbleiteruntersuchungssytem zur Untersuchung einer integrierten Halbleiterschaltungsvorrichtung und Halbleiteruntersuchungsverfahren unter Verwendung des Halbleiteruntersuchungssystems | |
EP1163680B1 (de) | Vorrichtung und verfahren für den eingebauten selbsttest einer elektronischen schaltung | |
DE19706534B4 (de) | Halbleitereinrichtung, bei der eine interne Funktion entsprechend einem Potential einer speziellen Anschlußfläche bestimmt wird, und Verfahren des Bestimmens einer internen Funktion einer Halbleitereinrichtung | |
DE102005005301B4 (de) | Integrierter Halbleiterspeicher | |
DE10062081A1 (de) | Integrierte Halbleiterschaltung und Verfahren zum Testen der integrierten Halbleiterschaltung | |
DE19603107A1 (de) | Selbst-Voralterungsschaltung für Halbleiterspeicher | |
DE10215206A1 (de) | Testgerät für Halbleitervorrichtungen und Testverfahren für Halbleitervorrichtungen | |
DE19831766A1 (de) | Halbleiterspeichervorrichtung mit einem Testmodus | |
US6981199B2 (en) | Method for arranging data output by semiconductor testers to packet-based devices under test | |
EP1390951B1 (de) | Dynamischer speicher und verfahren zum testen eines dynamischen speichers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |