JPH02237047A - 半導体試験装置 - Google Patents

半導体試験装置

Info

Publication number
JPH02237047A
JPH02237047A JP1056718A JP5671889A JPH02237047A JP H02237047 A JPH02237047 A JP H02237047A JP 1056718 A JP1056718 A JP 1056718A JP 5671889 A JP5671889 A JP 5671889A JP H02237047 A JPH02237047 A JP H02237047A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
probe card
contact
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1056718A
Other languages
English (en)
Inventor
Ryoichi Takagi
亮一 高木
Tetsuo Tada
多田 哲生
Masanobu Obara
小原 雅信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1056718A priority Critical patent/JPH02237047A/ja
Priority to US07/474,609 priority patent/US5055780A/en
Publication of JPH02237047A publication Critical patent/JPH02237047A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体試験装置に関し、特に、半導体ウェ
ハ上に形成された多数の半導体装置を一括して試験する
ことのできる半導体試験装置に関する。
[従来の技術] 一般に、半導体集積回路装置(IC)の製造工程では、
Ice験のためウェハプローバと称する検査装置を用い
て、半導体ウェハ上に形成された半導体装置の電気的特
性が測定される。
第10図は、従来のウェハブローバを理解しやすくする
ため、分解して示した斜視図であり、特に、第10図(
a)はテストヘッドを示し、第10図(b)はブローブ
カードを示し、第10図(c)ウェハの一部を示す。第
11図は下方から見たブローブカードの外観を示す斜視
図であり、ml2図はウェハ上の電極パッドに細長い導
体針(以下、プローブ針と称する)が接触している状態
を示す部分拡大斜視図である。第13図はウェハプロー
バの使用状態を示す断面図である。次に、第10図ない
し第13図を参照して、従来のウェハブローバの構成に
ついて説明する。
第10図を参照して、ウェハ3は、その主面31に縦横
に設けられたスクライブライン32により多数の半導体
チップ33に区画されている。各半導体チップ33には
、LSI (Large  Scale  Integ
ration)等の半導体装置が作り込まれており、そ
の半導体装置を取り囲んで電源供給および信号入出力の
ための電極バッド34が多数設けられている。
第10図に示す例では、2個の半導体チップを単位とし
てテストできるように、2個の半導体チップ上にある各
電極パッドに対面するように、ブローブカード2には多
数の細長いブローブ針21が設けられている。ブローブ
針21は、タングステン,クロムまたはタングステンー
クロム合金等からなり、第11図に示すように、絶縁材
料からなるブローブカード2の一方面に樹脂からなるリ
ング部材22で固定されている。ブローブ針21はプロ
ーブカード2の上記一方面に設けられた金属パターン配
線23に半田24等により電気的に接続されている。
電極パッド34の表面上にブローブ針21が接触する表
面積は約50〜100μmφ程度である。
ブローブカード21側に接続されるブローブ針21の外
径は約150〜200μmφ程度である。
ブローブカード21上に形成される金属パターン配線2
3は、スルーホール25を介してブローブ針21が接続
される側の表面と反対側の表面上に形成された金属パタ
ーン配線26に電気的に接続されている。この金属パタ
ーン配線26は、上記反対側の表面に設けられた比較的
大きな平面禎を有する金属膜27に電気的に接続されて
いる。
第10図(b)には、スルーホール25,金属パターン
配線26および金属膜27がそれぞれ4個ずつ示されて
いるが、これらは各ブローブ針21ごとに設けられてい
るものと理解されたい。なお、ブローブカード2にはブ
ローブ針21が電極パッド34に接触していることを目
視確認するための開口部28が設けられている。
テストへッド1は、LSI等からなる論理回路が正常に
動作するか否かを試験する機能動作試験や、所定の負荷
をかけたとき正常な出力電圧を維持するか否かを試験す
るDC試験等によりLSIの良否を判定するための試験
装置(以下、ICテスタと称す)のヘッドである。テス
トヘッド1の開口部11のまわりには、上記ブローブカ
ード2の各金属膜27に対面するようにポゴビン12が
設けられている。第10図(a)には、簡略化のため数
本のボゴピン12が示されている。ボゴピン12は試験
のための信号をLSIに与え、かつLSIからの信号を
受取るためのものである。
第13図を参照して、ウェハ3はウェハチャック4に載
置され固定されている。ウェハチャック4は移動機構5
によって、互いに直交する3方向に移動可能になってい
る。ブローブカード2はウェハブローバの基板固定部6
に指示固定されている。ブローブカード2の金属膜27
には、テストヘッド1のポゴピン12が圧着接触してい
る。
次に、上記のようなウェハブローバを用いてウェハ状態
のままで半導体装置の電気的特性試験を行なう手順につ
いて説明する。
移動機構5を用いて、ウェハチャック4上に固定されて
いるウェハ3内のいずれか2つの半導体チップ33の各
電極パッド34と、ブローブカード2上に固定されてい
る各ブローブ針21とが対向して接触するように位置合
せされる。ブローブ針21は、ウェハチャック4が第1
3図に示すA方向に動作することによって、電極バッド
34の表面上に接触する。
LSIに与えられる信号波形は、テストヘッド1で形成
され、ボゴピン12により出力される。
ポゴピン12は、ブローブカード2の金属膜27に圧着
接触されているため、テストヘッド1からの信号は金属
膜27から延びた金属パターン配線26,スルーホール
25および金属パターン配線23を介して、半田付けさ
れたプローブ針21に伝達され、ブローブ針21に圧着
接触している電極パッド34から半導体チップ33内の
LSIに印加される。LSIからの出力信号は上浦とは
逆経路でテストヘッド1に与えられ、テストヘッド1か
ら図示しないICテスタに与えられる。このようにして
、LSIの電気的特性試験が行なわれる。
[発明が解決しようとする課題] 上述のごとく、従来より、複数個の半導体チップの電気
的特性を同時に測定することのできるウェハブローバが
知られている。しかしながら、同時に測定することので
きる半導体チップの個数は、ブローブカード21側に接
続されるプローブ針21の外径が大きいこと、ブローブ
針21と金属パターン配線23とを半田付けするのに或
る程度の領域が必要であること、およびプローブ針21
が電極パッド34に接触していることを目視確認するた
めの開口部28が必要であり、そのためにブローブ針2
1は開口部28の周囲に配置せざるを得ないことなどに
より、制限される。このため、同時に測定することので
きる半導体チップの個数は、数個が限度であった。
ウェハを移動させることなく、一度に全チップをal定
することのできるような半導体集積回路の試験方法が特
開昭59−171131号公報に開示されている。そこ
には、選択的に上下に可動な複数のプローブ針がマトリ
クス状に配設された基板を、複数の半導体集積回路が形
成された半導体ウェハ上に載置し、制御系によって所望
のブローブ針を選択的に上下動させ、各半導体集積回路
のパッドに接触せしめて該半導体集積回路の電気的特性
を試験する技術が記載されている。
その試験方法では、ブローブ針はエア駆動力により押し
下げられ、エア駆動力がなくなったときばねの力により
復帰するようになっている。したがって、所望のプロー
ブ針を選択するとき、所望のプローブ針をエア駆動によ
り押し下げ、かつそれ以外のブローブ針をばね力により
復帰する必要がある。このように、この試験方法ではエ
ア駆動力によりブローブ針を機械的に運動させるため、
その選択動作が遅いという問題がある。
また、ブローブ針近辺に上下動させための機構を設けな
ければならないので、微細化には限度があり、電極パッ
ドのサイズやピッチ(間隔)が微細なものに適用するの
は困難である。
さらに、ウェハ内に形成される電極パッドが微細化して
、100μmx50μm程度となり、また、ピッチが8
0μm以下になると、ブローブ針を電極パッドに接触さ
せることができなくなる。
このため、ウェハ内に作り込まれる電極パッドのサイズ
やピッチが微細化すると、それに応じてプローブ針の外
径も小さくする必要がある。しかしながら、ブローブ針
の外径を微細化すると、プローブ針の製造が困難となり
、ブロープカードへのブローブ針の実装も困難となると
いう問題がある。
チップの微細化に伴う製造加工の困難性を解消するため
、ブローブ針の代わりにバンブ状の導電性接触子を用い
たブローブカードが実開昭61−179747号公報に
開示されている。第14図は、このような導電性接触子
を示す断面図である。
第14図を参照して、フレキシブル絶縁基板41にはス
ルーホール42が形成され、スルーホール42にはめっ
き43が施されている。スルーホール42を囲むめっき
43上には、半田を滴下するこどによりバンブ状の導電
性接触子44が形成されている。
上述の導電性接触子によれば、ブローブ針21に比べて
組立加工は容易になる。しかしながら、半田の滴下によ
り接触子を形成しているので、接触子を高精度に形成す
ることは困難である。
それゆえに、この発明の目的は、ウェハ上に形成された
多数の半導体装置を一括して試験することができ、かつ
ウェハ内に微細加工によって形成された多数の電極パッ
ドに対して高い精度の位置合わせが可能でありかつ製造
容易な接触子を有する半導体試験装置を提供することで
ある。
[課題を解決するための手段] この発明に係る半導体試験装置は、光透過性の絶縁性基
板と、半導体ウェハ上に形成された半導体装置のn1定
すべきすべての電極に対応して、絶縁性基板と一体的に
形成され、絶縁性基板の表面から突き出した突出し部と
、突出し部上に形成され、電極と電気的に接触可能な導
電層を含む接触部と、接触部と試験信号発生装置との間
に設けられ、測定すべき電極を選択するために試験信号
発生装置と接触部のいずれかとを接続するように電気的
に切換える切換回路手段とを備えて構成される。
[作用] この発明においては、電気絶縁性の基板に、半導体ウェ
ハ上の測定対象とすべきすべての電極に対応して基板表
面から突き出した接触部が形成されている。そして、該
接触部の導電層が電極と電気的に接触可能なようになっ
ている。したがって、半導体ウェハを平行移動させるこ
となく、半導体ウェハ単位で一括して測定することがで
きる。
また、測定すべき電極を選択するために試験信号発生装
置と接触部のいずれかとを接続するように電気的に切換
える切換回路が設けられている。
したがって、切換えを高速に行なえるので、テスト時間
を短縮することができる。
基板が光透過性であるため、半導体ウェハ上の電極と接
触部との接触状態,位置合わせ状態が視覚的に確認でき
る。
また、基板の突出し部は導電層自身によって形成されて
おらず、電気絶縁性基板に形成されている。このため、
微細に形成された半導体装置の電極に対応して、写真製
版技術を用いて微細な間隔で高密度に突出し部を基板上
に形成することが可能になる。
さらに、安価な絶縁性材料に突出し部および導電層を写
真製版技術により形成することができるので、自由なバ
ッドレイアウトに対するブローブカードが安価にかつ高
精度に得られる。
[発明の実施例] 以下、この発明の実施例を図について説明する。
第1図は、この発明の一実施例によるウェハブローバを
理解しやすくするために分解して示した斜視図であり、
特に、第1図(a)はテストヘッドを示し、第1図(b
)はブローブカードを示し、第1図(C)はウェハを示
す。第2図はウェハ上に設けられた半導体チップの電極
パッドを示す図であり、第3図は電極パッドにブローブ
カードの接触子が接触しようとしている状態を示す部分
拡大斜視図である。第4図はウェハブローバの使用状態
を示す断面図である。第5図はウェハプローバの電気的
構成を示す概略ブロック図である。
次に、第1図ないし第5図を参照して、この発明の一実
施例のウェハブローバの構造についテ説明する。
テストヘッド1は、ウェハ3上に形成された半導体チッ
プ33の機能動作の良否を判定するためのICテスタの
ヘッドであり、半導体チップ33へ印加する信号波形を
形成して、ポゴピン12から出力し、また、ボゴビン1
2を介して半導体チップ33からの信号を受取るもので
ある。ポゴビン12は、第1図(a)に示すように、4
本あるいは8本を1組として開口部11の中心から放射
状にかつ開口部11の周囲に沿って数百本配置される。
第1図(a)には、簡略化のため4本1組のボゴビンが
4組示されている。複数組のポゴピンのうち、少なくと
も1組のポゴピンはウェハ3上の半導体チップ33を選
択するための信号(以下、チップ選択信号と称する)を
ブローブカード2に供給するために用いられる。残りは
、電源洪給.テスト信号入出力等のために用いられる。
開口部11の大きさは、位置合わせを容易に行なうため
に、ウェハ3よりも大きいことが好ましい。
プローブカード2は透明または半透明の絶縁材料からな
る。このような材料としてガラスまたはセラミックスが
用いられる。透明または半透明の材料を用いたので、プ
ローブカード2に開口部がなくても、ブローブカードに
設けられる接触子とウェハ上の電極パッドとの接触状態
およびウェハ3上の位置マーク35による位置合わせ状
態を視覚的に確認することができる。ブローブカード2
上には、ポゴピン12の各組に対応して、金属膜27が
形成される。各金属膜27は、4本のボゴピンの各々に
対応して4つの部分271,272,273および27
4に絶縁分離されている。ブローブカード2上には、金
属膜27の各部分と金属パターン配線26を介して電気
的に接続される選択回路28が設けられる。選択回路2
8は、後の第5図で詳細に説明するが、テストヘッド1
からボゴピン12、金属膜27および金属パターン配線
26を介して入力される信号に基づいて、ウェハ3上に
設けられた複数の電極パッド34のうち、測定すべき電
極パッドを選択するための回路である。なお、上記チッ
プ選択信号は必ずしもテストヘッド1から供給される必
要はない。テストヘッド1から供給しない場合には、た
とえば外部装置7からチップ選択信号を選択回路28に
供給する。
ウェハ3上の各半導体チップ33にそれぞれ対応するブ
ローブカード2の各領域29には、複数のスルーホール
290が設けられる。第10図(b)には、簡略化のた
め1つの領域29のみが示されている。選択回路28が
設けられた表面とは反対のブローブカード2の表面には
、スルーホール290に近接して接触子294が設けら
れる。
接触子294は、ブローブカード2がウェハ3上の所定
位置に位置合せされたとき、第2図に示す半導体チップ
33内の各電極パッド34と対面するように形成される
。第3図に示すように、接触子294の表面は、金属薄
膜296に被覆されていて、電極バッド34と電気的に
接触するようになっている。この金属薄膜296は、ス
ルーホール290を介して、選択回路28から延びる金
属パターン配線292に電気的に接続される。
接触子294の間隔は〜80μ程度であり、各接触子2
94の電極パッド34と接触する面の大きさは、〜50
μmx〜50μm程度である。これらの寸法は、試験対
象としての半導体チップ33内に設けられる電極バッド
34のサイズおよびピッチに対応して設定される。この
ように、微細寸法,微細ピッチで接触子を形成すること
ができるので、微細寸法,微細ピッチのパッドを有する
LSI,多ピンを有するLSIのウェハテストに効力を
発揮する。
第3図に示すように、接触子294aは、ブローブカー
ド2の表面から突出しており、試験対象である電極パッ
ド34aの近傍に試験対象でない電極パッド34bが存
在している場合に、金属薄膜296aが電極パッド34
bに接触しないようにしている。すなわち、第3図に示
す段差Hは、電極パッドの高さh(約20μm程度)よ
りも大きくなっており、約50〜100μm程度である
第4図を参照して、多数個のLSIが作り込まれたウエ
八3はウェハチャック4に載置されて固定されている。
ウェハチャック4は少なくとも矢印八方向に移動可能に
なっている。この発明におけるウェハブローバはウェハ
単位で一括して測定することができるので、ウェハチャ
ック4は従来例のように大きく移動できる必要はないが
、位置合わせのために矢印八方向に対して垂直な面内で
も移動できるようになっている。ウェハチャック4が移
動することにより、ウェハ3内に設けられた電極バッド
34と、ブローブカード2の接触子294との位置合わ
せが行なわれる。プローブカード2は、透明または半透
明の材料で構成されているので、位置合わせを容易に行
なうことができる。
ブローブカード2はブローブ支持体70に取付けられた
汎用性アタッチメントボード71にねじ80によって固
定されている。電極パッド34に接する接触子294か
ら延び、ブローブカード2上に所定のパターンに従って
形成された金属パターン配線292は、選択回路28に
つながっている。選択回路28から延びる金属パターン
配線26に電気的に接続された金属膜27はポゴピン1
2aに電気的に接続している。ボゴピン12aは、汎用
性アタッチメントボード71上に形成された金属配線層
72に電気的に接続されている。この金属配線層は、テ
ストヘッド1に設けられたボゴピン12に電気的に接続
している。
なお、第4図において、破断線の内側の領域はその外側
の領域に比べて長手力向にのみ拡大されていること、お
よび選択回路28はその拡大された寸法では描ききれな
いので単に概念的に示されていることに注意されたい。
上述のように構成されたウェハブローバにおける電気的
構成を第5図を参照して詳細に説明する。
第5図において、簡略化のために3個の半導体チップ3
3a〜33cを試験対象とする場合が示されている。
第5図を参照して、テストヘッド1と選択回路28とは
?ItMライン60a,信号ライン60b,チップ選択
信号ライン60C,クロツク信号ライン60dおよび6
0eを介して接続される。電源ライン60aは電源を供
給するためのものである。
信号ライン60bは半導体チップ33a〜33cに与え
られる試験のための信号および半導体チップ33a〜3
3cから出力される試験結果としての信号を伝送するた
めのものである。チップ選択信号ライン60cは、チッ
プ選択信号を伝送するためのものである。クロック信号
ライン60d,60eは2相のクロック信号を伝送する
ためのものである。
選択回路28には、各半導体チップに対応してシフトレ
ジスタ281a〜281cが設けられるとともに、各電
極パッドに対応してリレー282が設けられる。シフト
レジスタ281a〜281Cはチップ選択信号を格納す
るもので、2相のクロック信号に基づき動作する。チッ
プ選択信号を各シフトレジスタに供給するため、各シフ
トレジスタ281a〜281Cは信号ライン60cを介
して接続されている。リレー282はシフトレジスタの
各ビットに応答して、電源ライン60aと電極バッド3
4との間または信号ライン60bと電極バッド34との
間を導通もしくは遮断するためものである。リレー28
2は、たとえば電界効果トランジスタ(FET)により
構成される。FETは高速に動作するので、速い選択動
作が得られる。
次に、テストモードにおけるウェハブローバの動作につ
いて説明する。
テストヘッド1からチップ選択信号ライン60Cを介し
てチップ選択信号が選択回路28に与えられる。チップ
選択信号はビット列からなり、そのビット長は各シフト
レジスタのビット列の和と等しいか、それよりも長い信
号となっている。第5図に示す例では、ビット列はたと
えば13ビットからなる。このビット列のうち、最初の
5ビットはシフトレジスタ281aに格納され、次の5
ビットはシフトレジスタ28lbに格納され、残りの3
ビットはシフトレジスタ281Cに格納される。各ビッ
トは、たとえば“0#であれば、対応するリレー282
により回路を遮断すべきことを示し、”1″であれば、
回路を導通すべきことを示す。したがって、テストヘッ
ド1から試験対象とすべき電極パッドのみが“1”であ
るようなビット列からなるチップ選択信号を選択回路2
8に与えることにより、テストヘッド1から試験対象の
電極パッド34に対して信号が伝達できる状態となる。
次に、テストへッド1から電源あるいは試験のための信
号が電源ライン60aあるいは信号ライン60bを介し
て各電極パッド34に与えられる。
このとき、リレー282により導通状態となっている電
極パッド34にのみ電源あるいは信号が与えられる。試
験結果としての信号は当該電極バッド34から出力され
、電源ライン60aあるいは信号ライン60bを介して
テストヘッド1に与えられる。これにより、半導体チッ
プ33に作り込まれているLSIのテストが行なわれる
なお、チップ選択信号により半導体チップ33aの電極
パッド34cと半導体チップ33bの電極パッド34d
とを選択し、半導体チップ33aのLSIと半導体チッ
プ33bのLSIとを電気的に接続して両者の有機的な
作用をテストすることもできる。たとえば、半導体チッ
プ33aのLSIがCPUであり、半導体チップ33b
のLS゛■がメモリであるような場合である。このよう
にして、選択回路28により、同時に複数個の半導体チ
ップをテストすることもできるし、1つ1つ半導体チッ
プを切換えてテストすることもできるし、半導体チップ
を複数個組合わせて総合的にテストすることもできる。
なお、シフトレジスタの代わりにラッチ回路を用いても
よい。
選択回路28は、ガラス基板等に金属膜および絶縁膜を
パターニングすることによって形成することができるの
で、安価にかつ大量に生産することができるとともに、
小型かつ軽量であるので取扱いやすい。
第6図,第7図および第8図はこの発明の他の実施例を
示す図である。第6図を参照して、ブローブカード2は
ウェハ内の半導体チップを電気的に接続する機能を有す
ることができる。ブローブカード2に設けられた金属パ
ターン配線297により1つの半導体チップ33dの出
力信号を他の半導体チップ33eに入力することができ
る。金属パターン配線297は途中で分岐した例であり
、金属パターン配線298は分岐しない例である。
第7図を参照して、ブローブカード2は、ウェハ内に任
意に設けられた半導体チップの電極パッドの配置に対応
することができる。第7図では、接触子294はそれぞ
れ形状の異なる半導体チツブ33f.33gおよび33
hの電極パッド34に対応して形成されている。このよ
うに、接触子を構成することにより、多品種小量生産の
LSIのウェハテストに効力を発揮する。第8図は複数
の半導体チップから構成されたウェハの例を示す。
次に、第3図に示されたブローブカードの製造方法につ
いて説明する。一例として、ブローブカ−ドの材料とし
て、感光性ガラスを用いた場合について説明する。iQ
A図〜第9G図はこの発明に従ったブローブカードの製
造方法を工程順に示す断面図である。
まず、第9A図を参照して、両面が研摩された感光性ガ
ラス200の上にマスク210が形成される。このマス
ク210は紫外線を透過する領域211を有する。この
マスク210を用いて、矢印で示される方向に紫外線が
照射されることによって感光性ガラス200が露光処理
される。
次に、第9B図を参照して、感光性ガラス200におい
て潜像が形成される領域、すなわち、感光した部分のみ
が所定の熱処理によって結晶化される。感光性ガラスは
紫外線に感光し、感光後の加熱現像処理によって金属コ
ロイドが生じ、さらにその金属コロイドが核となって結
晶が生成する。
このように結晶化された部分201が感光性ガラス20
0において感光した部分に形成される。この結晶化した
部分は非常に微細で酸に溶けやすい性質を有する。
さらに、第9C図に示すように、結晶化した部分201
が酸によってエッチングされる。このようにして、スル
ーホール290となる部分が形成される。
第9D図に示すように、透過する部分221を有するマ
スク220が感光性ガラス200上に形成される。この
マスク220を用いて矢印で示される方向に紫外線が照
射されることによって感光性ガラス200が露光される
第9E図を参照して、所定の現像処理が施されることに
よって感光した部分、すなわち、潜像が形成される部分
のみが結晶化した部分201となる。
第9F図に示すように、結晶化した部分201を酸によ
ってエッチングする。このとき、エッチング時間を調節
することによって、除去される深さを調整し、段差部分
が形成される。このようにして、凸部230を有するブ
ローブカード2が形成される。
第9G図を参照して、ブローブカード2の表面上に、た
とえばニッケル等の無電解めっきによって金属薄膜29
6が付着される。次に、これをバターニングして第3図
に示すブローブカード2が得られる。
[発明の効果] 以上のようにして、この発明によれば、ウェハ単位で一
括して半導体装置を試験することのできる半導体試験装
置が得られる。また、ウェハ内に微細加工によって形成
された多数の電極パッドに対して高精度の位置合わせが
可能であり、かつ製造容易な接触部を有する半導体試験
装置が得られる。
【図面の簡単な説明】
第1図はこの発明の一実施例によるウェハブローバを理
解しやすくするために分解して示した斜視図である。第
2図はウェハ上に設けられる半導体チップの電極パッド
を示す図である。第3図は電極パッドにブローブカード
の接触子が接触しようとしている状態を示す部分拡大斜
視図である。 第4図はウェハプローバの使用状態を示す断面図である
。第5図はウェハブローバの電気的構成を示す概略ブロ
ック図である。第6図,第7図および第8図はこの発明
の他の実施例を示す図である。 第9A図ないし第9G図はこの発明に従ったブローブカ
ードの製造方法工程順に示す断面図。第10図は従来の
ウェハブローバを理解しやすくするために分解して示し
た斜視図である。第11図は下方から見たブローブカー
ドの外観を示す斜視図である。第12図はウェハ上の電
極パッドに細長い導電針が接触している状態を示す部分
拡大斜視図である。第13図はウェハブローバの使用状
態を示す断面図である。第14図は従来の導電性接触子
を示す断面図である。 図において、1はテストヘッド、2はブローブカード、
3は半導体ウェハ、12はボゴピン、26は金属パター
ン配線、27は金属膜、28は選択回路、33は半導体
チップ、34は電極パッド、281a 〜281cはシ
フトレジスタ、282はリレー、290はスルーホール
、292は金属パターン配線、294は接触子、296
は金属薄膜を示す。 なお、図中、同一符号は同一または相当する部分を示す

Claims (1)

  1. 【特許請求の範囲】  試験信号発生装置からの試験信号を用いて半導体ウェ
    ハ上に形成された半導体装置の電気的特性を試験する半
    導体試験装置であって、 光透過性の絶縁性基板と、 前記半導体ウェハ上に形成された前記半導体装置の測定
    すべきすべての電極に対応して、前記絶縁性基板と一体
    的に形成され、前記絶縁性基板の表面から突き出した突
    出し部と、 前記突出し部上に形成され、前記電極と電気的に接触可
    能な導電層を含む接触部と、 前記接触部と前記試験信号発生装置との間に設けられ、
    測定すべき前記電極を選択するために前記試験信号発生
    装置と前記接触部のいずれかとを接続するように電気的
    に切換える切換回路手段とを備えた、半導体試験装置。
JP1056718A 1989-03-09 1989-03-09 半導体試験装置 Pending JPH02237047A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1056718A JPH02237047A (ja) 1989-03-09 1989-03-09 半導体試験装置
US07/474,609 US5055780A (en) 1989-03-09 1990-02-05 Probe plate used for testing a semiconductor device, and a test apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1056718A JPH02237047A (ja) 1989-03-09 1989-03-09 半導体試験装置

Publications (1)

Publication Number Publication Date
JPH02237047A true JPH02237047A (ja) 1990-09-19

Family

ID=13035266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1056718A Pending JPH02237047A (ja) 1989-03-09 1989-03-09 半導体試験装置

Country Status (2)

Country Link
US (1) US5055780A (ja)
JP (1) JPH02237047A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129053A (ja) * 1994-10-31 1996-05-21 Nec Corp 集積回路試験装置
US6504223B1 (en) * 1998-11-30 2003-01-07 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
JP2010540935A (ja) * 2007-09-27 2010-12-24 フォームファクター, インコーポレイテッド シリアル制御インテリジェントスイッチを使用してデバイスをテストするための方法及び装置
JP2010540909A (ja) * 2007-09-25 2010-12-24 フォームファクター, インコーポレイテッド シリアル制御された資源を使用して装置を検査するための方法及び装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US6043563A (en) * 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US6288561B1 (en) * 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
US5323107A (en) * 1991-04-15 1994-06-21 Hitachi America, Ltd. Active probe card
FR2677772B1 (fr) * 1991-06-11 1993-10-08 Sgs Thomson Microelectronics Sa Carte a pointes pour testeur de puces de circuit integre.
US5210485A (en) * 1991-07-26 1993-05-11 International Business Machines Corporation Probe for wafer burn-in test system
US5323105A (en) * 1991-08-08 1994-06-21 International Business Machines Corporation Test template for monitoring the pins of a multi-pin chip cirucit package
US5389874A (en) * 1991-09-18 1995-02-14 Hewlett-Packard Company Method for control of ground bounce above an internal ground plane in a short-wire board test fixture
US5293516A (en) * 1992-01-28 1994-03-08 International Business Machines Corporation Multiprobe apparatus
US5336992A (en) * 1992-06-03 1994-08-09 Trw Inc. On-wafer integrated circuit electrical testing
US5479109A (en) * 1992-06-03 1995-12-26 Trw Inc. Testing device for integrated circuits on wafer
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5897326A (en) * 1993-11-16 1999-04-27 Eldridge; Benjamin N. Method of exercising semiconductor devices
US6624648B2 (en) * 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US6246247B1 (en) 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US5781021A (en) * 1994-01-11 1998-07-14 Key Solutions Ltd. Universal fixtureless test equipment
AU4283996A (en) * 1994-11-15 1996-06-19 Formfactor, Inc. Electrical contact structures from flexible wire
KR100335168B1 (ko) * 1994-11-15 2002-05-04 이고르 와이. 칸드로스 반도체 장치에 일시 접속후 영구 접속하는 방법
US5903161A (en) * 1995-01-26 1999-05-11 Denki Kagaku Kogyo Kabushiki Kaisha Electrically conductive rod-shaped single crystal product and assembly for measuring electrical properties employing such product, as well as processes for their production
US5736850A (en) * 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
US6483328B1 (en) * 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US5746660A (en) * 1995-11-29 1998-05-05 T & R Assembly, Inc. Game table tilt and roll support
WO1997027490A1 (en) * 1996-01-25 1997-07-31 General Dynamics Information Systems, Inc. Performing an operation on an integrated circuit
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JP2940475B2 (ja) * 1996-06-24 1999-08-25 日本電気株式会社 Icのパッケージ、icのプローバ及びそれらの製造方法
US6020750A (en) * 1997-06-26 2000-02-01 International Business Machines Corporation Wafer test and burn-in platform using ceramic tile supports
JP3100930B2 (ja) * 1997-09-10 2000-10-23 株式会社双晶テック コンタクトプローブ
US6677776B2 (en) 1998-05-11 2004-01-13 Micron Technology, Inc. Method and system having switching network for testing semiconductor components on a substrate
US6337577B1 (en) 1998-05-11 2002-01-08 Micron Technology, Inc. Interconnect and system for testing bumped semiconductor components with on-board multiplex circuitry for expanding tester resources
US6246250B1 (en) * 1998-05-11 2001-06-12 Micron Technology, Inc. Probe card having on-board multiplex circuitry for expanding tester resources
US6650135B1 (en) * 2000-06-29 2003-11-18 Motorola, Inc. Measurement chuck having piezoelectric elements and method
US6426638B1 (en) 2000-05-02 2002-07-30 Decision Track Llc Compliant probe apparatus
JP6254038B2 (ja) * 2014-04-10 2017-12-27 株式会社ヨコオ プローブカバー
JP6525831B2 (ja) * 2015-09-15 2019-06-05 株式会社ヨコオ コンタクトユニット及び検査治具
US11555830B2 (en) * 2019-08-29 2023-01-17 Hrl Laboratories, Llc Small pitch integrated knife edge temporary bonding microstructures
US11562984B1 (en) 2020-10-14 2023-01-24 Hrl Laboratories, Llc Integrated mechanical aids for high accuracy alignable-electrical contacts

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647851A (en) * 1980-02-28 1987-03-03 General Dynamics, Pomona Division Fine line circuitry probes and method of manufacture
JPS59171131A (ja) * 1983-01-13 1984-09-27 Fujitsu Ltd 半導体集積回路の試験方法
US4719417A (en) * 1983-05-03 1988-01-12 Wentworth Laboratories, Inc. Multi-level test probe assembly for IC chips
JPS61179747A (ja) * 1984-12-30 1986-08-12 Fujitsu Ltd プリンタスペ−ス制御方式
US4780836A (en) * 1985-08-14 1988-10-25 Kabushiki Kaisha Toshiba Method of testing semiconductor devices using a probe card
JPS6258650A (ja) * 1985-09-06 1987-03-14 Nippon Denshi Zairyo Kk 非接触形プロ−ブカ−ド
JPH0795749B2 (ja) * 1986-12-17 1995-10-11 日本電信電話株式会社 蓄積形通信網
JPH0719812B2 (ja) * 1987-04-09 1995-03-06 東京エレクトロン株式会社 検査装置
US4912399A (en) * 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
US4922192A (en) * 1988-09-06 1990-05-01 Unisys Corporation Elastic membrane probe
US4912401A (en) * 1989-01-18 1990-03-27 Tektronix, Inc. Connection apparatus for interactively accessing an electronic device in a pin grid array socket

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129053A (ja) * 1994-10-31 1996-05-21 Nec Corp 集積回路試験装置
US6504223B1 (en) * 1998-11-30 2003-01-07 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
KR100491453B1 (ko) * 2000-09-16 2005-05-25 가부시키가이샤 어드밴티스트 접점 구조와 그 제조 방법 및 이를 이용한 프로브 접점조립체
JP2010540909A (ja) * 2007-09-25 2010-12-24 フォームファクター, インコーポレイテッド シリアル制御された資源を使用して装置を検査するための方法及び装置
JP2015232580A (ja) * 2007-09-25 2015-12-24 フォームファクター, インコーポレイテッド シリアル制御された資源を使用して装置を検査するための方法及び装置
JP2010540935A (ja) * 2007-09-27 2010-12-24 フォームファクター, インコーポレイテッド シリアル制御インテリジェントスイッチを使用してデバイスをテストするための方法及び装置
US8872534B2 (en) 2007-09-27 2014-10-28 Formfactor, Inc. Method and apparatus for testing devices using serially controlled intelligent switches

Also Published As

Publication number Publication date
US5055780A (en) 1991-10-08

Similar Documents

Publication Publication Date Title
JPH02237047A (ja) 半導体試験装置
US6420892B1 (en) Calibration target for calibrating semiconductor wafer test systems
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
US5042148A (en) Method of manufacturing a probing card for wafer testing
US6551844B1 (en) Test assembly including a test die for testing a semiconductor product die
JPH07114227B2 (ja) ウエハ試験用探触板
JP2005300545A (ja) 電気信号接続装置及びこれを用いたプローブ組立体並びにプローバ装置
US6737879B2 (en) Method and apparatus for wafer scale testing
JP2012093375A (ja) 接触子組立体を用いたlsiチップ検査装置
JPH10206464A (ja) プローブ装置
JP2004274010A (ja) プローバ装置
JP4185218B2 (ja) コンタクトプローブとその製造方法、および前記コンタクトプローブを用いたプローブ装置とその製造方法
JP3135135B2 (ja) 半導体装置,その製造方法,その試験方法及びその試験装置
KR200339978Y1 (ko) 프로브 가이드 조립체
JP3446636B2 (ja) コンタクトプローブ及びプローブ装置
JPH01318245A (ja) プローブカード検査用治具
JP2004245669A (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JP2003218180A (ja) ウェーハレベルのバーンインおよびテスト
JP2010054487A (ja) プローバ装置
JP2001133523A (ja) コンタクトプローブの検査装置
JP2003121470A (ja) プローブの製造方法及びプローブ
JPH04199836A (ja) 半導体装置の試験用プローブ・カード
JP5077736B2 (ja) 接触子組立体及びこれを用いたlsiチップ検査装置
KR100460470B1 (ko) 웨이퍼레벨번-인공정및시험
JPH10339740A (ja) プローブ装置