DE3637502A1 - Mikromechanische testeinrichtung - Google Patents

Description

Die Erfindung betrifft eine Einrichtung zum Testen der Funktion ingetrierter Schaltungen.

Solche Einrichtungen sind in verschiedenen Ausführungs­ formen bekannt. Durch die DE-PS 29 18 948 ist eine Kon­ taktvorrichtung zum Anschließen einer gedruckten Schal­ tung an ein Prüfgerät offenbart worden, bei dem beweg­ lich gehalterte Kontaktstifte auf gewünschte Stellen der Leiterbahnen einer gedruckten Schaltung aufgesetzt werden, wobei ein Ultraschallgeber mit diesen Kontakt­ stiften in Verbindung steht und diese in Ultraschall­ schwingungen versetzt. Diese Einrichtung soll in der Lage sein, bereits mit einer Schutzschicht überzogene Leiterplatten zu prüfen. Diese Einrichtung ist jedoch nur für spezielle Prüflinge und Prüfgeräte geeignet.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Einrichtung der eingangs genannten Art zu schaf­ fen, die nicht nur Chips testen kann, die noch auf dem Waver sind, sondern daß gleichzeitig mehrere oder alle Chips auf einem Waver getestet werden können. Diese Aufgabe wird durch die im Anspruch 1 aufgeführten Maß­ nahmen gelöst. In den Unteransprüchen werden Ausgestal­ tungen präzisiert und in der nachfolgenden Beschreibung wird ein Ausführungsbeispiel erläutert, das in den Fi­ guren der Zeichnung schematisch skizziert ist. Es zei­ gen:

Fig. 1 eine schematische Darstellung eines Testwavers mit den Bussystemen und dem Rechner,

Fig. 2 eine vergrößerte Draufsicht auf ein Testchip in seinem Aufbau und seiner Ansteuerung,

Fig. 3 eine perspektivische Draufsicht auf einen mikromechanischen Testadapter in vergrößertem Maßstab.

Ehe auf die Funktionsweise der vorgeschlagenen Einrich­ tung eingegangen wird, soll der Aufbau bzw. die Kon­ struktion derselben erklärt werden. Im wesentlichen handelt es sich um drei Bauelemente, dem bzw. den mikromechanischen Testadaptern (Fig. 3), dem Testchip (Fig. 2) und dem Testwaver (Fig. 1).

Der mikromechanische Testadapter 10 weist eine Test­ spitze 11 aus einem leitenden Material auf, welches mehrere 10 µm stark an entsprechenden Punkten aufge­ bracht ist, beispielsweise durch Aufdampfung von Gold. Die Testspitze 11 ist durch elektrisch leitende Verbin­ dungsbahnen 12 zur Umgebung hin versehen, aber auch mit mechanischen Verbindungen, die so konzipiert sind, daß eine federnde Lagerung der Testspitze 11 ermöglicht wird. Die Restflächen der Adapteroberfläche 14 werden einer Ätzbearbeitung unterzogen, damit sich die Test­ spitze 11 im Siliziumsubstrat senkrecht zur Oberfläche bewegen kann.

Die Konzeption des Testchips 20 sieht vor, daß eine An­ zahl Testadapter 10 mit ihren Testspitzen 11 ent­ sprechend den "Bondpad′s" des zu testenden Chips ange­ ordnet sind. Hierbei besteht nunmehr durch die Kon­ struktion des Testadapters 10 die Möglichkeit, am zu testenden Chip zusätzliche Teststellen einzubauen, was bisher ja nicht möglich war. Weiterhin weist der Test­ chip 20 eine einfache Testlogik auf, die aus Registern, kleinen Speichern, Vergleichern usw. gebildet ist, um Testmuster oder Testmusterfolgen aufzunehmen. Diese Testlogik steuert die einzelnen Testpunkte an und kann im Hinblick auf eine erhöhte Zuverlässigkeit redundant ausgelegt werden. Weiterhin ist der Testchip mit Ver­ sorgungsleitungen 27 versehen, wie beispielsweise Span­ nungen, Erde, Clock usw., die über bestimmte Testpunkte auf dem Chip geführt werden und so auch die Versorgung des zu testenden Chips übernehmen können.

Der Testwaver 30 weist nun Testchips 20 entsprechend den Chips auf dem zu testenden Waver auf, und außerdem wird er zur Versorgung der einzelnen Testlogiken mit Daten von sogenannten Bussystemen angesteuert, z.B. von einem Bussystem 21 für Stimulationsdaten, die an die Teststellen angelegt werden, ferner ein Bussystem 22 für Vergleichsdaten, die an anderen Teststellen ange­ fragt werden sollen und weiterhin von einem Bussystem 23 für Kontrolldaten, beispielsweise welche Antwortbits maskiert werden sollen, etc. Art und Anzahl der Bussys­ teme richtet sich natürlich nach dem Testkonzept. Wei­ terhin ist dem Testwaver 30 ein Sternsystem 24 zugeord­ net, das jeden einzelnen Testchip mit dem übergeordne­ ten Rechner 25 verbindet. Auf diesem Sternsystem 24 werden nur relativ wenige Daten übertragen, z.B. "Test o.k.", "Chip enable" und ähnliche Informationen. Ver­ sorgungsleitungen 27 für die Testchips 20 und die zu testenden Chips gehören zur Konstruktion des Testwavers 30 wie beispielsweise auch Treiber, Fixierungen usw.

Ein Gesamttest läuft wie folgt ab:

Der Rechner 25 schickt Stimulations- 21, Vergleichs­ 22 und Kontrolldaten 23 an die Testchips 20. Diese wer­ den von der lokalen Testlogik 28 übernommen und in Registern bzw. Speichern abgelegt. Dann aktiviert der Rechner 25 den Testvorgang und zwar für alle zu testen­ den Chips gleichzeitig, wenn dies möglich ist, oder nur für Chipgruppen oder Einzelchips. Dies wird von den Störungen durch HF oder auftretende Wärmeprobleme ab­ hängen.

Die lokale Testlogik 28 legt die Stimulationsdaten 21 an die Eingänge bzw. Eingangspad′s und vergleicht die Ausgänge mit den Vergleichsdaten 22 bzw. Testmustern, gegebenenfalls unter Berücksichtigung von Kontrolldaten 23. Das Testergebnis 26 wird dann in einem Ergebnisre­ gister abgespeichert, das im Minimalfall eine Ja-Nein-Anzeige initiiert. Der Rechner 25 frägt die Testergebnisse ab und speichert sie intern.

Claims (7)

1. Einrichtung zum Testen der Funktion integrierter Schaltungen (Chips), dadurch gekennzeich­ net, daß sich die Einrichtung aus mikromechanischen Testadaptern (10) für die Verwendung in Testchips (20), die in Anzahl und Form den zu prüfenden Chips entspre­ chen und einen sogenannten Testwaver (30) zusammen­ setzt, der neben den Testchips (20) Bussysteme (21, 22, 23) zur Datenversorgung der einzelnen Testlogiken (28) ein Sternsystem (24) zur Verbindung der einzelnen Test­ chips (20) mit einem Rechner (25) und Versorgungslei­ tungen (27) sowohl für die Testchips (20) als auch die zu prüfenden Chips aufweist.

2. Einrichtung nach Anspruch 1, dadurch ge­ kennzeichnet, daß der mikromechanische Testadapter (10) als Träger der Testspitze (11) ausge­ bildet ist, die mit einer mehrere 10 µm dicken, lei­ tenden Materialschicht überzogen ist, elektrisch lei­ tende Verbindungsbahnen (12) zur Umgebung und mechani­ sche Verbindungen (13) für eine federnde Lagerung auf­ weist, und die übrige Adapteroberfläche (14) so unter­ ätzt ist, daß sich die Testspitze (11) im Siliziumsub­ strat senkrecht zur Oberfläche (14) bewegen kann.

3. Einrichtung nach den Ansprüchen 1 oder 2, da­ durch gekennzeichnet, daß die Bus­ systeme (21, 22, 23) zur Versorgung der einzelnen Test­ logiken (28) in den Testchips (20) Stimulationsda­ ten (21) übermitteln, die an die Teststellen angelegt werden, ferner Vergleichsdaten (22), die an anderen Teststellen abgefragt werden sollen und Kontrolldaten (23) transferieren.

4. Einrichtung nach den Ansprüchen 1 bis 3, da­ durch gekennzeichnet, daß das dem Testwaver (30) zugeordnete Sternsystem (24) nur wenige spezielle Daten, wie beispielsweise "Test o.k","Chip enable" etc. überträgt.

5. Einrichtung nach einem oder mehreren der An­ sprüche 1 bis 4, dadurch gekennzeich­ net, daß die vom Rechner (25) an die Testchips übermittelten Stimulations- (21), Vergleichs- (22) und Kontrolldaten (23) von der lokalen Testlogik (28) übernommen und in Registern bzw. Speichern abgelegt werden.

6. Einrichtung nach einem oder mehreren der An­ sprüche 1 bis 5, dadurch gekennzeich­ net, daß der Rechner (25) den Test für gleichzeitig alle Chips (20) oder für Gruppen oder für einzelne Chips steuert, die Testergebnisse abfrägt und intern speichert.

7. Einrichtung nach einem oder mehreren der An­ sprüche 1 bis 6, dadurch gekennzeich­ net, daß die lokale Testlogik (28) des Testchips (20) die Stimulationsdaten (21) an die Eingangspfade legt und die Ausgangssignale mit den Vergleichsdaten (22) unter Berücksichtigung der Kontrollinformationen (23) vergleicht.