JPS60206042A - セミ・カスタム集積回路 - Google Patents
セミ・カスタム集積回路Info
- Publication number
- JPS60206042A JPS60206042A JP59061354A JP6135484A JPS60206042A JP S60206042 A JPS60206042 A JP S60206042A JP 59061354 A JP59061354 A JP 59061354A JP 6135484 A JP6135484 A JP 6135484A JP S60206042 A JPS60206042 A JP S60206042A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- pad
- line
- wiring
- signal waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 11
- 238000010894 electron beam technology Methods 0.000 abstract description 8
- 239000000523 sample Substances 0.000 abstract description 7
- 238000003491 array Methods 0.000 abstract 1
- 238000013461 design Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、セル・ライブラリを用いて自動設計される
セミ・カスタム集積回路に係わるもので、特に自動配置
配線された集積回路の内部信号波形の観測が可能なセミ
・カスタム集積回路に関する。
セミ・カスタム集積回路に係わるもので、特に自動配置
配線された集積回路の内部信号波形の観測が可能なセミ
・カスタム集積回路に関する。
［発明の技術的背景］
一般に、この種の集積回路における設計の一手法として
、図形処理装置上に予め登録されている固有の物理的マ
スク・パターンをもつ基本ゲート。
、図形処理装置上に予め登録されている固有の物理的マ
スク・パターンをもつ基本ゲート。
複合ゲート、フリップ７０ツブ、およびその他一般的に
使用される論理ブロックから成るセル・ライブラリを使
用して、ある特定の論理機能を実現するために、個々の
セルの接続情報に基づき電子計算機によって自動配置配
線を行ない、目的の回路を設計する方法が用いられてい
る。このような設計方式は、スタンダード・セル方式と
呼ばれるもので、少量多品種の集積回路の設計や人手設
計に負えない超大規模集積回路の短期間での設計にしば
しば用いられている。
使用される論理ブロックから成るセル・ライブラリを使
用して、ある特定の論理機能を実現するために、個々の
セルの接続情報に基づき電子計算機によって自動配置配
線を行ない、目的の回路を設計する方法が用いられてい
る。このような設計方式は、スタンダード・セル方式と
呼ばれるもので、少量多品種の集積回路の設計や人手設
計に負えない超大規模集積回路の短期間での設計にしば
しば用いられている。
［背景技術の問題点］
ところで、人手レイアウトによる集積回路の設計番、よ
、ｉ、゛ア上、７）５こ、、特定。ヶー、がライアウト
され、特定の信号線がどこに形成されるかは、レイアウ
トの時点で明らかになっている。従って、人手レイアウ
トの場合は、レイアウトの時点でチップ内部の信号波形
をモニタするための探針用、あるいは電子ビーム・テス
タ用の数十ミクロン角の金属パッドを被観測信号線に容
易に付加づることができる。第１図は、このような人手
レイアウト設計によって、信号線に内部信号波形モニタ
用の金属パッドをレイアウトした例を示している。
、ｉ、゛ア上、７）５こ、、特定。ヶー、がライアウト
され、特定の信号線がどこに形成されるかは、レイアウ
トの時点で明らかになっている。従って、人手レイアウ
トの場合は、レイアウトの時点でチップ内部の信号波形
をモニタするための探針用、あるいは電子ビーム・テス
タ用の数十ミクロン角の金属パッドを被観測信号線に容
易に付加づることができる。第１図は、このような人手
レイアウト設計によって、信号線に内部信号波形モニタ
用の金属パッドをレイアウトした例を示している。
図において、１１は被観測信号線で、′この信号線１１
には信号波形観測用の金属パッド１２が接続形成される
。このように、内部信号波形モニタ用のパッド１２は、
レイアウト時に発生した空き領域を利用してそこにレイ
アウトするのが一般的である。
には信号波形観測用の金属パッド１２が接続形成される
。このように、内部信号波形モニタ用のパッド１２は、
レイアウト時に発生した空き領域を利用してそこにレイ
アウトするのが一般的である。
これに対し、上記スタンダード・セル方式における集積
回路の設計においては、セルの配置および信号線の結線
は電子計算機により自動的になされるため、チップ上の
どこにセルが配置されるか、また信号線がどこに形成さ
れるかは自動設計後でなければ知ることはできない。こ
のためスタンダード・セル方式で形成される集積回路に
おいては、チップ内部の特定の信号線の波形をモニタし
ようとすると、自動配置配線の終了後に波形をモニタす
べき信号線を配線パターンの中から探し出し、次に、波
形モニタ用パッドを形成すべき空き領域を探し出してパ
ッドを形成し、このパッドと上記信号線とを人手によっ
て接続しなければならない。
回路の設計においては、セルの配置および信号線の結線
は電子計算機により自動的になされるため、チップ上の
どこにセルが配置されるか、また信号線がどこに形成さ
れるかは自動設計後でなければ知ることはできない。こ
のためスタンダード・セル方式で形成される集積回路に
おいては、チップ内部の特定の信号線の波形をモニタし
ようとすると、自動配置配線の終了後に波形をモニタす
べき信号線を配線パターンの中から探し出し、次に、波
形モニタ用パッドを形成すべき空き領域を探し出してパ
ッドを形成し、このパッドと上記信号線とを人手によっ
て接続しなければならない。
この際、必ずしもパッドを形成できる空き領域が存在す
るとは限らず、たとえ幸運にもパッドを形成できる領域
があったとしても、被観測信号線からパッドまでの引き
込み線を、自動配置配線されたセル領域の配線領域を縫
ってレイアウトするのは、配線領域に空きトラックがな
ければほとんど不可能である。
るとは限らず、たとえ幸運にもパッドを形成できる領域
があったとしても、被観測信号線からパッドまでの引き
込み線を、自動配置配線されたセル領域の配線領域を縫
ってレイアウトするのは、配線領域に空きトラックがな
ければほとんど不可能である。
［発明の目的］
この発明は上記のような事情に柘みてなされたもので、
その目的とするところは、スタンダード・セル方式によ
って自動配置配線されて設計される集積回路において、
チップ内部信号モニタ用のパッドを容易に付加できるセ
ミ・カスタム集積回路を提供することである。
その目的とするところは、スタンダード・セル方式によ
って自動配置配線されて設計される集積回路において、
チップ内部信号モニタ用のパッドを容易に付加できるセ
ミ・カスタム集積回路を提供することである。
［発明の概要］
すなわち、この発明においては、上記の目的を達成する
ために、スタンダード・セル方式におけるセル・ライブ
ラリの中に、チップ内部信号波形モニタ用のパッドを有
する内部信号波形モニタ用のセルを設け、このセルを自
動配線することによって、観測しようとする信号線の波
形をモニタするようにしたものである。
ために、スタンダード・セル方式におけるセル・ライブ
ラリの中に、チップ内部信号波形モニタ用のパッドを有
する内部信号波形モニタ用のセルを設け、このセルを自
動配線することによって、観測しようとする信号線の波
形をモニタするようにしたものである。
［発明の実施例コ
以下、この発明の一実施例について図面を参照して説明
する。第２図は、図形処理装置上に予め登録されている
論理ブロックから成るセル・ライブラリに設けられる、
内部信号波形モニタ・セル１０のパターン平面図を示し
ている。図において、１３は探針あるいは電子ビーム・
テスタからの電子ビームを当てる金属パッド、１４は当
セル１０に隣接するセルの電源線を相互接続するための
金属配線層、１５は同様に隣接するセルのグランド線を
接続するための金属配線層、１６は配線領域から当セル
１０の信号波形モニタ・パッド１３に被観測信号線を引
き込むための配線であり、セルの上辺、下辺、あるいは
左右辺から引き込まれる。ここではセル１０の下辺方向
から引き込んだ場合を示している。
する。第２図は、図形処理装置上に予め登録されている
論理ブロックから成るセル・ライブラリに設けられる、
内部信号波形モニタ・セル１０のパターン平面図を示し
ている。図において、１３は探針あるいは電子ビーム・
テスタからの電子ビームを当てる金属パッド、１４は当
セル１０に隣接するセルの電源線を相互接続するための
金属配線層、１５は同様に隣接するセルのグランド線を
接続するための金属配線層、１６は配線領域から当セル
１０の信号波形モニタ・パッド１３に被観測信号線を引
き込むための配線であり、セルの上辺、下辺、あるいは
左右辺から引き込まれる。ここではセル１０の下辺方向
から引き込んだ場合を示している。
なお、上記引き込み線１６は電源線１４およびグランド
線１５とは電気的に絶縁された層で構成されている。
線１５とは電気的に絶縁された層で構成されている。
第３図は、上記第２図における金属パッド１３に探針を
当てた場合に、この探針の有する容旦によって被観測信
号波形に変化を生じさせないために、ＣＭＯＳインバー
タから成るドライバ１７を設けた場合のモニタ・セル１
０のパターン平面図を示している。図において、前記第
２図と同一構成部には同じ符号を付してその説明は省略
する。
当てた場合に、この探針の有する容旦によって被観測信
号波形に変化を生じさせないために、ＣＭＯＳインバー
タから成るドライバ１７を設けた場合のモニタ・セル１
０のパターン平面図を示している。図において、前記第
２図と同一構成部には同じ符号を付してその説明は省略
する。
第４図は、上記第２図および第３図に示した内部信号波
形モニタ・セル１０を、スタンダード・セル方式の集積
回路で使用した場合の一例を示している。１ａ、ｌｂは
セル列、２は配線領域、１８゜１９は被観測信号線であ
り、設計の際にこの観測したい信号線１８．１９が内部
信号波形モニタ・セル１０に自動配線されるように、自
動配置配線プログラムに対して予め接続情報を与えてお
く。このようにすると、電子計算機による自動配置配線
時において、被観測信号線ネットに内部信号波形モニタ
・セル１０が結線される。そして、このセル１０のパッ
ドに探針あるいは電子ビーム・テスタの電子ビームを当
てることにより、容易にチップ内部の信号波形を観測で
きる。
形モニタ・セル１０を、スタンダード・セル方式の集積
回路で使用した場合の一例を示している。１ａ、ｌｂは
セル列、２は配線領域、１８゜１９は被観測信号線であ
り、設計の際にこの観測したい信号線１８．１９が内部
信号波形モニタ・セル１０に自動配線されるように、自
動配置配線プログラムに対して予め接続情報を与えてお
く。このようにすると、電子計算機による自動配置配線
時において、被観測信号線ネットに内部信号波形モニタ
・セル１０が結線される。そして、このセル１０のパッ
ドに探針あるいは電子ビーム・テスタの電子ビームを当
てることにより、容易にチップ内部の信号波形を観測で
きる。
以下、上述したスタンダード・セル方式による集積回路
の設計を、第５図に示す回路を例に取り説明する。この
回路は、入力信号ＩＮ１が供給されるインバータ２６．
このインバータ２０の出力および入力信号ＩＮ２が供給
されるナントゲート２１、このナントゲート２１の出力
および入力信号ＩＮ３が供給されるノアゲート２２、お
よびこのノアゲート２２の出力信号が供給されるインバ
ータ２３とから成り、このインバータ２３から出力信号
ＯＵＴを得る。今、ノアゲート２２の出力端側のノード
Ａの信号波形を外部から観測できるようにモニタ・セル
１０を配置するものとする。セル・ライブラリには、ス
タンダード・セルとして、第６図（ａ）〜（ｄ）に示す
ようなインバータ２４ａ 、 ２人カナンドグート２４
ｂ 、 ２人カッアゲート２４Ｃ１および波形モニタ・
セル２４ｄの各構成エレメントを予め登録しておく。こ
の時、上記各構成エレメントとしてのセル２４ａ〜２４
ｄの内部マスク・パターン、端子位置、およびセルの外
形９寸法等が記憶される。これらの各セルのデータは後
に述べる自動配置配線の入力データの一つとなる。
の設計を、第５図に示す回路を例に取り説明する。この
回路は、入力信号ＩＮ１が供給されるインバータ２６．
このインバータ２０の出力および入力信号ＩＮ２が供給
されるナントゲート２１、このナントゲート２１の出力
および入力信号ＩＮ３が供給されるノアゲート２２、お
よびこのノアゲート２２の出力信号が供給されるインバ
ータ２３とから成り、このインバータ２３から出力信号
ＯＵＴを得る。今、ノアゲート２２の出力端側のノード
Ａの信号波形を外部から観測できるようにモニタ・セル
１０を配置するものとする。セル・ライブラリには、ス
タンダード・セルとして、第６図（ａ）〜（ｄ）に示す
ようなインバータ２４ａ 、 ２人カナンドグート２４
ｂ 、 ２人カッアゲート２４Ｃ１および波形モニタ・
セル２４ｄの各構成エレメントを予め登録しておく。こ
の時、上記各構成エレメントとしてのセル２４ａ〜２４
ｄの内部マスク・パターン、端子位置、およびセルの外
形９寸法等が記憶される。これらの各セルのデータは後
に述べる自動配置配線の入力データの一つとなる。
次に、前記第５図の論理接続関係を特定のフォーマット
に基づいて記述する。例えば、“インバータ２０の出力
端には、２人力ナンドブート２１の一方の入力端が接続
される″というような形式で、全てのゲートの接続関係
を記述する。この時、内部信号波形を観測したいノード
Ａの接続関係の記述は、゛２人カッアゲート２２の出力
端は、インバータ２３の入力端と波形モニタ・セル１０
の引き込み線１６に接続される”と記述する。そして、
上記セル・ライブラリのデータと論理接続情報とを自動
配置配線プログラムに与えることにより、第７図に示す
ようなレイアウトが行われる。従って、自動配置配線の
終了後に、波形をモニタすべき信号線を配線パターンの
中から探し出してパッドを形成する必要はない。
に基づいて記述する。例えば、“インバータ２０の出力
端には、２人力ナンドブート２１の一方の入力端が接続
される″というような形式で、全てのゲートの接続関係
を記述する。この時、内部信号波形を観測したいノード
Ａの接続関係の記述は、゛２人カッアゲート２２の出力
端は、インバータ２３の入力端と波形モニタ・セル１０
の引き込み線１６に接続される”と記述する。そして、
上記セル・ライブラリのデータと論理接続情報とを自動
配置配線プログラムに与えることにより、第７図に示す
ようなレイアウトが行われる。従って、自動配置配線の
終了後に、波形をモニタすべき信号線を配線パターンの
中から探し出してパッドを形成する必要はない。
［発明の効果］
以上説明したようにこの発明によれば、スタンダード・
セル方式によって自動配置配線されて設計される集積回
路において、チップ内部信号モニタ用のパッドを容易に
付加できるセミ・カスタム集積回路が得られる。
セル方式によって自動配置配線されて設計される集積回
路において、チップ内部信号モニタ用のパッドを容易に
付加できるセミ・カスタム集積回路が得られる。
第１図は人手レイアウト設計による内部信号波形モニタ
用の金属パッドのレイアウト例を示す図、第２図および
第３図はそれぞれこの発明の一実施例に係わるセミ・カ
スタム集積回路における内部信号波形モニタ・セルを説
明するための図、第４図は上記第２図および第３図のモ
ニタ・セルがスタンダード・セル方式で使用された場合
の一例を示す図、第５図ないし第７図はそれぞれスタン
ダード・セル方式における集積回路の設計を説明するた
めの図である。 １０・・・内部信号波形モニタ用のセル、１３・・・金
属パッド、１４・・・電源線、１５・・・グランド線、
１６・・・引き込み線。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図 第５図
用の金属パッドのレイアウト例を示す図、第２図および
第３図はそれぞれこの発明の一実施例に係わるセミ・カ
スタム集積回路における内部信号波形モニタ・セルを説
明するための図、第４図は上記第２図および第３図のモ
ニタ・セルがスタンダード・セル方式で使用された場合
の一例を示す図、第５図ないし第７図はそれぞれスタン
ダード・セル方式における集積回路の設計を説明するた
めの図である。 １０・・・内部信号波形モニタ用のセル、１３・・・金
属パッド、１４・・・電源線、１５・・・グランド線、
１６・・・引き込み線。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図 第５図
Claims (2)
- （１）図形処理装置上に予め登録されている論理ブロッ
クから成るセル・ライブラリを用い、所定の接続情報に
基づいて電子計算機によって自動配置配線を施して形成
するセミ・カスタム集積回路において、内部信号波形観
測用の金属パッドと、隣接するセルの電源線に共通接続
される１ｆｌｌｉＩＩと、上記金属パッドに被観測信号
線を引込むための引き込み線とを有する内部信号波形モ
ニタ用のセルを具備することを特徴とするセミ・カスタ
ム集積回路。 - （２）前記内部信号波形モニタ用のセルは、被観測信号
線を駆動する駆動手段を有し、この駆動手段の出力が上
記内部信号波形観測用の金属パッドに供給される如く構
成したことを特徴とする特許請求の範囲第１項記載のセ
ミ・カスタム集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59061354A JPS60206042A (ja) | 1984-03-29 | 1984-03-29 | セミ・カスタム集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59061354A JPS60206042A (ja) | 1984-03-29 | 1984-03-29 | セミ・カスタム集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60206042A true JPS60206042A (ja) | 1985-10-17 |
Family
ID=13168724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59061354A Pending JPS60206042A (ja) | 1984-03-29 | 1984-03-29 | セミ・カスタム集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206042A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299138A (ja) * | 1987-05-28 | 1988-12-06 | Ricoh Co Ltd | スタンダ−ドセル方式の半導体集積回路装置 |
| US4881029A (en) * | 1985-09-30 | 1989-11-14 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit devices and methods for testing same |
| JPH05251565A (ja) * | 1992-03-06 | 1993-09-28 | Nec Corp | 半導体集積回路 |
| FR2854731A1 (fr) * | 2003-05-05 | 2004-11-12 | St Microelectronics Sa | Circuit integre et procede de test associe |
| JP2006324443A (ja) * | 2005-05-18 | 2006-11-30 | Nec Electronics Corp | 半導体装置とその製造方法、半導体装置の設計を支援する装置と方法、半導体装置の動作検証方法 |
| JP2007042821A (ja) * | 2005-08-02 | 2007-02-15 | Ricoh Co Ltd | 半導体集積チップ |
-
1984
- 1984-03-29 JP JP59061354A patent/JPS60206042A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881029A (en) * | 1985-09-30 | 1989-11-14 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit devices and methods for testing same |
| JPS63299138A (ja) * | 1987-05-28 | 1988-12-06 | Ricoh Co Ltd | スタンダ−ドセル方式の半導体集積回路装置 |
| JPH05251565A (ja) * | 1992-03-06 | 1993-09-28 | Nec Corp | 半導体集積回路 |
| FR2854731A1 (fr) * | 2003-05-05 | 2004-11-12 | St Microelectronics Sa | Circuit integre et procede de test associe |
| JP2006324443A (ja) * | 2005-05-18 | 2006-11-30 | Nec Electronics Corp | 半導体装置とその製造方法、半導体装置の設計を支援する装置と方法、半導体装置の動作検証方法 |
| JP2007042821A (ja) * | 2005-08-02 | 2007-02-15 | Ricoh Co Ltd | 半導体集積チップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69533998T2 (de) | Entwurf von integrierten Halbleiterschaltungen | |
| EP0175870B1 (en) | Wafer scale integrated circuit device | |
| US5008728A (en) | Semiconductor integrated circuit device having an improved arrangement of power source lines | |
| DE69628034T2 (de) | Hochimpedanzmodus für jtag | |
| JPS59172250A (ja) | 万能配列体 | |
| CN105379122B (zh) | 具有接合在一起的模块晶粒区域的单石集成电路晶粒 | |
| JPS60206042A (ja) | セミ・カスタム集積回路 | |
| JPS59163837A (ja) | 半導体集積回路 | |
| DE4327652C2 (de) | Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung | |
| JPH04159751A (ja) | 半導体集積回路装置およびその配線方法 | |
| DE68917793T2 (de) | Integrierte Vorrichtung in Halbleiterscheibengrösse. | |
| JPS6074547A (ja) | 半導体集積回路 | |
| JPS62224045A (ja) | モニタパツドセル | |
| US20240321548A1 (en) | Integrated Circuit with FIB-Ready Structures | |
| CA1238986A (en) | Integrated circuit chip manufacture | |
| JP3647642B2 (ja) | 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体 | |
| JPS63152145A (ja) | 半導体集積回路装置 | |
| DE202021106865U1 (de) | Ein System zur Entwicklung eines physischen intelligenten VLSI-Chips | |
| JPS5858809B2 (ja) | 半導体装置の製造方法 | |
| JPH0680670B2 (ja) | 半導体集積回路装置 | |
| JPS6276736A (ja) | 半導体装置及びその製造方法 | |
| JP2703702B2 (ja) | ゲートアレイのレイアウト方法 | |
| JPH03147349A (ja) | マスタースライス方式の半導体集積装置 | |
| JPH06349948A (ja) | 半導体集積回路装置 | |
| JPH0127580B2 (ja) |