JPS59172250A - 万能配列体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 この発明は半導体集積回路の技術分野に関し、特に特注
設計に適応させ得る最終的な導電層により電気的に接続
して各種回路を構成するに適した、共通基板上に配置さ
れた半導体装置の万能配列体に関する。

最近の特注設計の集積回路の多くは、その目的とする論
理機能を果すだめに何１００個または何１０００個もの
論理ゲートを必要とするが、このような設計の特注回路
を構成する費用は相当なもので、手が出ないほど高価に
なることもある。経費効率のためにはその特注設計の集
積回路を大量生産するか、少量生産で高価格にするかし
なければならない。

少量の特注設計の回路に対するさらに経済的な代替法と
して万能配列体の利用がある。この万能配列体は共通の
基板または半導体片上に本来役割を決められていない多
数の半導体装置を備え、その基板は、最終的な特注パタ
ンの導電層より寿る特注設計に適応させ得る電路により
その役割未定の各装置を相互接続して素子（標準論理素
子等）に構成すると共にＪＣれらの素子が（例えば所要
の論理機能を果す）所要の回路を構成できるように、設
計されている。このようにすると基本配列体の設計費用
が相異る多くの特注回路に配分畑れる上、多数の比較的
小容積の回路が効果的に組合されて大容積の回路になり
、大容積回路の経済性の多くを！受することができる。

この配列体から構成し得る回路はその配列体に含まれる
装置の数と形式以外に制限されないことが好ましい。万
能配列体のいくらかは１枚の特注適応形の導電層を用い
て電気結線して特注回路を作るように設計されるが、他
は２枚以上の特注適応形の層を用いるように設計される
。

万能配列体により構成する論理回路の大きさと複雑さが
増して来たため、電算機援用設計技術が発達して来た。

これは電算機プログラムを用いて回路配線路を自動的に
選択決定するもので、この配線路に泪って実際の配列体
の各装置の電気接線を行うと、その基本配列体が所要の
特注回路になる。この配線路を特注適応形層の金属化バ
タンで形成するためのホトマスクの自動生産用のデータ
生成にもソフトウェアを用いることができる。

〔従来技術〕

その単−特注適応形金域化層の自動（電算機式）配置用
に設計された配列体の１つは自動化万能配列体（以後Ａ
ＵＡと呼ぶ）として公知である。この配列体は合衆国陸
軍電子技術研究開発命令（ＥＲＡＤＣＯＭ）契約により
開発されたもので、１９７９年６月、１９８０年２月、
１９８０年６月および１９８１年３月付契約番号ＤＥＬ
ＥＴ−ＴＲ−７８−２９６０−１ｆｉ　イしＤＥＬＥＴ
−ＴＲ−７８−２９６０−３およびＤＥＬＥＴ−ＴＲ−
７８−２９６０Ｆ’の名称「■ＬＳ■用自動化設計手順
（Ａｕｔｏｍａｔｅｄ　Ｄｅｓｉｇｎ　Ｐｒｏｃｅｄｕ
ｒｅｓ　ｆｏｒ　ＶＬＳ　Ｉ　）　ｊの４つの契約報告
の要旨であり、また米国政府に譲渡されたリチャード・
ノー）　（Ｒｉｃｈａｒｄ　Ｎｏｔｏ　）とフレッド・
ボルジーニ（Ｆｒｅｄ　Ｂｏｒｇｉｎｉ　）の名称［自
動化万能配列体（Ａｕｔｏｍａｔｅｄ　Ｕｎｉｖｅｒｓ
ａｌ　Ａｒｒａｙ）」の米国特許願の要旨でもある。

とのＡＵＡは半導体基板上の６４０個の内部ゲートまた
はセルを含み、基板の寸法は約５．２８ｍｍ平方である
。この基板の設計はその自動化金属膜配置の電算機援用
設計のソフトウェアとの組合せにより最終の特注金属膜
の自動設計を可能にするもので、この方式はその配列体
内の６４０個のセルの少なくとも９０％までも用いる回
路にも有効であり、この自動配置設計により配列体の特
注が促進され、半導体および論理回路の価格が極めて安
くなる。

この配列体の配置とそれに関連する特注ソフトウェアの
ために基板の各部間に特定の関係が生じ、この関係のた
め、その配列体内のセルの数に何等かの変化があればそ
の配列体を詳細に再設計する必要を生じ、またその配列
体の各部相互間に関連する調節が必要になる。これがま
た配線路決定用ソフトウェアの書直しを必要とする。

従ってそれまたは配線ルート決定用のソフトウェアの細
部設計変更なしでそれに含まれるセルの数をスケーリン
グにより容易に変更し得る自動化万能配列体のような素
子の集積回路配列体が望ましい。

〔発明の開示〕

この発明の１実施例では、配列体が内部領域と外部領域
とを有し、その上に複数個の回路成分を備えた基板を含
んでいる。この回路成分はバタン形成した特注適応形の
配線路により相互結線して所要の電気回路を形成するよ
うになっている。その内部領域には、（１）それぞれそ
の回路部品のいくつかを含み、第１の方向に延びる複数
の列上に配置された複数個のセルと、（２）−’ｔのセ
ルの列の間にあってそれを第２の方向に隔離する働きを
する複数本の第１の型の配線路と、（３）それぞれ各セ
ル列に泪って第１の方向に延び、第２の方向に延びる少
なくとも１本の内部領域境界線と交差するセル列の電力
母線用径路とが含まれ、その外部領域には、（１）　（
−れぞれ内部領域境界線に隣接してそれに平行に設けら
れた１本またはそれ以上の第２の型の配線路と、（２）
それぞれ回路部品のいくつかを含み、その第２の型の配
線路により内部領域から第１の方向に隔離された複数個
の外周セルと、（３）この外周セルへの結線のため第２
の方向に延びる少なくとも１本の第１の電力母線用径路
と、（４）それぞれ導電層に接触し得る２つの接触部を
有し、基板内を第１の方向に延びる平行トンネル列と、
（５）このトンネル列の上にあって、バタン形成された
導電層内に配線路を決定するに用いる第２の方向のレー
ン用のスペースを有する第２の方向の道路とが含まれ、
その道路の両側に各トンネルの接触部がある。

この発明の推奨実施例によれば、第２の型の各配線路中
に第２の方向に延びる少なくとも１本の追加の径路があ
り、この追加の径路が内部領域の電力母線に接続する導
電層の電力母線用のもので、第１の径路からは離れてお
り、この追加の母線用径路と外周セルとの間には第２の
配線通路が設けられ、その通路の配線レーンはセル列の
径路で中断されず、各トンネルが追加の母線用径路の下
にあってそれから絶縁され、追加の母線径路のセル列側
の追加の接触部まで第１の方向に延びる部分を有し、そ
の追加の接触部もまたバタン形成された導電層に接触可
能である。この発明を用いて配列体をスケーリングする
ときは内部領域の構成の細部を外部領域の構成の細部か
ら切離す。

〔詳細な説明〕

第１図の平面図は従来法の自動化万能配列体１００基本
的な地形学的特徴を示す。第２図はこの配列体の一部の
さらに詳細な平面図を示す。この配列体１０は前述の報
告「ｖＬＳＩ用自動化設計手順」に記載された配列体で
ある。配列体１０は破線１３に清って衝合する中央領域
または内部領域１２と外部領域１４を有する基板１１を
含み、内部領域１２は複数個の同一の基本装置セル１６
を含んでいる。各セル１６は数個の半導体装置（図示せ
ず）を含み、それぞれ６４個ずつ１０本の列１５に配置
されている。列１５は第１の方向（図では水平方向）に
延びている。

基本装置セル１６は上側の特製金属化バタン１００に接
続するだめの接触ピン１８（第２図）を有する。

第２図には例示の特製金属化バタン１００の若干の配線
路（１０２，１０４，１０６，１０８）を示す。

内部領域１２内には、各列１５の間に複数本の内部配線
路２０が設けられ、各配線路２０が各列１５を第２の（
垂直）方向に隔離している。２本のセル列１５（例えば
第２図の列１５ａ　、　１５ｂ　）間の各配線路２０は
接触部２４を有する垂直方向の固定導電トンネル群２２
を５列２１含んでいる。各トンネル列２１は図で垂直方
向の複数本の平行トンネルを含み、隣同志の列２１の各
トンネルは互いに整合している（例えば第２図のトンネ
ル２２ａ　、　２２ｂ　、　２２　ｃ参照）。第１図に
おいて最上端のセル列１５の上と最下端のセル列１５の
下の配線路にはそれぞれ３つのトンネル列しか含まれて
いない。この配列体１０の各トンネルはその導電材料と
して多結晶シリコンを持ち、両端に１つずつ２つの接触
部を有する。このトンネルの接触部は特製金属化層１０
０に導電的に接触し得る唯一の部分である。各トンネル
２２は最終の特製金属化層１００を付加するまでは他の
トンネルすべてから電気的に絶縁はれている。各列２１
内の各トンネル２２の上には第１の方向（図では水平方
向）に延びる通路２３があり、各通路２３は特製金属化
バタン１００の水平方向の３本の内部領域導体１１２（
例えば第２図の導体１１２ａ、１１２　ｂ　、１．１２
　ｃ参照）のだめのレーンを含んでいる。各レーン内の
導体は相互並びに下側のトンネルから絶縁材料の層によ
り絶縁でオしている。このような導体１１２はその導電
材料がそのトンネルの接触部の１つに結合したときだけ
下側の所定のトンネルに連絡し、導体１１２ａとトンネ
ル２２ｇはこのようにして結合される。

層１００の例示回路結線１０２．１０４．１０６．１０
８はそれぞれ固定トンネル２２と特製金属化導体の直列
接続を含み、トンネル２２はセル１６に対する接続とセ
ル相互間の接続の列間（図の垂直方向）ルート作りを可
能ならしめる。第２図において、垂直電路１０２は垂直
導体１１４ａ　、　１１４ｂ　、　１１４ｃ、　１１４
ｄ　、　　１］、４ｅ　、　１１４ｆと垂直トンネル２
２ａ　、　２２ｂ　、２２ｃ　、　２２ｄ　、　２２ｅ
から成っている。また１１２　ａ　、　１１２ｂ、１１
２Ｃのような水平導体は同じ列または異る列内で横にず
れたセルの相互接続を可能にする。

（１１） 隣同志の列の各トンネルは、一方の列のトンネル（２２
ｄ）の接触部（２４ａ）を他方の列の斜陽のトンネル（
２２ｅ）の隣接する接触部（２４ｂ）に導体（１１４ｅ
　）で接続し得るように垂直方向に光分離れている。こ
のトンネルと特製導体の組合せによって水平と垂直の導
体を所要の接続点以外で互いに絶縁することができ、こ
れによって１枚の導電層による特注回路の製造が可能に
なる。特製導体を形成する層１００は適当なトンネルを
互いに接続すると共に適当なセルの接触ピンに接続し、
また導体１１４ａ、１１４ｆによるように電力母線３０
，３１．３４．３５を形成し、セル１６を所要形式の論
理素子に特製する。しかしこの図にはセルを特製する導
体片は示されていない。

万能配列体に特製層を複数枚使用するより１枚だけ用い
る方がいくつかの理由で好ましい。第１に、配列体を金
属被着の終了まで製造して必要時まで保存し、必要なと
きに特製マスクにより金属化層にパタンを焼付け、選択
エツチングにより所要の特製導電パタンを残すことがで
きる。第２に、（１２） 所要の回路に対して１枚しか特製マスクが不要のため、
特注製造が割安である。第３に、特製層を２枚以上形成
するより１枚だけ形成する方が工程が簡単で信頼度が高
い。第４に、この配列体は特製層１枚で充分なように構
成されている。

基板１１の外部領域１４は側部配線路４０と外周回路ま
たは外周セル５０を含む。外周セルは内部領域１２を実
質的に包囲し、外部回路に対するインターフェースを与
える。基板の両側辺（図で垂直な辺）に清う外周セルは
側部配線路４０により内部領域１２から離されている。

側部配線路の一部を含む配列体の部分を第２図にさらに
拝承する。

外周セルはそれぞれその構体内の規定位置に接触ピン５
２を有する予め定められた構造の標準セルである。セル
５０の全部が同じではないが、各形式がその形式のセル
に求められている機能を得るように特注製造し得る固定
半導体構体を有する。セル５０は配列体の残部と同時に
導体層１００により特注構成される。

右側の外周セルの上にはＶ□電力供給母線３１が垂（１
３） 直方向に走っている。この垂直Ｖ工母線３１は電圧■□
の電源を接続し得る外部端子に導線その他で結合するだ
めの接触パッド３２に連絡している。各セル列１５の上
には別の水平Ｖ□列電力供給母線３ｏがある。

この動電力母線３０はそれぞれ関連するセル列に水平に
一致する点で垂直母線３１に接続している。垂直母線３
１は電力をパッド３２からセル列内の各回路とその母線
３１の下側の外周回路に伝送する。

内部領域の各セルは一般に流れる電流が小でい。

これはそれがＣ，Ｍ　ＯＳ回路を用いてサファイア上に
シリコンで形成されている場合特に言える。これに対し
外周回路は一般に内部領域のセルより実質的に電流が太
きい。この外周セルに流れる比較的大電流のため、セル
列間に著しい電圧差が生ずることがある。この差は母線
３１内の電流の起す電圧降下に起因し、製造公差により
内部領域のセルがこの電圧差に高感度の動作をする配列
体の動作を阻害することがある。

左側の外周セルの上には（母線３１と同様の）垂直方向
のｖ２電力供給母線３５があり、Ｖ２電圧の外部／ＩＡ
Ｘ 電源に接続するための外部接触パッド３６に連絡してい
る。各セル列上には別の水平のｖ２列電力供給母線３４
があり、その列と水平方向に一致する点で垂直母線３４
と接続している。四線３５にも母線３１と同様の電流ド
レンと電圧降下の問題がある。

与えられた列１５の各セル１６内の半導体装置の回路ハ
、その列の■、および■２電力供給母線３０．３４の間
に接続されている。電圧Ｖ□、ｖ２の値は配列体１０内
で用いられる回路の形式によって決捷る。各セルは各別
または群別に所要の基本論理回路を形成するような（層
１００による）特製が可能なように設計されている。こ
のセル１６の構造の細部は重要ではあるが、この発明の
理解には不要のため、説明を省略する。これは前記の報
告書に記載されている。

側部配線路４０内には４２のような水平トンネル群があ
る。各トンネル群４２は１５本のトンネルを含み、それ
ぞわ、内部配線路２０と水平に整合している。各トンネ
ル４２は整合する配線路２０の側端近傍から整合する外
周セル５０の内縁近傍まで延び、両端に１（１５） つずつ２つの接触部４４を有する。４２ａ　、　４２ｂ
　、　４２Ｃで区別した水平トンネル４２はそれぞれ図
示のように特製導電路１０４．１０６．１０８の一部と
して接続されている。トンネル４２は垂直方向の金属化
レーン４本のスペースを持つ垂直方向の通路４３用のス
ペースをその上に提供するだけの長さを有する。

各金属化１／−ンは１］８ａのような垂直特製導体１１
８で占めることができる。このような導体１１８は他の
レーンの導体（もしあれば）から絶縁される。

第２図において１１８　ａ　、　１１８　ｂ、１１８Ｃ
のような特製導体は側部配線路内に設けられている。

水平ｖｌまたは７２列電力供給母線３０または３４は垂
直電力供給母線３１または３５からセル列内に延びる間
に右側または左側の側部配線路４０を横切る。この横断
により側部通路４３の各レーンが阻害されるのを防ぐ必
要があるが、これを防いで垂直側部配線路の特製導体が
動電力母線を横切る配線を可能ならしめるため、４５の
ような垂直方向の導電トンネル列４６が列１５ａ　、１
５　ｂ等に隣接してＶ□およびｖ２（１６） 動電力供給母線の下を通っている。４．６ａ　、４６ｂ
で区別された垂直トンネル４６は図示のようにそれぞれ
特製電路１０４．１０８の一部として接続されている。

予め定められた外周セル５０はＪＣれぞれ１群の接触ピ
ン５２と１つの外部接触パッド５４（第２図にはない）
を有する。接触ピン５２は外周セルの内縁に沿って配列
さ力１、接触パッド５４は基板外周に清って配列されて
導線その他により外部リードに接続するようになってい
る。水平のセル動電力母線３０（または３４）は垂直母
線３１（まよは３５）に連絡するまでにその垂直母線３
１（またば３５）が上を通る外周セル５０の各ピン５２
を結ぶ仮想線と交差する。

最終回路の適正動作を保証するためには、動電力母線３
０．３４とピン５２との接触を避ける必要がある。

内部領域のセル１６と外周セル５０を所要の回路に接続
するためには、特製導電層１００が必要な外周ピン５２
に（１）他のピンと短絡せず、（２）他の必要な電路を
阻害せず、またそれに阻害きれずに接触し得るような充
分なスペースが各外周ピン５２に隣接してなければなら
ない。

側部配線路４０内の垂直トンネル４６とそのトンネルの
接触部４８は、そのトンネルと水平方向に一致する外周
セルのピンへの特製電路の配線を阻害する。この問題を
解くため、相当な垂直寸法の領域５６からピン５２が除
かれている。セル５０は予め定められた性質を持つため
、この領域５６から除去する必要があるが、これによっ
て動電力母線（またはセル列）の位置と外周セルの許容
位置との間に直接関係ができ、この関係が外周セルの寸
法およびセル列の中心間距離と組合さって基板の側辺に
沿う隣接セル列間の外周セルの数を２個に制限する。

このような制限は地形学的なもので、外周セルの内部半
導体構体に直接関係することはない。

最終の特製金属化層は電力母線の導電材料、トンネル上
の導体、トンネルの相互接続用導体、セルに接続する導
体およびセルを特製用の導体を構成し、これらの導体１
はすべて１枚の金属化層１００の部分として形成される
。多結晶シリコンのトンネルは金属導体（１０μ）より
幅が広く（１２μ）なければならないから、この配列体
−Ｆの水平格子は１２μ単位、垂直格子は１０μ単位と
なっている。中央領域の隣接水平導体の中心間隔は１０
μ、側部配線路の水平トンネル４２の隣同志の垂直中心
間隔は２０μである。この導体の幅と間隔の差と、セル
列１５と外周回路５０の相互関係により、外周セルの数
、内部セル１６の列数、内部配線路２０の垂直幅および
セル列の垂直幅の間に明確な関係が生じる。この明確な
関係がこの配列体を拡張してセル列を増したりセル列の
間隔を変える試行を阻害して来た。

このような拡張はセル列の数を２つずつ増すことに限ら
れる。この拡張はまたその半導体配列の構造を新しくす
るたびに電算機援用設計の配線ルート選定用ソフトウェ
アを特注で作り直す必要を生ずるが、この作り直しが複
雑になった回路に対する配列体１０の適合性を著しく制
限する。

第３図はこの発明による万能配列体１０’の平面図であ
る。この配列体１０′は総シリコンのような半導体材料
の基体中またはサファイア上のシリコンのような絶縁基
板上の半導体材料中に形成する（１９） ことができる。第４図は配列体１０′の細部である。

配列体１０′は配列体１０と多くの対応部分が似ている
が、この発明により多くの点で異っている。この２つの
配列体の対応部分を同じ引用数字で示し、配列体１０′
の部分の引用数字にダッシュ（′）を付して配列体１０
の対応部分と区別する。配列体１０．１０′の内部領域
１２．１２′は同じのこともあるが、第３図および第４
図の内部領域１２′は第１図および第２図の１２とは下
達のように相当異っていることもある。

スケーリング性能に重要な配列体１０．１０′の差は主
として配列体１０′の外部領域１４′に見出される。こ
の差は配列体１０の領域１２に対して内部領域１２′の
改善を容易にする。

第４図には第２図の配列体１０に対して例示されたよう
に配列体１０′に対する同様の特製電路１０２′、１０
４′、１０６′、１０８′が例示されているが、第４図
の外部領域１４′にある電路１０４′、１０６′、１０
８′の部分は第２図の対応素子と異っている。この差は
この発明によって配列体の外部領域の構成を変え（２０
） たことによるものである。例示のため、これらの電路の
第４図の内部領域１２′内にある部分を第２図の内部領
域１２と同じにした。

配列体１０′では、垂直電力母線３１′、３５′は外周
セルの電力母線としてのみ働らく。追加の中央領域用垂
直電力母線３３’　（Ｖ□）、３７′（ｖ２）は配列体
セル列１５′の両側端に隣接している。これらの母線３
３′、３７′は外周セル５０′の上にも内部領域のセル
１６′の上にもなく、母線３３′は直接パッド３２′に
接続し、母線３７′は直接パッド３６′に接続する。

これによってパッド３２’、　３６’の所以外外周母線
３１’　、３５’から中央領域の母線が絶縁されるため
、中央領域内のセル列間電圧変化が極めて小さくな９、
与えられた１組の製造公差に対して、機能良好な装置の
歩留が配列体１０を用いたときのそれに比して高くなる
。

配列体１０′では、内部領域の垂直電力母線（３３′ま
たは３７′）用径路と水平に隣接する外周セルと（２１
） の間に垂直方向の側部配線通路４３′がある。この３３
′等の垂直の内部領域用母線の配置により、動電力母線
３０’　、３４．’はその側部通路４３′と交差しない
。従ってこの通路４３′の配線レーンは動電力母線に阻
害されないため、配列体１０′の側部配線路４０′内に
は垂直トンネルが不要である。このため配列体１０′の
側部通路４３′は、その各配線レーンが金属化層１００
の一部である固定導体の形で障害なく（すなわち中断な
く）その配線路４０′の全長に亘って延びるところまで
、配列体１０の内部通路２３と同様になる。各側部配線
路４０′は中心間１２μの等間隔で垂直に隔てられた水
平トンネル４２′の列を含み、この水平トンネル列４１
′は側部配線路４０′の全長に及んでいる。これは側部
配線路内に一部の垂直トンネル（４６）と水平トンネル
（４２）とが交互に含まね、た従来法の配列体１０と対
照的である。この結果、配列体１０′では側部通路４３
′内の１１８８’のような特製垂直導体が、配列体１０
の特製導体１１８ａ、）ンネル４６ａ、特製導体１１８
ｂの組合せと置換しており、同様に、配列体１０′の特
製（２２） 導体１１８　Ｃ’が配列体１０の特製導体１１８Ｃ、ト
ンネル４６ｂ、特製導体１１８ｄの組合せと置換してい
る。

与えられた配列体はその性能をできるだけ太きくするた
め側部配線路４０′に整列したトンネル列４１′を１列
ないし９列（捷たはＪＣｉｒ′１．以」二）含めるよう
に設計して、との各列が配線レーン２本ないし９本のス
ペースを提供するようにする。

水平トンネル４２′はそれぞれ内部母線径路３３′（！
ｆ、たけ３７′）の内部領域側からその外周セル測寸で
延びる部分４２“を含んでいる。この実施例では各トン
ネル４２“の内部母線径路のその部分がそのトンネル４
２′の主要部と連続して、これらの各部が共に延長トン
ネルを形成している。この延長トンネルの大部分は特製
層に接続するように露出された３つの接触部を有するが
、１５ａ′または１５ｂ′のようなセル列と整合したト
ンネル４２′は２つの接触部しか持たない。これらの接
触部は第４図に最もよく示されている。４４′のような
その接触部の２つはトンネル主要部４２′の両端にあり
、垂直方向の内部母線（３３′または３７′）径路と外
周セ（２３） ルとの間の側部配線路内に設けられている。配列体１０
′において、これらの接触部の第１のものは外周回路に
隣接して設けられ、第２のものは内部電力母線（３３′
または３７′）に隣接して設けられている。各トンネル
の２つの接触部４４′はそのトンネル上の配線通路４３
′内の所要数（２ないし９またはそれ以上、好ましくは
４）の垂直金属化レーンのだめのスペースを与える距離
だけ離れている。各延長トンネル４２′の３つの接触部
の第３のもの（４４“）は内部母線のトンネル部４２“
に接続され、内部電力母線（３３′または３７′）の内
部領域（セル列）側に設けられている。セル列の端部と
トンネル４２′の第２の接触部４４′の間の側部配線路
の領域は転換領域４９′で、延長トンネルのこの転換領
域（第２の接触部４４′と接触部４４“の間）の部分に
より、内部電力母線３３′または３７′の下に水平電路
の配線が可能になる。接触部４４“はセル列１５に整合
するところでは不要で、これを省略することにより動電
力母線３０’　、３４’が決して延長トンネルと接触し
なくなるため、その部分が省（２４） 略されている。各トンネル４２′は必要に応じて水平に
並んだ２つのトンネルに分割することができる（第２の
接触部を２つの接触部に分割し、一方をトンネル主要部
４２′に、他方をトンネルの電力母線部分におく）が、
これは配線ルート選定の融通性を完全にするために必要
とは考えられない上、価値の高い半導体の表面積を不必
要に消耗することになる。

内部配線路の水平導体１１２′と側部配線路のトンネル
４２′の間の不整合はすべて側部配線路の転換部４９′
の特製金属化層１００により適応されている（例えば第
４図の導体部分１１２ｂ“参照）。

最終回路の動作速度を上げたければトンネルを形成する
多結晶シリコンの固定導体を金属の固定導体に置換すれ
ばよい。このとき特製金属化層は２回目の金属化層にな
り、最後の層だけ変えると異なる特性回路ができる。

側部トンネル４２′の連続して中断のない配列により、
側部配線路の構成が配列体の内部領域１２′の構成に細
かく依存する必要がなくなる。動電力（２５） 母線は外周セルまで延びていないため、その位置が外周
セルの接触ピンの位置を制限することはなく、このため
５０ａ′、５０ｂ′、５０Ｃ′等の外周セルが相互分離
やセル列１５ａ、１５ｂ　、１５ｃ等に対する所定の位
置関係を必要とせずに互いに隣接して配置される。これ
は第４図に最もよく示されている。

配列体１０′の内部領域内の変化は、その内部領域の垂
直全長を変えないものであれば、側部トンネルまたは外
周セルの数または位置に影響しないが、その垂直全長を
変えるものの場合は、その配列体基板の垂直辺に適合す
る外周セルの数についてのみその外周セルに影響する。

後者のような内部領域の変化は、使用される側部トンネ
ルの数を変えることによシ外周セルに影響するが、その
相対位置または間隔に影響することはない。この無依存
性のため、配列体１０′の内部領域は、側部配線路や外
周セルと特殊関係を保つ必要なく、所要の回路の複雑性
に適応するに適当な寸法の配列体が得られるように配置
を設計することができる。

このように、この発明は配列体１０′から前述の９６１ ような配列体１０の内外両領域間の拘束的構造関係をな
くするもので、この拘束がなくなると、予測される回路
条件に従う配列体１０′の直接スケーリングの手続が簡
単になる。間接スケーリングの場合は、各部の寸法を独
立に定めて回路条件に合うようにするが、とのスケーリ
ングでは、セル列の数、セル列の幅、セル列の長さ、配
線路内のトンネル列の数およびトンネルの長さの全部捷
たは一部を変える。このようにしてスケーリングした配
列体を用いた実際の基板寸法は、それに適応するに要す
る基板寸法の最大な基板部分により決まり、他の基板部
分はその基板の総寸法により決まる。これは配列体１０
のスケーリングではその基板の性質に対して詳細な考慮
が払われるのと対照的である。

この発明による配列体の側部配線路はそれぞれ２本ない
し９本の配線レーンを持つ通路４３′を備えたトンネル
列４１′を１本ないし９本含み、内部配線路はそれぞれ
２本ないし９本の配線レーンを持つ通路２３′を備えた
トンネル列２１′を（２７） ３本ないし９本含むことが好ましい。各形式のトンネル
列のトンネル数と各配線路の配線レーン数は与えられ、
た配列体につきこれから作られる回路の形式およびその
結果予測される配線密度に基いて決定される。以上の考
え方から、例えば予測配線数が少ないときは、セル列１
５′を接近させることにより内部領域の所定面積のセル
（論理ゲート）の数を増すことができる。

」−述のようにこの発明を用いた配列体は従来法の配列
体に存在する制限に無関係のため、特製結線導体の設計
に用いる電算機援用設計ソフトウェアも細部に無関係で
ある。このソフトウェアは入力変数としてセルの接触ピ
ン、トンネル両端および外周セルの接触ピンの配列体内
の位置を必要とし、これらの変数と所要の論理回路を決
める変数により、このソフトウェアは各セルを結線して
所要の論理回路を形成するために用いる金属化バタン１
００の製造に用いられるマスクの画定を行う。この発明
によれば、配列体の緒特性がこのソフトウェアの変数と
して指（２８） 定されているため、配列体の寸法が変るたびにソフトウ
ェアを書きなおす必要がない。

この発明を用いた配列体１０′では従来法の配列体１０
では得られないセル列と配線路の数と寸法の選定の自由
が得られる上、この発明を用いると、特製回路の結線の
設計を迅速かつ自動的に行うこともできる。

【図面の簡単な説明】

第１図は従来法の自動化万能配列体の一部の平面図、第
２図は第１図の従来法の配列体の一部のさらに詳細な平
面図、第３図はこの発明による自動化万能配列体の一部
の平面図、第４図は第３図の配列体の一部のさらに詳細
な平面図である。 １０′・・・万能配列体、１１′・・・基板、１２′・
・・内部領域、１３′・・・内部領域境界線、１６・・
・セル、２０′・・・第１の型の配線路、３０’・・・
電力母線、３３′・・・導電層電力母線、４０′・・・
第２の型の配線路、４１′・・・トンネル列、４２′・
・・トンネル、４３′・・・第２の方向の通路、４４′
・・・（２９） 接触部、４４″・・・追加の接触部、１００・・・バタ
ン構成の導電路。 ％　許出１７１　人　　　アールシーニー　コーポレー
ション代理人　清水　哲ほか２名 （３０）

Claims (1)

【特許請求の範囲】
1. （１）　　バタン構成された導電層である特注適応形の
   電路により相互に接続されて所要の電気回路を構成する
   ようになっている複数個の回路部品をその上に有する基
   板を含む形式のものであって、その基板が、それぞれ上
   記回路部品のいくつかを含み、第１の方向に延びる複数
   の列を成して配置された複数個のセルと、上記第１の方
   向に延びる配線レーンを含み、上記セルの各列の間にあ
   ってその列を第２の方向に隔離する働らきをする複数の
   第１の型の配線路と、それぞれ各セルの列に沿って上記
   第１の方向に延び、上記第２の方向に延びる少なくとも
   １本の内部領域境界線と交差する各電力母線用のセル列
   径路とを含む内部領域、および上記内部領域境界線に近
   接してそれに平行に配置された第２の型の配線路と、そ
   れぞれ上記回路部品のいくつかを含み、上記第２の型の
   配線路によって上記内部領域から上記第２の方向に隔離
   された複数個の外周セルと、この外周セルに接続する外
   周母線用の少なくとも１本の第２の方向の第１の径路と
   、それぞれ上記基板内を上記第１の方向に延び、上記導
   電層に接触し得る２個の接触部を有する平行なトンネル
   の列と、このトンネルの列の上にあって回路の電路を敷
   設するための各第２の方向のレーン用のスペースを有す
   る第２の方向の通路とを含み、上記各トンネルの接触部
   が上記通路の両側に配置されて成る外部領域を含み、上
   記第２の型の配線路が、上記第１の径路から隔離されて
   上記第２の方向に延び、上記内部領域の電力母線に接続
   する導電層の電力母線に用いられる少なくとも１本の追
   加の径路を含み、上記通路が上記追加の径路と上記外周
   セルとの間に配置され、上記通路の配線レーンが上記セ
   ル列径路により中断されず、上記各トンネルが、上記追
   加の径路の下にあってそれから絶縁され、上記追加の母
   線用径路のセル列側の追加の接触部まで上記第１の方向
   に延びる部分を有し、上記追加の接触部もまた上記導電
   層に接触可能であることを特徴とする万能配列体。