JPS62224045A - モニタパツドセル - Google Patents

モニタパツドセル

Info

Publication number
JPS62224045A
JPS62224045A JP6756686A JP6756686A JPS62224045A JP S62224045 A JPS62224045 A JP S62224045A JP 6756686 A JP6756686 A JP 6756686A JP 6756686 A JP6756686 A JP 6756686A JP S62224045 A JPS62224045 A JP S62224045A
Authority
JP
Japan
Prior art keywords
pads
cell
pad
monitor
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6756686A
Other languages
English (en)
Inventor
Kazuhiro Suda
須田 一弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP6756686A priority Critical patent/JPS62224045A/ja
Publication of JPS62224045A publication Critical patent/JPS62224045A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はモニタパッドセルに関するもので、特にスタン
ダードセル方式により設51される半導体装置に使用さ
れるものである。
(従来の技術) 従来、集積回路の設計においては、各基本ゲートの設ε
1及びこれら基本ゲートの配置、配線はすべて人手によ
り行なわれていた。しかし近年の集積回路の大規模化に
伴いこのようt【人手による設計では完成までに長時間
を必要とし、工数の増大を沼いている。特に少量多品種
のいわゆるカスタム集積回路では、設計時間の短縮が強
く要請されているにもかかわらずその実現は困難である
。このため、電子計算機を用いた設計が人手による設δ
1に代って採用され、行なわれでいる。このうら少8多
品種の半導体装置の設計手法の一例としてスタンダード
セル方式が知られている。これは図形処理装置のセルラ
イブラリに予めΩ録されてぃる基本セルを使用する。基
本セルとしては、基本ゲート、複合ゲート、フリップフ
ロップ、汎用性ある論理回路等の所定の論理機能を右す
る論理回路が0録される。この基本セルを用いて半導体
装置を形成製造リベぎ半導体装置の論理機能に基づく個
々の基本セル同士の接続情報を電子計n機に入力し、こ
の接続情報に従って電子計n機の制御のbどに自動配置
配線を行ない、目的の半導体装1行を設817Jる。こ
のようなスタンダードセル方式の設計によれば、設計の
工数が少なくC済み比較的短時間で大規模集積回路の設
計が可能となる。
しかしながら、スタンダードセル方式の場合、内部信号
波形観測用パッドを形成することが困難であるという問
題がある。ずなわら、従来のすべて人手による設計であ
れば、特定のゲートの配置位置、特定の信号線の形成位
置がレイアウトの段階で明らかになっているので、集積
回路内部の信号波形を観測りるための探別田金属パッド
を容易に組み込むことができるのに対しスタンダードセ
ル方式の場合には、)5本セルの配置、信号線の配線は
電子み1詐機により最適状態に自動的に行<誓われるた
め、基本セルの配置や特定の信号線の形成位置を化51
者は知ることができない。従って特定の信号線を観測す
るためには、自動配置配線後にその特定の信号線を配線
パターンの中から探し出し、波形観測用パッドを形成で
きる空き領域を探し出してパッドを形成し、このパッド
を特定の信号線に接続するという煩雑な手順が必要、ど
なる。
しかしながら複雑な回路の場合には適当な空き領域が存
在しない場合がある他、たとえ空き領域があったとして
もその空ぎ領域から特定の信号線までを密集した他の信
号線の間を縫っ′CC配合レイアウトすることは極めて
困難である。従って従来は第7図に示すような引き出し
線2を伴った波形観測用パッド1を中央部に右するもの
を基本じル10として用意し、波形観測しようとする信
号線がこの波形観測用パッドのセル10に接続される様
に接続情報を記述する。この結果、該信号線は、波形観
測用パッドのセルに接続するための接続情報に従って電
子計算機による自動配置配線が行なわれるため、この波
形観測用パッドのセルに針を接触さぼることにより容易
に波形観測を行なうことが出来る。
このような波形観測パッド用のセル(モニタパッドセル
)では、特定の信号線1本に対し、1つのモニタパッド
セルを必要としている。従つ゛(バス等をモニタ覆る場
合、そのバスのビット数に対応した数のモニタパッドセ
ルを用意しなければならないことからデツプ面積の増大
等の問題を生じている。
(発明が解決しようとする問題点) このように従来用いられているモニタパッドセルではデ
ツプ面積の増大を招き、半導体装置の高集積化を達成す
ることができない。
そこで、本発明はチップ面積の増大を防止しつつ多くの
信号線の波形観察を行ないつるモニタパッドセルを提供
することを目的とする。
〔発明の構成〕
(問題点を解決するための手段) 本発明にかかるモニタパッドセルは信号測定用の複数の
パッドと、これらのパッドから引き出され、基本グリッ
ド上に接続部が設けられた引き出し線とを備えている。
(作 用) 本発明にかかるモニタパッドセルを用いて自動配置配線
を行なうと一つのモニタパッドセルで複数の信号線に対
する波形観測が可能になるため、チップ面積の増大を最
小限に抑えた半導体装置を提供することが可能となる。
(実施例) 以下本発明の実施例のいくつかを図面を参照しながら詳
細に説明する。
第1図は本発明にかかるモニタパッドセル10の一実施
を示す平面図であって、縦約50μn1、横約15μm
の基本セル内に一辺が約10μmの正方形の波形観測用
パッド1を上′ドに一列に配置し、これから引き出し線
2をそれぞれ上下方向に引き出し、モニタパッドセル1
0の上端および1;端において基本グリッドにあたる位
置で接続部3を設けている。引き出し線2は他方の波形
観測用パッド1を避【プるように一定のクリアランスを
持って折曲されている。これらの波形観測用パッド1お
よび引き出し線2はそれぞれアルミニウムのパターニン
グにより形成されでいる。
次に第3図に示す回路を第1図に示したモニタパッドセ
ルを用いて実現する場合について説明する。
この回路では、入力ノードN1.N2にNORゲート2
1の入力側が接続され、入力ノードN3にインバータ3
の入力側が接続されでいる。
NORゲート21の出力端はノードN4、インバータ2
2の出力端はノードN5となっており、これらノードN
4とN5はNANDゲート23の各入力端に接続されて
いる。このNAND4の出力tIiロjノードN6とな
っており、このノードN6は、インバータ5の入り端に
接続されでいる。ここではノードN4とN5の信号波形
を外部からモニタするためにモニタパッド25を設ける
ものとする。
ところで、このような回路の要素となる基本セルは予め
図形処理装置上に登録されている。第4図はこのような
0録された基本セルのいくつかの例を示すもので、第4
図(a)はインバータ30゜第4図(b)はNORゲー
ト40、第4図(C)はNANDグー1〜50を示して
いる。これらと第1図に示したモニタパッドヒル20を
用いて実際の回路を設計する。
段4作業は、必要な基本セルを選択し、さらに選択した
基本セル間の接続情報を電子轟1算機に入力することに
より行なわれる。そのとき信号波形を観測したいノード
に接続される基本セルとの間に本発明によるモニタパッ
ドセルを付加しておく。
寸なりも、第3図によれば使用される基本セルはNOR
ゲート1個、インバータ2個、NANDゲート1個であ
るから、これにモニタパッドを加えて第1図および第4
図に示したセルを所定数だけ選択し、また前述した接続
f3tl係を内容とり°る接続情報と共に電子計算機に
入力する。
この様に選択された基本セルと基本セル間の接続情報が
入力されると、自動配■配線プログラムにより基本セル
が最適配置され、かつ基本セル間が最適配線され第2図
に示す様な集積回路レイアウトが得られる。第2図によ
れば、信号波形をモニタすべきノードN4.N5にはモ
ニタパッドセル20が接続されており、これに外部から
接触することにより信毎波形を測定することが可能とな
る。
第5図はパッド配置の異なるモニタパッドセルの他の実
施例を示すもので、第5図(a)は波形観測用パッド1
1を縦方向に3個以上並べた例、第5図(b)は波形観
測用バッド11を3行3列以上のマトリクス状に配置し
たものである。このJ:うなモニタパッドセルは引き出
し線の多い箇所には有効である。
第6図は、モニタパッドセルにモニタすべき信号名を最
上部の配線層等を使用し挿入した例である。モニタパッ
ドセルに複数のパッドがある場合、どのパッドにどの信
号が接続されているかわかりづらいことから各パッドに
名前を入れることによりパッドに接続されている信号の
判断を容易化したものである。
〔発明の効果〕
以上説明したように、本発明にかかるモニタパッドセル
によれば複数のモニタパッドを1つのセル内に有してい
るため、波形観察すべき信号線が多い場合にも多数のモ
ニタパッドセルを使用する必要がなく、集積回路全体の
面積を低減することができ、高集積化を達成できる。
【図面の簡単な説明】
第1図は本発明にかかるモニタパッドセルの構成を示す
平面図、第2図は第1図のモニタパッドセルを用いて配
置配線を行なった集積回路のレイアウトの一例を示す平
面図、第3図は第2図に示した集積回路の回路図、第4
図は基本セルの例を示す図、第5図はモニタパッドビル
の他の実施例を示す平面図、第6図は信号表示を含むモ
ニタパッドセルを示す平面図、第7図は従来のモニタパ
ッドセルを示ず平面図である。 1.11.25・・・波形観測用パッド、2.12・・
・引き出し線、13・・・接続部、20・・・モニタバ
ツドセル、21・・・NORゲート、22.24・・・
インバータ、23・・・NANDゲート、30・・・イ
ンバータビル、40・・・NORゲートセル、50・・
・NAN1〕ゲートセル。 出願人代理人  佐  藤  −雄 躬3図 INV      NORNAND (0)    (b)    (C) 躬4図 (G) 第 第 6 図 (b) 5図    4 躬7図

Claims (1)

  1. 【特許請求の範囲】 1、信号測定用の複数のパッドと、 これらパッドから引き出され、基本グリッド上に接続部
    が設けられた引き出し線と、 を備えたモニタパッドセル。 2、複数のパッドがセルの長辺方向に一列状に配置され
    たことを特徴とする特許請求の範囲第1項記載のモニタ
    パッドセル。 3、複数のパッドがセル内でマトリクス状に配置された
    ことを特徴とする特許請求の範囲第1項記載のモニタパ
    ッドセル。
JP6756686A 1986-03-26 1986-03-26 モニタパツドセル Pending JPS62224045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6756686A JPS62224045A (ja) 1986-03-26 1986-03-26 モニタパツドセル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6756686A JPS62224045A (ja) 1986-03-26 1986-03-26 モニタパツドセル

Publications (1)

Publication Number Publication Date
JPS62224045A true JPS62224045A (ja) 1987-10-02

Family

ID=13348634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6756686A Pending JPS62224045A (ja) 1986-03-26 1986-03-26 モニタパツドセル

Country Status (1)

Country Link
JP (1) JPS62224045A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02191359A (ja) * 1988-01-22 1990-07-27 Matsushita Electric Ind Co Ltd スタンダードセルおよびこれを用いた半導体集積回路装置
JP2007324319A (ja) * 2006-05-31 2007-12-13 Semiconductor Energy Lab Co Ltd 半導体集積回路及び集積回路の検査方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02191359A (ja) * 1988-01-22 1990-07-27 Matsushita Electric Ind Co Ltd スタンダードセルおよびこれを用いた半導体集積回路装置
JP2007324319A (ja) * 2006-05-31 2007-12-13 Semiconductor Energy Lab Co Ltd 半導体集積回路及び集積回路の検査方法

Similar Documents

Publication Publication Date Title
JP3535804B2 (ja) フリップチップ型半導体装置の設計方法
EP0297821A2 (en) Semiconductor integrated circuit device having gate array and memory
US7222325B2 (en) Method for modifying an integrated circuit
JPS61222148A (ja) 1チツプマイクロコンピユ−タの製造方法
JPS62224045A (ja) モニタパツドセル
JPH04159751A (ja) 半導体集積回路装置およびその配線方法
JPH0622256B2 (ja) 半導体集積回路装置の製造方法
JPH0666366B2 (ja) 半導体集積回路装置の製造方法
JPS61226943A (ja) 自動配置配線用標準セル
JPS5861639A (ja) 半導体装置
JPS6276736A (ja) 半導体装置及びその製造方法
JPS62230028A (ja) 半導体集積回路
JPH0260148A (ja) 半導体集積回路装置
JPH0658937B2 (ja) 半導体集積回路
JPH04290241A (ja) 電子ビームテスタ用測定点選定装置
JPH0258352A (ja) 半導体集積回路の試験回路
JPH104141A (ja) 半導体集積装置
JPS63152145A (ja) 半導体集積回路装置
JPS62268135A (ja) 半導体装置
JPS61263116A (ja) 半導体装置
JPH08161891A (ja) 標準セルおよびレイアウト設計装置
JPS6074547A (ja) 半導体集積回路
JPS61176136A (ja) 半導体集積回路装置
JPH01112750A (ja) 半導体集積回路装置
JPH06349948A (ja) 半導体集積回路装置