JPS62268135A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62268135A JPS62268135A JP61112359A JP11235986A JPS62268135A JP S62268135 A JPS62268135 A JP S62268135A JP 61112359 A JP61112359 A JP 61112359A JP 11235986 A JP11235986 A JP 11235986A JP S62268135 A JPS62268135 A JP S62268135A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- output
- output terminals
- common
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000012360 testing method Methods 0.000 claims abstract description 30
- 238000002161 passivation Methods 0.000 claims abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多数の出力端子を有する半導体装置に関するも
のである。
のである。
従来の半導体装置におけるウェハテストは、出力端子す
べてに電気的接続をとるための針を立てて通常行ってい
た。
べてに電気的接続をとるための針を立てて通常行ってい
た。
しかしながらウェハテストにおいて、出力端子すべてに
針を立てようとすると、チップサイズにより立てられる
針の本数に限界があるため、該チップサイズに搭載可能
な出力端子数が制限されてしまうことになり、多数の出
力端子を有する半導体装置を製品化する上で大きな問題
があった。本発明の目的は、１回のウニハチストで立て
られる針の限界を越えた多数の出力端子を有して（・で
も１回でウェハテストが可能な半導体装置を提供するも
のである。
針を立てようとすると、チップサイズにより立てられる
針の本数に限界があるため、該チップサイズに搭載可能
な出力端子数が制限されてしまうことになり、多数の出
力端子を有する半導体装置を製品化する上で大きな問題
があった。本発明の目的は、１回のウニハチストで立て
られる針の限界を越えた多数の出力端子を有して（・で
も１回でウェハテストが可能な半導体装置を提供するも
のである。
上記問題点を解決するため本発明は多数の出力端子を有
する半導体装置に於て、各出力端子の出力信号が時間的
にシリアルに出力される端子同志を１つの共通端子に接
続し、該出力端子と共通端子を接続する配線を端子出力
測定後エツチングなどにより切断可能なごとくパッシベ
ーション膜に開口部を設は半導体製造時に於けるウェハ
段階でテストできるように構成したものである。
する半導体装置に於て、各出力端子の出力信号が時間的
にシリアルに出力される端子同志を１つの共通端子に接
続し、該出力端子と共通端子を接続する配線を端子出力
測定後エツチングなどにより切断可能なごとくパッシベ
ーション膜に開口部を設は半導体製造時に於けるウェハ
段階でテストできるように構成したものである。
本発明は、出力端子すべてに対するウェハテストをする
ために立てる必要のある針の本数を大幅に減らすために
設けた共通端子と、ウェハテスト終了後、該出力端子と
該共通端子間のメタル配線を切断し分離する技術により
構成される。共通端子は、ウェハテスト時の入カバター
ンの工夫により各出力を分離して測定可能な複数の出力
に対して即ち各々の出力信号が時間的にシリアルに出力
される端子については共通接続して測定端子を一つ設置
し、該出力端子と該共通端子間はメタル配線で接続する
。該出力端子と該共通端子間を結ぶ該メタル配線の途中
に、ウェハテスト終了後エツチングにより切断可能なら
しめる出力端子分離用パシベーション膜の開口部を設け
る。ウェハテストは従来と同様にパシベーション膜のフ
ォトエツチング後行うが、本発明では該出力端子に針を
立てる代りに大幅に本数の減った該共通端子に針を立て
て行う。ウェハテスト終了後、該出力端子の電気的独立
性を確保するため、該出力端子分離用パシベーション膜
の開口部の該メタル配線をレジストマスク、又はバンプ
実装の場合はバンプ自身をマスクにして選択的にエツチ
ングし該メタル配線を切断する。本実施例は一般的なＩ
Ｃ回路について述べたが、液晶駆動回路のＩＣ化した場
合のテスト方式として用いると非常に有効である。
ために立てる必要のある針の本数を大幅に減らすために
設けた共通端子と、ウェハテスト終了後、該出力端子と
該共通端子間のメタル配線を切断し分離する技術により
構成される。共通端子は、ウェハテスト時の入カバター
ンの工夫により各出力を分離して測定可能な複数の出力
に対して即ち各々の出力信号が時間的にシリアルに出力
される端子については共通接続して測定端子を一つ設置
し、該出力端子と該共通端子間はメタル配線で接続する
。該出力端子と該共通端子間を結ぶ該メタル配線の途中
に、ウェハテスト終了後エツチングにより切断可能なら
しめる出力端子分離用パシベーション膜の開口部を設け
る。ウェハテストは従来と同様にパシベーション膜のフ
ォトエツチング後行うが、本発明では該出力端子に針を
立てる代りに大幅に本数の減った該共通端子に針を立て
て行う。ウェハテスト終了後、該出力端子の電気的独立
性を確保するため、該出力端子分離用パシベーション膜
の開口部の該メタル配線をレジストマスク、又はバンプ
実装の場合はバンプ自身をマスクにして選択的にエツチ
ングし該メタル配線を切断する。本実施例は一般的なＩ
Ｃ回路について述べたが、液晶駆動回路のＩＣ化した場
合のテスト方式として用いると非常に有効である。
以下本発明の実施例を［Ｆ］面に基づいて詳述する。
第１図は本発明の半導体装置出力部のブロック図である
。各出力バッファＡ１、・・・・・・、Ａｎの出力は各
出力端子Ｘ１、・・・・・・、Ｘｎに各々メタル配線で
従来と同様に接続するとともに、共通端子Ｔ１、・・・
・・・、Ｔｋと、該共通端子と該出力端子を接続するメ
タル配線Ｍ１、・・・・・・、Ｍｋと、該メタル配線Ｍ
１、・・・・・・、Ｍｋをエツチングにより切断可能な
らしめるパシベーション膜開口部Ｓｌ、・・・・・・、
Ｓｎが付加しである。ウェハテスト時に入力バクーンに
より谷出力を分離して測定可能な複数の出力端子側Ｘ１
〜Ｘｊ、・・・・・・、Ｘｍ−Ｘ、に該共通端子Ｍ１、
・・・・・・、Ｍｋが接続してあり、ウェハテストは該
共通端子Ｔ１、・・・・・・、Ｔｋに針を立てて行う。
。各出力バッファＡ１、・・・・・・、Ａｎの出力は各
出力端子Ｘ１、・・・・・・、Ｘｎに各々メタル配線で
従来と同様に接続するとともに、共通端子Ｔ１、・・・
・・・、Ｔｋと、該共通端子と該出力端子を接続するメ
タル配線Ｍ１、・・・・・・、Ｍｋと、該メタル配線Ｍ
１、・・・・・・、Ｍｋをエツチングにより切断可能な
らしめるパシベーション膜開口部Ｓｌ、・・・・・・、
Ｓｎが付加しである。ウェハテスト時に入力バクーンに
より谷出力を分離して測定可能な複数の出力端子側Ｘ１
〜Ｘｊ、・・・・・・、Ｘｍ−Ｘ、に該共通端子Ｍ１、
・・・・・・、Ｍｋが接続してあり、ウェハテストは該
共通端子Ｔ１、・・・・・・、Ｔｋに針を立てて行う。
ウェハテスト終了後、該パシベーション膜開口部”Ｉ、
・・・・・・、Ｓｎに露出させた該メタル配線Ｍ１、・
・・・・・、Ｍｋを選択的にエツチングすることにより
切断し、該出力端子Ｘ１１・・・・・・、Ｘｎ間の接続
を分離する。
・・・・・・、Ｓｎに露出させた該メタル配線Ｍ１、・
・・・・・、Ｍｋを選択的にエツチングすることにより
切断し、該出力端子Ｘ１１・・・・・・、Ｘｎ間の接続
を分離する。
第２図は第１図の部分拡大図である。１はメタル、２は
パシベーション膜開口部を示す。通常Ｘ１、・・・・・
・、Ｘ／にワイヤーボンディングを行うかバンプを形成
して実装する。
パシベーション膜開口部を示す。通常Ｘ１、・・・・・
・、Ｘ／にワイヤーボンディングを行うかバンプを形成
して実装する。
第３図は第２図Ｂ−Ｂ線部分のウェハテスト時の断面図
である。６はパシベーション膜、４はメタル（通常アル
ミ）、５は絶縁膜（通常酸化膜）、６は基板（通常シリ
コン）であり、共通端子Ｔ１にプローブの針７を立てて
ウェハテストを行う。
である。６はパシベーション膜、４はメタル（通常アル
ミ）、５は絶縁膜（通常酸化膜）、６は基板（通常シリ
コン）であり、共通端子Ｔ１にプローブの針７を立てて
ウェハテストを行う。
第４図は第３図と同じ部分の断面図であり、ウェハテス
ト終了後シジストをマスクにしてパシベーション膜開口
部Ｓ１のメタル配線をエツチングにより切断した実施例
の断面図である。
ト終了後シジストをマスクにしてパシベーション膜開口
部Ｓ１のメタル配線をエツチングにより切断した実施例
の断面図である。
第５図は第３図と同じ部分の断面図であり、ウェハテス
ト終了後バンプ８を形成し該バンプ８をマスクにしてパ
シベーション膜開口部Ｓ ｔのメタル配線をエツチング
により切断した実施例の断面図である。
ト終了後バンプ８を形成し該バンプ８をマスクにしてパ
シベーション膜開口部Ｓ ｔのメタル配線をエツチング
により切断した実施例の断面図である。
第６図は本発明の他の実施例の半導体装置出力部のブロ
ック図である。第１図の実施例の場合は、共通端子”Ｉ
、・・・・・・、Ｔｋを出力端子Ｘ１、・・・・・・、
Ｘｎとは別に設けであるが、第６図の実施例の場合は、
共通端子は出力端子ＸＩ、・・・・・・、Ｘｎと兼用と
した。
ック図である。第１図の実施例の場合は、共通端子”Ｉ
、・・・・・・、Ｔｋを出力端子Ｘ１、・・・・・・、
Ｘｎとは別に設けであるが、第６図の実施例の場合は、
共通端子は出力端子ＸＩ、・・・・・・、Ｘｎと兼用と
した。
以上の説明で明らかなように、不発明によれば出力端子
が多いために１回のウェハテストで出力端子すべてに針
を立てることが不可能な場合でも出力端子すべてに対す
るウェハテストが可能になり、集積回路技術の発展及び
高密度実装技術の発展によってもたらされる多数の出力
端子を有する半導体装置の製品化が可能になる効果があ
る。
が多いために１回のウェハテストで出力端子すべてに針
を立てることが不可能な場合でも出力端子すべてに対す
るウェハテストが可能になり、集積回路技術の発展及び
高密度実装技術の発展によってもたらされる多数の出力
端子を有する半導体装置の製品化が可能になる効果があ
る。
第１図は本発明の実施例のブロック図、第２図は第１図
を部分拡大したパターン図、第３図はウェハテスト時を
示す第２図のＢ−Ｂ線断面図、第４図及び第５図は完成
時を示す第２図のＢ−Ｂ線断面図。第６図は本発明の他
の実施例を示すブロック図である。 Ａ１、・・・・・、Ａｎ・・・・・・出カバ・ソファ、
Ｘｌ、・・・・・・、Ｘｎ・・・・・・出力端子、Ｓ７
、・・・・・・、Ｓｎ・・・・・・パシベーション膜開
口部、Ｔ１、・・・・・・、Ｔｋ・・・・・・共通端子
。 第１図 第４図 第５図
を部分拡大したパターン図、第３図はウェハテスト時を
示す第２図のＢ−Ｂ線断面図、第４図及び第５図は完成
時を示す第２図のＢ−Ｂ線断面図。第６図は本発明の他
の実施例を示すブロック図である。 Ａ１、・・・・・、Ａｎ・・・・・・出カバ・ソファ、
Ｘｌ、・・・・・・、Ｘｎ・・・・・・出力端子、Ｓ７
、・・・・・・、Ｓｎ・・・・・・パシベーション膜開
口部、Ｔ１、・・・・・・、Ｔｋ・・・・・・共通端子
。 第１図 第４図 第５図
Claims (3)
- （１）多数の出力端子を有する半導体装置において、該
半導体装置の信号出力がシリアルに出力される複数の出
力端子に対して１つの共通端子を接続し、該出力端子と
該共通端子間を接続する配線を切断可能ならしめるパシ
ベーション膜開口部を配置し、前記共通端子により該出
力端子すべてをウェハテストすることを特徴とする半導
体装置。 - （２）半導体装置は液晶ドライバであることを特徴とす
る特許請求の範囲第１項記載の半導体装置。 - （３）半導体装置はバンプ実装することを特徴とする特
許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112359A JPS62268135A (ja) | 1986-05-16 | 1986-05-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112359A JPS62268135A (ja) | 1986-05-16 | 1986-05-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62268135A true JPS62268135A (ja) | 1987-11-20 |
Family
ID=14584720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61112359A Pending JPS62268135A (ja) | 1986-05-16 | 1986-05-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62268135A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122231A (ja) * | 1986-11-12 | 1988-05-26 | Nec Corp | 多層回路基板 |
| JPH0380554A (ja) * | 1989-08-23 | 1991-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1986
- 1986-05-16 JP JP61112359A patent/JPS62268135A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122231A (ja) * | 1986-11-12 | 1988-05-26 | Nec Corp | 多層回路基板 |
| JPH0380554A (ja) * | 1989-08-23 | 1991-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448783B1 (en) | Method of inspecting semiconductor chip with projecting electrodes for defects | |
| JPH07115113A (ja) | 半導体ウエハの試験装置および試験方法 | |
| JPH02211648A (ja) | 半導体装置 | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| JPS62268135A (ja) | 半導体装置 | |
| EP0073721A2 (en) | Large scala integration semiconductor device having monitor element and method of manufacturing the same | |
| JPS62261139A (ja) | 半導体装置 | |
| JPH02184043A (ja) | 半導体装置の製造方法 | |
| JPH11243120A (ja) | 半導体装置およびその製造方法 | |
| JPS62145764A (ja) | 半導体集積回路 | |
| JPH05343489A (ja) | 半導体装置 | |
| JP2665075B2 (ja) | 集積回路チェックパターンおよびそのチェック方法 | |
| JPH03173434A (ja) | 半導体集積回路装置 | |
| JPH0529546A (ja) | 半導体集積回路 | |
| JPS6342140A (ja) | 半導体集積回路装置の製造方法 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JPH03173435A (ja) | 半導体集積回路装置 | |
| JP3324770B2 (ja) | 半導体デバイスのバーンイン及びテスト用半導体ウェーハ | |
| JPH0252262A (ja) | マルチチップパッケージの電気検査方法 | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| JPS6290940A (ja) | 半導体装置 | |
| JPH0463454A (ja) | 半導体集積回路 | |
| JPS60111435A (ja) | 集積回路 | |
| JPH0590362A (ja) | 半導体ウエハの検査構造 | |
| JPH113940A (ja) | 半導体装置、デバイス評価方法、特性評価用基本素子回路構成方法 |