JPH04159751A - 半導体集積回路装置およびその配線方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は標準セルを用いた半導体集積回路装置および
その配線方法に関するもので、特にＣＡＤを用いてレイ
アウトされる半導体集積回路装置およびその配線方法に
関するものである。

［従来の技術］ 近年、半導体技術の進歩はめざましく、多くの機能やシ
ステムを１つのチップに集積できるようになってきた。

そのため、多くの分野でいろいろなシステムを１つのチ
ップ上に集積したいという要求は口増しに高まっている
。さらに、その要求は、所望する機能の集積回路を短時
間で手に入れたいというところまで高まっている。しか
し、数十万のトランジスタからなる回路を人間の手で設
計するには多くの時間を要し、設計の誤りを見つけるの
にも多大な時間と費用を必要とする。そのため、集積回
路の設計をコンピュータを利用してできるだけ自動で実
行したいという要求が新たに発生している。その解決の
ために考えられているのがＣＡ　Ｄ　（Ｃｏｍｐｕｔｅ
ｒ　Ａｉｄｅｄ　Ｄｅｓｉｇｎ　）技術であり、その中
で最も簡単に半導体集積回路装置の設計に使用されるの
か標章セルを用いた自動配置配線プログラムである。

ここで標準セルとは、標準的な回路ブロックセルを予め
設計してセルライブラリに登録しておき、これを用いて
ＬＳＩを設計する方式で、セミカスタムＬＳＩの設計法
の一種である。この方法は同じセミカスタムＬＳＩであ
るゲートアレイ方式と、各回路ごとにマスクを全部作る
という点で異なっている。

第６図は標準セルを用いて自動配置配線プログラムで作
成した場合のセミカスタムＬＳＩを示す全体図である。

第６図を参照して、セミカスタムＬＳＩｌ０は、複数の
標準セルからなる標準セルの集合１１と、標準セル］１
に電源線および接地線を供給するための電源供給線３ａ
、接地線８ｂとを含む。

第７図は第６図に示したセミカスタムＬＳＩの一部を拡
大した図である。第７図を参照して、標準セルの集合１
１は複数の標準セル１ａ〜］ｅを含む。各々の標章セル
１ａ〜コｅは他の標準セルの集合１　］、　ｂ内の他の
標準セルと信号線７ａ〜７０等を介して接続される。

次に標準セルの内容について第８Ａ図〜第８Ｃ図を参照
して説明する。第８Ａ図は１つの標準セル］ａの内容を
説明する図である。第８Ｂ図、第８Ｃ図は第８Ａ図にお
ける■Ｂ−■Ｂ１■Ｃ−■Ｃで示す部分の断面図である
。第８Ａ図を参照して、標準セル１ａは縦方向に複数配
置された入出力端子２ａ〜２ｄと、入出力端子２ａ〜２
ｄに交わる方向に標準セルの上端および下端部分に設け
られた接地線用金属配線５ｂ、電源線用金属配線５ａと
、入出力端子２ａ〜２ｄを接続するための金属配線層３
ａ〜３ｄと、接地線用金属配線５ｂと電源線用金属配線
５ａを隣接する標準セル間で接続するための接地線側入
力ピン４ｂ、電源線側入力ピン４ａとを含む。

接地線用金属配線５ａおよび電源線用金属配線５ｂは第
８Ｂ図、第８Ｃ図に示すように金属配線層３ａ〜３ｄと
絶縁層２１を介して設けられる。

標準セル１ａは論理和、論理積、カウンタなどの任意の
論理を実現できる回路であり、様々な種類の回路が予め
準備されている。

第８Ａ図に示すように通常、電源線用金属配線５ａは太
い幅をもった配線が使用される。それは、電源供給線は
通常の信号線に比べて配線に流れる電流か多いためであ
る。トランジスタなどの能動素子は金属配線層３ａ〜３
ｄの」１方であってかつ金属配線５ａ、５ｂの間の能動
素子形成領域６に形成されている。トランジスタなどの
能動素子を金属配線層３ａ〜３ｄや接地線用金属配線５
ａ、電源線用金属配線５ｂに接続しておくことによって
１千意の論理機能を有する標準セルが形成される。

次に標準セルを用いて論理回路が形成された場合の例を
第７図を参照して説明する。論理和、論理積などの論理
回路には電源信号が供給されなければならないが、第８
Ａ図で述べたように、標準セル１ａの内部には横方向に
電源線用金属配線が存在する。標準セル］ａ〜］ｄが横
方向に相互に接地線側入力ピン４ａ、電源線側入力ピン
４ｂを相互に接触させて並べることによって、その列の
両側に電源供給線８ａと接地線８ｂか接続される。

以上のようにしてそれぞれの単一の論理機能を有する標
準セルが複合化され、半導体集積回路全体で所望の回路
動作を実現できる。

第７図に示すように標準セル列の外部にある電源供給線
３ａ、接地線８ｂは通常の信号線７８〜７ｃに比べて太
い幅をもった配線を利用するのが普通である。自動配置
配線プログラムは以上説明した操作をコンピュータを利
用して自動的で短時間に行なう。

ところで、論理回路の入力信号に電源信号を接続したい
場合がある。この場合を第９図を参照して説明する。電
源は論理回路の構成に必要な構成要素であり、一般に信
号として使用するものではない。しかしながら、標準セ
ルを用いた自動配置配線プログラムにおいては、標準セ
ルを標準化するために、たとえばＡＮＤ論理回路であれ
ば、入力端子として６ピンとか８ピンといった偶数の端
子を有するものを使用し、奇数の端子を有するものを使
用しない。この場合においてたとえば６ピンのＡＮＤ論
理回路を５ピンのＡＮＤ論理回路として用いる場合、余
った１本の端子を第９図（ｂ）に示すように電源電位に
接続する。このようにして６ピンのＡＮＤ論理回路を第
９図（ａ）に示すように、５ピンのＡＮＤ論理回路とし
て使用する。

この場合、この電源信号を電源供給線と区別するため電
源信号線と呼ぶ。電源信号線を標準セルに用いる場合、
自動配置配線プログラムでは従来衣のような方法で行な
っていた。

第１０図は従来の自動配置配線プログラムが標準セル〕
Ｃに電源信号線を接続する方法を示す図である。第１０
図を参照して、標準セル列の外部に存在する電源供給線
８ａから標準セル１Ｃへ直接電源信号線１２が接続され
る。この場合、セル列外部の電源供給線８ａから標準セ
ルＩＣへ長い太い電源信号線１２がレイアウトされる。

電源信号線１２は、電源接続線１３ａと同一であるため
、配線幅が太くなり、セミカスタムＬＳＩにおいて無駄
な面積が必要とされる。そのため、電源信号線１２が標
準セルＩＣの入力信号に接続されるときには、電源信号
線１２を細い配線幅にする工夫が必要となる。しかしな
がら、電源信号線１２と電源接続線１３ａとの区別をソ
フトウェアで判断することは難しいため、この方法はあ
まり使われない。

第１１図は従来の自動配置配線プログラムにおいて標準
セル１Ｃに電源信号を供給する他の例を示す図である。

第１１図を参照して、電源信号を人力しなければならな
い標準セルＩＣの隣に電源信号供給用の特別な標準セル
９を配置し、その特別な標準セル９の出力信号を電源信
号を必要とする標準セルＩＣの入力端子に接続すること
によって電源信号が供給される。この特別標準セル９の
詳細を第１２図に示す。第１２図を参照して、特別標準
セル９は、標準セル内の電源供給線５ａと金属配線層３
とがピアホール（あるいはスルーホール）を介して接続
されている。すなわち特別標準セル９においては、半導
体集積回路において異なった層の金属配線が短絡されて
いる。この特別標準セル９の出力はプログラム上では通
常信号線と同様に扱われるので、配線幅を気にする必要
はない。この場合、論理図中に前もってこの特別標準セ
ル９のことを記述しておく必要がある。

この標準セル９を用いた具体的な論理回路の例を次に説
明する。

第１３Ａ図、第１３Ｂ図は６人力ＡＮＤ論理回路Ａに特
別標準セル９を用いて電源信号線を接続した場合の具体
的な標準セルの配置図を示す図である。第１３Ａ図が回
路図であり、それに対応する実際の標準セルの配置図が
第１３Ｂ図である。

第１３Ｂ図を参照して、６人力ＡＮＤ論理回路Ａのとな
りに特別標準セル９が設けられている。

ところで、ゲートアレイＬＳＩ装置において多入力論理
機能を有する出力回路の入力端子を所定電位にクリップ
する構造がたとえば特開昭６１−１、２３１５３号公報
に開示されている。第１４図は同公報に開示された図で
ある。第１４図を参照して、入力端子ＩＮＩ、ＩＮ２，
１Ｎ３とたとえば直角方向にクリップ用多結晶シリコン
配線２０が設けられ、この配線２０が電源ＶＯＯのアル
ミ配線とコンタクトホール２５とによって接続されてい
る。そして、入力端子ＩＮＩ、ＩＮ２．ＩＮ３のいずれ
かとクリップ用配線２０とを接続する場合には、各配線
の交差部分にコンタクトホール２１等が設けられる。

［発明が解決しようとする課題］ 従来の自動配置配線プログラムにおいては、特定の標準
セル１ｃに電源信号が供給される必要があるときは、以
上のように行なわれていた。自動配置配線プログラムで
半導体集積回路のレイアウトを自動生成する場合に、標
準セルの入力信号として電源信号のような標準セル内に
共通に存在している信号線を接続するときには、無駄な
領域を多く作るようになっていた。その結果、半導体集
積回路においてその占める面積が大きくなるという問題
点があった。

さらに、ゲートアレイＬＳＩ装置において入力端子等を
所定電位にクリップする場合は、クリップ用配線かセル
外に存在し、この場合も、半導体集積回路において無駄
な領域か増えるという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、無駄な領域のない半導体集積回路装置および
その配線方法を提供することを目的とする。

［課題を解決するための手段］ （１）　この発明の第１の請求項に係る複数の標準セル
からなる集積回路装置においては、各々の標準セルは各
々の標準セルの共通な信号線と、信号線と交わる方向に
配列され、信号線とは絶縁膜で分離された複数の入出力
端子および複数の入出力端子の各々に接続された能動素
子と、絶縁膜を貫通して設けられ、共通信号線と複数の
入出力端子のうちの少なくとも１つの端子とを接続する
ための接続配線層とを含む。

（２）　この発明の請求項第２項に係る半導体集積回路
装置の製造方法は、所望の機能を達成する標準セルを準
備するステップと、標準セルは各々の標準セルの共通な
信号線と、信号線と交わる方向に設けられ、信号線とは
絶縁膜で分離された複数の入出力端子および複数の入出
力端子に接続された能動素子とを含み、標準セルに信号
線を接続するステップと、共通信号線と複数の入出力端
子のうちの少なくとも１つの端子を前記絶縁膜を貫通し
て接続するステップとを含む。

［作用］ この発明に係る半導体集積回路装置およびその製造方法
においては、標準セルの内部において電源信号線のよう
な各標準セル内に共通に存在している信号線が標準セル
の入出力端子と標準セル内において接続される。

［実施例］ 以下、この発明の一実施例を図を参照して説明する。第
１Ａ図、第１Ｂ図、第１Ｃ図は従来の第８Ａ図、第８Ｂ
図、第８Ｃ図に対応する図であり、同一の参照符号は同
一部分を示す。第１Ａ図においては、電源線用金属配線
５ａと金属配線層３ｃとを接続するためにピアホール１
０を介して配線が行なわれる。自動配置配線プログラム
においては、金属配線層３Ｃと電源線用金属配線５ａと
が交わっている部分にピアホール１０を置くようにソフ
トウェアか処理する。

なお第１Ａ図〜第１Ｃ図に示す実施例においては、入出
力端子と電源線用金属配線とを接続するためにピアホー
ル１０を用いているが、標準セル内で入出力端子と電源
線用金属配線の２つを接続できる手段であるならばどの
ような方法が用いられてもよい。

第２図はこの発明の効果を具体的に説明する図であり、
従来の第１１図に対応する。第１１図においては、標準
セル１ｃに電源信号線を供給するために標準特別セル９
が用いられたが、この発明によれば標準セル１ｃにピア
ホール］０を設け、そこを貫通して配線層が形成されれ
ばよい。この結果、特別標準セル９の分だけ半導体集積
回路装置の所要面積が削減される。

第３Ａ図、第３Ｂ図はこの発明の具体的実施例を説明す
るための図であり、従来の第１３Ａ図、第１．３　Ｂ図
に対応する。参照符号が等しい部分は同一部分を示す。

第３Ａ図、第３Ｂ図を参照して、６人力ＡＮＤ論理回路
においてピアホール１０を設けることにより、６人力Ａ
ＮＤ論理回路において特別標準セルの分だけ所望面積が
削減され得る。

次に第４Ａ図〜第４Ｃ図を参照してこの発明に係る半導
体集積回路装置の配線方法について説明する。

この発明に係る製造方法においては、まず所定の機能を
有する標準セル］か複数準備される。たたしこの図では
標準セル１は図面の簡単化のため１個だけ記載される。

次に第４Ｂ図を参照して電源線側人力ピン４ａに電源供
給線８ａが接続され、接地線側人力ピン４ｂを介して接
地線８ｂか接続される。次に第４Ｃ図を参照してたとえ
ば金属配線層３Ｃに電源信号が必要な場合は、電源線用
金属配線５ａと金属配線層３Ｃとの交差部にビアポール
１０が形成され、そこに配線層が形成される。

上記実施例では、電源信号線の場合について説明したが
、クロック信号線やリセット信号線のように、各標準セ
ル内に共通に存在する信号線であればどのような信号線
に対してもこの発明は適用できる。

この場合の具体例を第５Ａ図、第５Ｂ図を参照して説明
する。たとえば、第５Ａ図、第５Ｂ図に示すように標準
セルの中に電源供給線や接地線と同様にクロック線］０
０か存在しているＩｇＱセルを用いる場合、このクロッ
ク線１．　ＯＯと外部端子の接続にも本発明を利用すれ
ば、同様の効果を奏する。

［発明の効果］ 以」二のように、この発明によれば、標準セルの入力信
号として電源信号線のような各標準セル内に共通に存在
する信号線が必要な場合、その信号線を標準セルの内部
で接続するようにしたため、レイアウト上に電源信号線
のような共通信号入力のための無駄な領域のない半導体
集積回路装置およびその配線方法を得られるという効果
がある。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図はこの発明が適用された
標僧セルを示す図であり、第２図はこの発明の詳細な説
明するための図であり、第３Ａ図、第３Ｂ図は、この発
明が具体的に適用された場合の例を示す図であり、第４
Ａ図〜第４Ｃ図はこの発明に係る半導体集積回路装置の
配線方法をステップごとに示す図であり、第５Ａ図、第
５Ｂ図はこの発明の他の実施例を示す図であり、第６図
は標準セルを用いて形成されたセミカスタムＬＳＩの概
要を示す模式図であり、第７図は第６図の−部を拡大し
て示した図であり、第８Ａ図は従来の標準セルを示す図
であり、第８Ｂ図、第８Ｃ図は、第８Ａ図の■Ｂ−■Ｂ
１■Ｃ−■Ｃて示す部分の断面図であり、第９図はこの
発明か適用される６人力ＡＮＤ論理回路を示す模式図で
あり、第１０図、第１１図は、従来の自動配置配線プロ
グラムにおいて人力信号と電源信号とを接続するための
方法を示す図であり、第１２図は第１１図において用い
られた特別標桑セルを示す図であり、第１３Ａ図、第１
３Ｂ図は、６人力ＡＮＤ論理回路が標僧セルを用いて具
体化された場ａの具体的な特別標準セルの配置を示す図
であり、第１４図はゲ−ｌ−アレイ装置における従来の
端子を所定電位にクリップする方法を示す図である。 １は標準セル、２ａ〜２ｄは入出力端子、３ａ〜３ｄは
金属配線層、４ａは電源線側入力ピン、４ｂは接地線側
入力ピン、５ａは電源線用金属配線、５ｂは接地線用金
属配線、６は能動素子形成領域である。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）複数の標準セルからなる集積回路装置であって、 各々の前記標準セルは、 各々の前記標準セルに共通な信号線と、 前記信号線と交わる方向に配列され、前記信号線とは絶
   縁膜で分離された複数の入出力端子およびそれに接続さ
   れた能動素子と、 前記絶縁膜を貫通して設けられ、前記共通信号線と前記
   複数の入出力端子のうちの少なくとも１つの端子とを接
   続するための接続配線層とを含む、 集積回路装置。
2. （２）ＣＡＤを用いて半導体集積回路の配線を自動的に
   行なう方法であって、 前記半導体集積回路の機能を果たす標準セルを準備する
   ステップと、 前記標準セルは各々の前記標準セルに共通な信号線と、
   前記信号線と交わる方向に配列され、前記信号線とは絶
   縁膜で分離されている複数の入出力端子および前記入出
   力端子に接続された能動素子とを含み、 前記標準セルに前記共通信号線を接続するステップと、 前記標準セル内において前記共通信号線と前記複数の入
   出力端子のうちの少なくとも１つの端子とを前記絶縁膜
   を貫通して接続するステップとを含む、半導体集積回路
   装置の配線方法。