JPH11307639A - 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】電源配線のための手数を削減し、信号配線又は
電源配線の自由度を上げ、複数の異電位又は異電源ピッ
チを有する電源線を配線する半導体集積回路の電源回路
を提供することを目的とする。 【解決手段】電源領域１の中継電源線Ｃと電源領域２の
中継電源線Ｄを、隣接する電源領域１、２の間に設けて
いる。各電源線は中継電源線と直交する。つまり、電源
領域１の電源線５５〜５７は、中継電源線Ｃと電源線５
５〜５７との交点６１〜６３で接続される。同じく、電
源領域２の電源線５８〜６０は、電源線５８〜６０と中
継電源線Ｄとの交点６４〜６６で接続される。また、中
継電源線Ｃと中継電源線Ｄとは、任意の複数の箇所５
３、５４において相互に接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】半導体集積回路の電源回路及
び電源配線方法並びに電源配線手順を実行するプログラ
ムを記録した記録媒体に関する。

【０００２】

【従来の技術】大規模集積回路（以下、「ＬＳＩ」とい
う。）の規模が大きくなるに従い、一つのＬＳＩ内部に
標準（スタンダードセル、標準的なゲートアレイ等）と
は異なる電位の電源又は標準とは異なるピッチの電源線
（電源線は、セルに直接電源を供給する電源用配線をい
い、ピッチが異なるとは、電源線の間隔又は電源線自体
の線幅が異なることを言う。）を配線する必要が生じ
る。

【０００３】従来は、電源線のピッチや電源線の電位の
異なる領域間に電位の種類の合計分だけの垂直な同電位
線分を挿入し双方の領域から、垂直な線分に接続する配
線の配線層を変えたり、片方の配線を折り曲げて電源線
のピッチを変えることで接続を行ってきた。図１は、配
線層を変えることにより、異なる電位を接続する従来例
の方法である。電源領域１には、電源線１〜４が配線さ
れ、電源領域２には、電源線５〜８が配線されている。
電源領域１の電源線１、３と電源領域２の電源線６、８
が同電位の電源であり、また、電源領域１の電源線２、
４と電源領域２の電源線５、７が同電位の電源である場
合を示す。

【０００４】本方法では、電源線１〜８は２層配線であ
り、電源領域１と電源領域２の間に設けた電源Ｃ１は１
層配線、同じく電源Ｃ２は２層配線である。電源領域１
の電源線１、３及び電源領域２の電源線６、８と電源Ｃ
１は同電位であり、電源領域１の電源線２、４及び電源
領域２の電源線５、７と電源Ｃ２は同電位である。電源
領域１の電源線２、４及び電源領域２の電源線５、７は
２層にあり、また、これらと同電位の電源Ｃ２も２層に
あるので、そのまま、接点部１５〜１８において接続さ
れる。また、電源領域１の電源線１、３及び電源領域２
の電源線６、８は、２層にあり、これと同電位の電源Ｃ
１は１層にあるので、電源線１、３、６、８は、層変換
部１１〜１４で、２層から１層に変換され、１層の電源
Ｃ１と接点部２０〜２３で接続される。

【０００５】図２は、電源線を折り曲げることにより接
続する方法である。この場合は、電源線１〜８は、２層
配線であり、電源Ｃ１、Ｃ２は、１層配線である。電源
線１〜８と電源Ｃ１、Ｃ２とは、層を異にするが、スル
ーホール等で接点部３０〜３７で接続される。電源線
２、４は、方向変換部４１〜４４で折り曲げられて、電
源線６、８との重ならないようにされて、電源Ｃ２と接
続される。

【０００６】

【発明が解決しようとする課題】図１の方式では、予め
電源線１〜８の配線層が確定していなければならず、ま
た、電源領域間に電源Ｃ１、Ｃ２の２層の配線層を使用
するため、電源領域間の信号配線の接続の自由度が減少
し、信号の配線が困難となることもある。図２の方式
は、電源線１〜８の間隔が、電源線の太さに対して、十
分に広いことが必要で、電源線１〜８の間隔が狭いと、
電源線をいくら曲げても、電源線との重なりを避けるこ
とができないという問題がある。

【０００７】また、これらの方式は、電源配線層や電源
線のピッチに依存していることから、半導体集積回路の
電源の配線における、電源配線層又は電源線のピッチの
自由度を低下させることにもつながる。そこで、本発明
は、上記問題に鑑みなされたものであり、電源配線のた
めの手数を削減し、信号配線又は電源配線の自由度を損
なうことなく、複数の異電位又は異電源ピッチを有する
電源線を配線する半導体集積回路の電源回路を提供する
ことを目的とするものである。

【０００８】

【課題を解決するための手段】請求項１に記載された発
明は、ピッチの異なる複数の電源線、電位の異なる複数
の電源線又はピッチの異なる複数の電源線及び電位の異
なる複数の電源線を有する半導体集積回路の電源回路に
おいて、電位毎に中継電源線Ｃ、Ｄを有し、前記電源線
を電位毎に該中継電源線に接続し、前記電源線５５〜６
０は該中継電源線を介して電源供給を受けることを特徴
とする半導体集積回路の電源回路である。

【０００９】請求項１記載の発明によれば、電源供給の
中継を行う中継電源線Ｃ、Ｄを設け、半導体上のセルに
電源を供給する電源線には中継電源線を介して電源を供
給することにより、効率の良い配線を行い、Ｉ／Ｏセル
との接続回線数を減少させ、その結果、信号配線又は電
源配線の自由度を上げた複数の異電位、異電源ピッチ又
は異電位及び異電源ピッチを有する電源線を配線する半
導体集積回路の電源回路を提供することができる。

【００１０】請求項２に記載された発明は、請求項１記
載の半導体集積回路の電源回路において、前記ピッチの
異なる電源線又は前記電位の異なる電源線と前記中継電
源線とは、直交して接続することを特徴とする。請求項
２記載の発明によれば、電源線と中継電源線とが、直交
して接続することにより、各電源線及び各中継電源線
を、夫々平行に配線し、電源線と中継電源線を効率よく
整然と配線するすることができる。

【００１１】請求項３に記載された発明は、請求項１又
は２記載の半導体集積回路の電源回路において、前記半
導体集積回路は、複数の電源領域を有し、該電源領域
は、夫々、電位毎に一又は複数の中継電源線を有し、前
記電源領域内の前記電源線は、該電源線が含まれる前記
電源領域の前記中継電源線と電位毎に接続することを特
徴とする。

【００１２】請求項３記載の発明によれば、半導体集積
回路に複数の電源領域を設け、更に電源領域に対して、
電位毎に一又は複数の中継電源線を設けることにより、
領域を単位として配線を行い、設置するセルに応じて、
柔軟に電源配線を行うことができる。請求項４に記載さ
れた発明は、請求項３記載の半導体集積回路の電源回路
において、前記中継電源線は、前記電源領域の外周又は
隣接する前記電源領域の間に設けたことを特徴とする。

【００１３】請求項４記載の発明によれば、中継電源線
を電源領域の外周又は隣接する前記電源領域の間に設け
たことにより、中継電源線の配線による、信号配線又は
電源配線の自由度を上げることができる。請求項５に記
載された発明は、請求項３記載の半導体集積回路の電源
回路において、隣接する電源領域の一方の電源領域が他
方の電源領域の外周に位置する場合、前記中継電源線
は、一方の電源領域及び他方の電源領域の間に設けたこ
とを特徴とする。

【００１４】請求項５記載の発明によれば、隣接する電
源領域の一方の電源領域が他方の電源領域の外周に位置
する場合であっても、請求項４に係る発明と同様に、信
号配線又は電源配線の自由度を上げ、複数の異電位又は
異電源ピッチを有する電源線を配線する半導体集積回路
の電源回路を提供することができる。請求項６に記載さ
れた発明は、請求項３ないし５いずれか一項記載の半導
体集積回路の電源回路において、前記中継電源線の電位
が一又は複数の電位において同じ場合、該同じ電位の前
記中継電源線を相互に接続することを特徴とする。

【００１５】請求項６記載の発明によれば、同じ電位の
中継電源線を相互に接続することにより、Ｉ／Ｏセルと
の接続回線を少なくでき、信号配線又は電源配線の自由
度を損なうことを最小にすることができる。請求項７に
記載された発明は、請求項６記載の半導体集積回路の電
源回路において、前記隣接する電源領域の中継電源線の
接続は、複数箇所において接続することを特徴とする。

【００１６】請求項７記載の発明によれば、隣接する電
源領域の中継電源線を複数箇所において接続することに
より、電源供給の経路を複数とし、その結果、個々の電
源線に流れる電流を少なくし、電源線の幅を狭くするこ
とができる。請求項８に記載された発明は、ピッチの異
なる複数の電源線、電位の異なる複数の電源線又はピッ
チの異なる複数の電源線及び電位の異なる複数の電源線
を半導体集積回路に配線する電源回路配線方法におい
て、電位毎に中継電源線を設け、前記電源線を電位毎に
該中継電源線に接続し、前記電源線には、該中継電源線
を介して電源を供給することを特徴とする半導体集積回
路の電源配線方法である。

【００１７】請求項８記載の発明によれば、半導体集積
回路に配線する電源回路配線方法において、電位毎に中
継電源線を設け、前記電源線を電位毎に該中継電源線に
接続し、前記電源線には、該中継電源線を介して電源を
供給することにより、効率の良い配線を行い、Ｉ／Ｏセ
ルとの接続回線数を減少させ、その結果、半導体集積回
路の配線において、信号配線又は電源配線の自由度を上
げることができる。

【００１８】請求項９に記載された発明は、 ａ．電源線を配線する半導体チップの外周に入出力セル
を配置し、このセルの配置情報をレイアウトデータベー
スに記憶する工程と、 ｂ．前記半導体チップ内部に電源線の配線に影響を与え
るセルを配置し、このセルの配置情報を前記レイアウト
データベースに記憶する工程と、 ｃ．前記半導体チップ内部に標準の電源の電位と異なる
電位の電源線を配置する場合、異なる電位の電源線を配
置する領域を設定し、この設定された領域の情報を前記
レイアウトデータベースに記憶する工程と、 ｄ．前記半導体チップ内部に標準の電源線のピッチと異
なるピッチの電源線を配置する場合、異なるピッチの電
源線を配置する領域を設定し、この設定された領域の情
報を前記レイアウトデータベースに記憶する工程と、 ｅ．前記セルの配置された領域又は電源線の配置される
領域の領域間に、中継電源線を配線する工程と、 ｆ．前記中継電源線のうち、隣接する領域の中継電源線
であって、かつ、同じ電位の中継電源線を相互に接続
し、更に、前記セルの配置された領域又は電源線の配置
される領域内における電源線を配線する工程とよりなる
ことを特徴とする電源配線方法である。

【００１９】請求項９記載の発明によれば、半導体チッ
プ内部に標準の電源の電位と異なる電位の電源線を配置
する場合、異なる電位の電源線を配置する領域を設定
し、この設定された領域の情報を前記レイアウトデータ
ベースに記憶する工程と、半導体チップ内部に標準の電
源線のピッチと異なるピッチの電源線を配置する場合、
異なるピッチの電源線を配置する領域を設定し、この設
定された領域の情報をレイアウトデータベースに記憶す
る工程を設けることにより、特に、半導体集積回路の電
源回路における電源の配線方法において、上記ｃ、ｄ工
程における電源配線のための手数を削減し、信号配線又
は電源配線の自由度を上げ、複数の異電位又は異電源ピ
ッチを有する電源線を配線することができる。

【００２０】請求項１０に記載された発明は、コンピュ
ータに、 ａ．セルに電源を供給する電源線を配線する半導体チッ
プの外周に入出力セルを配置し、このセルの配置情報を
レイアウトデータベースに記憶する手順と、 ｂ．前記半導体チップ内部に電源線の配線に影響を与え
るセルを配置し、このセルの配置情報を前記レイアウト
データベースに記憶する手順と、 ｃ．前記半導体チップ内部に標準の電源の電位と異なる
電位の電源線を配置する場合、異なる電位の電源線を配
置する領域を設定し、この設定された領域の情報を前記
レイアウトデータベースに記憶する手順と、 ｄ．前記半導体チップ内部に標準の電源線のピッチと異
なるピッチの電源線を配置する場合、異なるピッチの電
源線を配置する領域を設定し、この設定された領域の情
報を前記レイアウトデータベースに記憶する手順と、 ｅ．前記セルの配置された領域又は電源線の配置される
領域の領域間に、中継電源線を配線する手順と、 ｆ．前記中継電源線のうち、隣接する領域の中継電源線
であって、かつ、同じ電位の中継電源線を接続し、更
に、前記セルの配置された領域又は電源線の配置される
領域内における電源線を配線する手順を実行させること
を特徴とするプログラムを記録した記録媒体である。

【００２１】請求項１０記載の発明によれば、前記半導
体チップ内部に標準の電源の電位と異なる電位の電源線
を配置する場合、異なる電位の電源線を配置する領域を
設定し、この設定された領域の情報を前記レイアウトデ
ータベースに記憶する手順と、前記半導体チップ内部に
標準の電源線のピッチと異なるピッチの電源線を配置す
る場合、異なるピッチの電源線を配置する領域を設定
し、この設定された領域の情報をレイアウトデータベー
スに記憶する手順を設けることにより、特に、半導体集
積回路の電源回路における電源の配線において、上記
ｃ、ｄ手順に係る電源配線のための手数を削減し、信号
配線又は電源配線の自由度を上げ、複数の異電位又は異
電源ピッチを有する電源線を配線することができる電源
配線方法の手順が記録されたプログラムを記録した記憶
媒体を提供することができる。

【００２２】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図３は、本発明の配線の基本を
説明するための図である。電源領域１の電源線と電源領
域２の電源線の電位が同じ場合である。電源領域１に
は、電源線５５〜５７が配線され、電源領域２には、電
源線５８〜６０が配線されている。

【００２３】本発明においては、各電源領域毎に、隣接
する領域の間に、中継電源線を設ける。つまり、電源領
域１の中継電源線Ｃと電源領域２の中継電源線Ｄを、隣
接する電源領域１、２の間に設けている。更に、各電源
線は中継電源線と直交する。つまり、電源領域１の電源
線５５〜５７は、中継電源線Ｃと電源線５５〜５７との
交点６１〜６３で接続される。同じく、電源領域２の電
源線５８〜６０は、電源線５８〜６０と中継電源線Ｄと
の交点６４〜６６で接続される。また、中継電源線Ｃと
中継電源線Ｄとは、任意の複数の箇所において相互に接
続される。図３では、接続回線５３、５４により、２箇
所で接続されている。

【００２４】図４は、本発明の第１の実施の形態を説明
するための図で、二つの電源領域が、夫々、同じ二つの
電位の電源線を有する場合である。なお、以降の説明に
おいて、電源線及び中継電源線は、横線の場合は、２層
に配線され、縦線の場合は、１層に配線される。電源線
及び中継電源線の１層と２層は、必要に応じ、コンタク
トホール等で接続される。

【００２５】電源領域１は、電源線７０、７１、７４、
７５を有し、更に、電源領域１の中継電源線Ｃ１及び中
継電源線Ｃ２を設ける。また、電源領域２は、電源線７
２、７３、７６、７７を有し、更に、電源領域２の中継
電源線Ｄ１及び中継電源線Ｄ２を設ける。ここで、電源
線７０〜７３、中継電源線Ｃ１及び中継電源線Ｄ１の電
位が同じであり、電源線７４〜７７、中継電源線Ｃ２及
び中継電源線Ｄ２の電位が同じであるとする。

【００２６】電源領域１の電源線７０、７１は、中継電
源線Ｃ１と接続し、電源領域１の電源線７４、７５は、
中継電源線Ｃ２と接続する。また、電源領域２の電源線
７２、７３は、中継電源線Ｄ１と接続し、電源領域２の
電源線７６、７７は、中継電源線Ｄ２に接続する。中継
電源線Ｃ１と中継電源線Ｄ１は、接続回線Ｅ１で接続さ
れ、中継電源線Ｃ２と中継電源線Ｄ２は、接続回線Ｅ２
で接続される。中継電源線同士を密接に結合する（多く
の点で接続する）ことにより、中継電源線を細くするこ
とができる。つまり、中継電源線同士を多点で接続する
と、電源経路が多くとれて、特定の中継電源線を経由す
る割合が減少するから、その電源線を細くすることが可
能となる。

【００２７】このように接続した結果、電源線７０〜７
３は、中継電源線Ｃ１及び中継電源線Ｄ１を介して外部
電源に接続され、また、電源線７４〜７７は、中継電源
線Ｃ２及び中継電源線Ｄ２を介して外部電源に接続され
る。図５は、本発明の第２の実施の形態を説明するため
の図で、隣接する電源領域の一方の電源領域が他方の電
源領域の外周に位置する場合である。中継電源線は、一
方の電源領域及び他方の電源領域の間に設ける。

【００２８】電源領域１が電源領域２の外周に位置し、
電源領域１の電源線Ａと電源領域２の電源線Ｂとが同電
位の場合を説明する。電源領域１の中継電源線Ｃ及び電
源領域２の中継電源線Ｄを、電源領域１及び電源領域２
の間にループ状に設ける。電源領域１の電源線Ａは、電
源領域１の中継電源線Ｃと交点８０〜８３で接続され
る。また、電源領域２の電源線Ｂは、電源領域２の中継
電源線Ｄと交点８４〜８７で接続される。二つの中継電
源線Ｃ、Ｄは、任意の点で接続回線Ｅにより接続され
る。

【００２９】図６は、本発明の第３の実施の形態を説明
するための図で、二つの電源領域が、夫々、二つの電位
の電源線を有し、そのうちの一つの電位が、隣接する領
域の電源線と同じ場合である。電源領域１の同じ電位の
電源線９０及び電源線９１と電源領域２の同じ電位の電
源線９２及び電源線９３とが同電位で、電源領域１の同
じ電位の電源線９４及び電源線９５と電源領域２の同じ
電位の電源線９６及び電源線９７とが異なる電位を有す
る場合である。

【００３０】電源領域１の電源線９０、９１を電源領域
１の中継電源線Ｃ２に接続し、電源領域２の電源線９
２、９３を電源領域２の中継電源線Ｄ２に接続する。そ
して、中継電源線Ｃ２、Ｄ２の電位は同じであるから、
中継電源線Ｃ２と中継電源線Ｄ２を接続回線Ｅ２で接続
する。更に、電源領域１の電源線９４、９５は、電源領
域１の中継電源線Ｃ１に交点１００、１０１で接続され
る。また、電源領域２の電源線９６、９７は、電源領域
２の中継電源線Ｄ１に交点１０２、１０３で接続され
る。中継電源線Ｃ１と中継電源線Ｄ１とは、電位が異な
るので、分離したままである。

【００３１】図７は、コンピュータを用いて、ＬＳＩの
電源配線のレイアウト設計を行うフローである。次の段
階よりなる。 ａ．図８に示すように、セルに電源を供給するための電
源線を配線する半導体チップの外周にＩ／Ｏセル（入出
力セル）を配置し、このセルの配置情報をレイアウトデ
ータベース１１０の配置情報領域１１１に記憶する段
階。

【００３２】ｂ．図９に示すように、前記半導体チップ
内部に、例えば、ＲＯＭ、ＲＡＭ、ＰＬＬ（Ｐhase Ｌ
ocked Ｌoop ）等のような電源線の配線に影響を与える
セルを配置し、このセルの配置情報を前記レイアウトデ
ータベース１１０の配置情報１１１に記憶する段階。 ｃ．図１０に示すように、前記半導体チップ内部に標準
の電源の電位（スタンダードセル、標準的なゲートアレ
イ等における電位）と異なる電位の電源線を配置する場
合、異なる電位の電源線を配置する領域を設定し、この
設定された領域の情報を前記レイアウトデータベース１
１０の領域情報１１２に記憶する段階。

【００３３】ｄ．図１１に示すように、前記半導体チッ
プ内部に標準の電源線のピッチと異なるピッチの電源線
を配置する場合、異なるピッチの電源線を配置する領域
を設定し、この設定された領域の情報を前記レイアウト
データベース１１０の領域情報１１２に記憶する段階。 ｅ．図１２に示すように、前記ｂの段階で設定されたセ
ルの配置された領域又は前記ｃ、ｄの段階で設定された
電源線の配置される領域の領域間に、各領域毎に、かつ
電位毎に中継電源線を配線し、この情報を電源配線情報
記憶手段１１３に記憶する段階。

【００３４】ｆ．図１３に示すように、前記中継電源線
のうち、隣接する領域の中継電源線であって、かつ、同
じ電位の中継電源線を接続し、更に、前記ｂの段階で設
定されたセルの配置された領域又は前記ｃ、ｄの段階で
設定された電源線の配置される領域内に電源線を配線す
る段階。この、配線レイアウト後に、電源線に合わせて
セルを配置する処理が行われ、その後、このレイアウト
データベース１１０内の配置情報１１１と領域情報１１
２と電源配線情報１１３とに基づいて自動配置、自動配
線処理を行うことが可能となる。

【００３５】なお、前記ｂの段階で設定されたセルの配
置された領域又は前記ｃ、ｄの段階で設定された電源線
の配置される領域の領域間の中継電源線は、図１２のよ
うに各領域の周囲を中継電源線で囲むことにより、結果
として、中継電源線が領域間に設けるようにしてもよ
い。

【００３６】

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、電源供給の中継を行う中継電源線Ｃ、Ｄを
設け、半導体上のセルに電源を供給する電源線には中継
電源線を介して電源を供給することにより、効率の良い
配線を行い、Ｉ／Ｏセルとの接続回線数を減少させ、そ
の結果、信号配線又は電源配線の自由度を上げた複数の
異電位、異電源ピッチ又は異電位及び異電源ピッチを有
する電源線を配線する半導体集積回路の電源回路を提供
することができる。

【００３７】請求項２記載の発明によれば、電源線と中
継電源線とが、直交して接続することにより、各電源線
及び各中継電源線を、夫々平行に配線し、電源線と中継
電源線を効率よく整然と配線するすることができる。請
求項３記載の発明によれば、半導体集積回路に複数の電
源領域を設け、更に電源領域に対して、電位毎に一又は
複数の中継電源線を設けることにより、領域を単位とし
て配線を行い、設置するセルに応じて、柔軟に電源配線
を行うことができる。

【００３８】請求項４記載の発明によれば、中継電源線
を電源領域の外周又は隣接する前記電源領域の間に設け
たことにより、中継電源線の配線による、信号配線又は
電源配線の自由度を上げることができる。請求項５記載
の発明によれば、隣接する電源領域の一方の電源領域が
他方の電源領域の外周に位置する場合であっても、請求
項４に係る発明と同様に、信号配線又は電源配線の自由
度を上げ、複数の異電位、異電源ピッチ又は異電位及び
異電源ピッチを有する電源線を配線する半導体集積回路
の電源回路を提供することができる。

【００３９】請求項６記載の発明によれば、同じ電位の
中継電源線を相互に接続することにより、Ｉ／Ｏセルと
の接続回線を少なくでき、信号配線又は電源配線の自由
度を損なうことを最小にすることができる。請求項７記
載の発明によれば、隣接する電源領域の中継電源線を複
数箇所において接続することにより、電源供給の経路を
複数とし、その結果、個々の電源線に流れる電流を少な
くし、電源線の幅を狭くすることができる。

【００４０】請求項８記載の発明によれば、半導体集積
回路に配線する電源回路配線方法において、電位毎に中
継電源線を設け、前記電源線を電位毎に該中継電源線に
接続し、前記電源線には、該中継電源線を介して電源を
供給することにより、効率の良い配線を行い、Ｉ／Ｏセ
ルとの接続回線数を減少させ、その結果、半導体集積回
路の配線において、信号配線又は電源配線の自由度を上
げることができる。

【００４１】請求項９記載の発明によれば、半導体チッ
プ内部に標準の電源の電位と異なる電位の電源線を配置
する場合、異なる電位の電源線を配置する領域を設定
し、この設定された領域の情報をレイアウトデータベー
スに記憶する工程と、半導体チップ内部に標準の電源線
のピッチと異なるピッチの電源線を配置する場合、異な
るピッチの電源線を配置する領域を設定し、この設定さ
れた領域の情報をレイアウトデータベースに記憶する工
程を設けることにより、特に、半導体集積回路の電源回
路における電源の配線方法において、電源配線のための
手数を削減し、信号配線又は電源配線の自由度を上げた
複数の異電位、異電源ピッチ又は異電位及び異電源ピッ
チを有する電源線を配線することができる。

【００４２】請求項１０記載の発明によれば、前記半導
体チップ内部に標準の電源の電位と異なる電位の電源線
を配置する場合、異なる電位の電源線を配置する領域を
設定し、この設定された領域の情報をレイアウトデータ
ベースに記憶する手順と、前記半導体チップ内部に標準
の電源線のピッチと異なるピッチの電源線を配置する場
合、異なるピッチの電源線を配置する領域を設定し、こ
の設定された領域の情報をレイアウトデータベースに記
憶する手順を設けることにより、半導体集積回路の電源
回路における電源の配線において、電源配線のための手
数を削減し、信号配線又は電源配線の自由度を上げた複
数の異電位、異電源ピッチ又は異電位及び異電源ピッチ
を有する電源線を配線することができる電源配線方法の
手順が記録されたプログラムを記録した記憶媒体を提供
することができる。

【図面の簡単な説明】

【図１】従来の配線層を変えることによる接続方法

【図２】従来の電源線を折り曲げることにより接続する
方法である。

【図３】本発明の配線の基本を説明するための図であ
る。

【図４】本発明の第１の実施の形態を説明するための図
である。

【図５】本発明の第２の実施の形態を説明するための図
である。

【図６】本発明の第３の実施の形態を説明するための図
である。

【図７】コンピュータを用いて、ＬＳＩの電源配線のレ
イアウト設計を行うフローである。

【図８】半導体チップの外周にＩ／Ｏセルを配置する図
である。

【図９】電源線の配線に影響を与えるセルを配置する図
である。

【図１０】異なる電位の電源線を配置する領域を設定す
る図である。

【図１１】異なるピッチの電源線を配置する領域を設定
する図である。

【図１２】各領域毎に中継電源線を配線する図である。

【図１３】同じ電位の中継電源線を接続し、領域内の電
源線を配線する図である。

【符号の説明】

１１、１２、１３、１４ 層変換部 ２０．２１、２２、２３ 接点部 ３０、３１、３２、３３ 接点部 ４１、４２、４３、４４ 方向変換部 ５５〜６０ 電源線 ５０、５１ 中継電源線 ５３、５４ 接続回線 １１０ レイアウトデータベース １１１ 配置情報 １１２ 領域情報 １１３ 電源配線情報記憶手段 Ａ 電源領域１の電源線 Ｂ 電源領域２の電源線 Ｃ 電源領域１の中継電源線 Ｄ 電源領域２の中継電源線 Ｅ 接続回線

Claims (10)

【特許請求の範囲】
1. 【請求項１】 ピッチの異なる複数の電源線、電位の異
   なる複数の電源線又はピッチの異なる複数の電源線及び
   電位の異なる複数の電源線を有する半導体集積回路の電
   源回路において、 電位毎に中継電源線を有し、前記電源線を電位毎に該中
   継電源線に接続し、前記電源線は、該中継電源線を介し
   て電源供給を受けることを特徴とする半導体集積回路の
   電源回路。
2. 【請求項２】 前記ピッチの異なる電源線又は前記電位
   の異なる電源線と前記中継電源線とは、直交して接続す
   ることを特徴とする請求項１記載の半導体集積回路の電
   源回路。
3. 【請求項３】 前記半導体集積回路は、複数の電源領域
   を有し、 該電源領域は、夫々、電位毎に一又は複数の中継電源線
   を有し、 前記電源領域内の前記電源線は、該電源線が含まれる前
   記電源領域の前記中継電源線と電位毎に接続することを
   特徴とする請求項１又は２記載の半導体集積回路の電源
   回路。
4. 【請求項４】 前記中継電源線は、前記電源領域の外周
   又は隣接する前記電源領域の間に設けたことを特徴とす
   る請求項３記載の半導体集積回路の電源回路。
5. 【請求項５】 隣接する電源領域の一方の電源領域が他
   方の電源領域の外周に位置する場合、前記中継電源線
   は、一方の電源領域及び他方の電源領域の間に設けたこ
   とを特徴とする請求項３記載の半導体集積回路の電源回
   路。
6. 【請求項６】 前記中継電源線の電位が一又は複数の電
   位において同じ場合、該同じ電位の前記中継電源線を相
   互に接続することを特徴とする請求項３ないし５いずれ
   か一項記載の半導体集積回路の電源回路。
7. 【請求項７】 前記隣接する電源領域の同じ電位の中継
   電源線の相互接続は、複数箇所において接続することを
   特徴とする請求項６記載の半導体集積回路の電源回路。
8. 【請求項８】 ピッチの異なる複数の電源線、電位の異
   なる複数の電源線又はピッチの異なる複数の電源線及び
   電位の異なる複数の電源線を半導体集積回路に配線する
   電源回路配線方法において、 電位毎に中継電源線を設け、前記電源線を電位毎に該中
   継電源線に接続し、前記電源線には、該中継電源線を介
   して電源を供給することを特徴とする半導体集積回路の
   電源配線方法。
9. 【請求項９】 ａ．セルに電源を供給する電源線を配線
   する半導体チップの外周に入出力セルを配置し、このセ
   ルの配置情報をレイアウトデータベースに記憶する工程
   と、 ｂ．前記半導体チップ内部に電源線の配線に影響を与え
   るセルを配置し、このセルの配置情報を前記レイアウト
   データベースに記憶する工程と、 ｃ．前記半導体チップ内部に標準の電源の電位と異なる
   電位の電源線を配置する場合、異なる電位の電源線を配
   置する領域を設定し、この設定された領域の情報を前記
   レイアウトデータベースに記憶する工程と、 ｄ．前記半導体チップ内部に標準の電源線のピッチと異
   なるピッチの電源線を配置する場合、異なるピッチの電
   源線を配置する領域を設定し、この設定された領域の情
   報を前記レイアウトデータベースに記憶する工程と、 ｅ．前記セルの配置された領域又は電源線の配置される
   領域の領域間に、中継電源線を配線する工程と、 ｆ．前記中継電源線のうち、隣接する領域の中継電源線
   であって、かつ、同じ電位の中継電源線を相互に接続
   し、更に、前記セルの配置された領域又は電源線の配置
   される領域内における電源線を配線する工程とよりなる
   ことを特徴とする電源配線方法。
10. 【請求項１０】 コンピュータに、 ａ．セルに電源を供給する電源線を配線する半導体チッ
    プの外周に入出力セルを配置し、このセルの配置情報を
    レイアウトデータベースに記憶する手順と、 ｂ．前記半導体チップ内部に電源線の配線に影響を与え
    るセルを配置し、このセルの配置情報を前記レイアウト
    データベースに記憶する手順と、 ｃ．前記半導体チップ内部に標準の電源の電位と異なる
    電位の電源線を配置する場合、異なる電位の電源線を配
    置する領域を設定し、この設定された領域の情報を前記
    レイアウトデータベースに記憶する手順と、 ｄ．前記半導体チップ内部に標準の電源線のピッチと異
    なるピッチの電源線を配置する場合、異なるピッチの電
    源線を配置する領域を設定し、この設定された領域の情
    報を前記レイアウトデータベースに記憶する手順と、 ｅ．前記セルの配置された領域又は電源線の配置される
    領域の領域間に、中継電源線を配線する手順と、 ｆ．前記中継電源線のうち、隣接する領域の中継電源線
    であって、かつ、同じ電位の中継電源線を相互に接続
    し、更に、前記セルの配置された領域又は電源線の配置
    される領域内における電源線を配線する手順を実行させ
    ることを特徴とするプログラムを記録した記録媒体。