JPH04302161A - 集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路装置の製造方法
に関し、特に集積回路基板上での機能ブロック及び該ブ
ロックへの電源供給のための電源幹線のレイアウト方法
に関するものである。

【０００２】

【従来の技術】半導体の微細化技術の進歩に伴い集積回
路の規模は年々増大し、論理ＬＳＩでは１０万トランジ
スタを越えるものが数多くなってきている。このように
トランジスタ数が数１０万を越える規模になってくると
、その論理回路設計を従来のように基本回路レベルのマ
クロセルを用いて行うことは困難になってくる。そこで
さらに大きな機能ブロックのレベルで設計を進めること
が重要となってくる。この機能ブロックはあらかじめレ
イアウトパターン設計を行い、これを物理データとして
ライブラリ化しておくことが望ましい。これらの複数個
の機能ブロックを１個のＬＳＩの中に統合する際、ブロ
ック間の信号配線は通常自動配置配線ソフトウェアによ
り実現できるが、電源配線（結線）は簡単でなく、人手
に頼らざるを得ない場合も多く生ずることになる。また
機能ブロックの中の電源配線のとり方も難しい条件設定
を必要とし、このことが全チップ内の電源配線の分配に
も影響を与え、自由度が少なくなる結果となる。このよ
うな問題点を解決するために機能ブロックの周囲を電源
配線でリング状に取り囲む方法がとられている。この方
法の採用により縦方向，横方向何れからでも機能ブロッ
クへの給電が可能になり電源給電方式の自由度を増大さ
せている。

【０００３】このような構成の集積回路の従来例を図９
〜図１４を用いて説明する。図９は従来の集積回路装置
における、回路要素のレイアウトのフロアプラン決定後
の状態を示す概略図で、ここでは搭載される機能ブロッ
クが１つであるものを示している。図１０は上記集積回
路装置の、レイアウトの実行後の状態を示す概略図、図
１３は図１０の配置結果に対して配線を実行した後の状
態を、機能ブロック及びその周辺領域を拡大して示す概
略図である。

【０００４】図において、１は１つの機能ブロック７と
多数の基本論理セル６を１チップ上に搭載する集積回路
装置、２は基本論理セル６が配置されるトランジスタ領
域、３は基本論理セル６間や基本論理セル６と機能ブロ
ック７間を結ぶ信号配線が配設される配線領域、４は機
能ブロック７が配置される機能ブロック配置領域、９０
，１１０はそれぞれ第２層アルミからなり集積回路装置
１の外部側と電気的に接続された金属配線で、該各金属
配線９０，１１０はそれぞれ集積回路装置１の内部にＶ
ＤＤ電位（高電位），ＧＮＤ電位（低電位）を供給する
ものであり、以下第２アルミＶＤＤ幹線、第２アルミＧ
ＮＤ幹線という。ここで上記基本論理セル６はＳＳＩ，
ＭＳＩレベルの論理を実現するものであり、また上記機
能ブロック７はあらかじめレイアウトパターン設計を行
い、設計データを物理データとしてライブラリ化した、
ＲＡＭ，ＲＯＭ，ＭＰＹ（乗算器），ＣＰＵ等の比較的
大きな機能を実現する機能ブロックであり、図１１は該
機能ブロックの主要部を示している。

【０００５】図１１において、１０２は機能ブロック７
内にＧＮＤ電位を供給する四角形のリング状ＧＮＤ配線
で、上記機能ブロック７の周縁に沿って横方向に配置さ
れた第１層アルミからなる横方向の金属配線（以下第１
アルミＧＮＤ内部配線と記す）１０と、上記機能ブロッ
ク７の周縁に沿って縦方向に配置された第２層アルミか
らなる縦方向の金属配線（以下第２アルミＧＮＤ内部配
線と記す）１１とから構成されており、該両第１，第２
のＧＮＤ内部配線１０，１１はその両端部で互いにＶＩ
Ａホール１４ｂにより電気的に接続されている。また１
０ａは第１層アルミからなる横方向の金属配線で、上記
リング状ＧＮＤ配線１０２の左右の縦方向配線，つまり
第２層アルミＧＮＤ内部配線１１間に配設され、その両
端が該内部配線１１とＶＩＡホール１４ｂを介して接続
されている。また１１ａは機能ブロック７内の中央に配
置された、第２層アルミからなる縦方向の金属配線で、
その両端が上記第１アルミＧＮＤ内部配線１０とＶＩＡ
ホール１４ｂを介して接続されている。

【０００６】また１０１は上記リング状ＧＮＤ配線１０
２の内側に配置され、該ブロック内にＶＤＤ電位を供給
する四角形のリング状ＶＤＤ配線で、それぞれ上記第１
及び第２アルミＶＤＤ内部配線１０，１１と平行に配置
された、第１，第２層アルミからなる金属配線（以下第
１，第２層アルミＶＤＤ内部配線と記す）８，９から構
成されており、該第１及び第２アルミＶＤＤ内部配線８
，９は、その端部で互いにＶＩＡホール１４ａにより電
気的に接続されている。また８ａは第１層アルミからな
る金属配線で、上記第１アルミＧＮＤ内部配線１０ａと
対をなすようこれに平行に配置され、その両端部が上記
ＶＤＤ内部配線９とＶＩＡホール１４ａを介して接続さ
れている。９ａは上記第２アルミＧＮＤ内部配線１１ａ
と対をなすようこれに平行に配置された第２層アルミ内
部配線で、その両端がＶＩＡホール１４ａを介して上記
第１アルミＶＤＤ内部配線８に接続されている。

【０００７】また１２は機能ブロック７内に配置され、
該ブロック７の機能達成に必要とされる論理セル、１３
は機能ブロック７内の信号配線が配設される配線領域で
ある。

【０００８】次に図１２に示すパターン作成実行フロー
図に従い、従来の機能ブロック７を１つ搭載した集積回
路装置１のマスクレイアウトパターン作成について説明
する。あらかじめレイアウトパターン設計が行われてい
る機能ブロック７は、図１１に示すようなパターンが完
成している。つまり機能ブロック配置領域４内部にその
機能を実現するために必要な論理セル１２が配置され、
機能ブロック内の配線領域１３に配設されている信号配
線により各論理セル１２間の接続がなされている。そし
て各論理セル１２のＶＤＤ電位はリング状ＶＤＤ配線１
０１から第１及び第２アルミＶＤＤ内部配線８ａ，９ａ
を介して供給され、また各論理セル１２のＧＮＤ電位は
リング状ＧＮＤ内部配線１０２から第１及び第２アルミ
ＧＮＤ内部配線１０ａ，１１ａを介して供給されるよう
になっており、機能ブロック７への給電方法の自由度を
増大した構成としている。

【０００９】集積回路装置１のマスクレイアウトパター
ン作成は、以下のように行われる。まず集積回路装置１
上に搭載する総トランジスタ数，搭載する回路の内容，
動作性能等の情報から集積回路装置１のチップサイズ、
基本論理セル６の配置可能領域を規定するトランジスタ
領域２、基本論理セル６や機能ブロック７用の信号配線
を配設するための配線領域３、機能ブロック７の配置可
能領域を規定する機能ブロック配置領域４、第２アルミ
ＶＤＤ幹線９０が配設されるＶＤＤ幹線配置領域，第２
アルミＧＮＤ幹線１１０が配設されるＧＮＤ幹線配置領
域の幅と配設位置等を図９に示すように決定する（ステ
ップＳ１）。このフロアプラン決定後、決定したフロア
プランを基に集積回路装置１の性能が最もよくなり、か
つ配線が可能なように図１０に示すような基本論理セル
６をトランジスタ領域２上に、機能ブロック７を機能ブ
ロック配置領域４上に位置決定する（ステップＳ２）。

【００１０】そして基本論理セル６と機能ブロック７の
配置が決定した後、この配置結果に対して配線が行われ
る（ステップＳ４）。図１３は、上記配置結果に対して
配線が行われた結果を機能ブロック７とＶＤＤ幹線及び
ＧＮＤ幹線とに主に着目し、機能ブロック７及びその周
辺を拡大して示している。

【００１１】図１３に示すように集積回路装置１の第２
アルミＶＤＤ幹線９０は、リング状ＶＤＤ配線１０１の
、機能ブロック７の上及び下辺に沿って配設されている
第１アルミＶＤＤ内部配線８とＶＩＡホール１４ａを経
由して電気的に接続され、集積回路装置１の第２アルミ
ＧＮＤ幹線１１０は、リング状ＧＮＤ配線１０２の、機
能ブロック７の上及び下辺に沿って配設されている第１
アルミＧＮＤ内部配線１０とＶＩＡホール１４ｂを経由
して電気的に接続されており、機能ブロック７への給電
は集積回路装置１のＶＤＤ幹線９０とＧＮＤ幹線１１０
より行われるようになっている。以上のように集積回路
装置１のマスクレイアウトパターンの作成が行われる。

【００１２】そしてこのマスクレイアウトパターンをマ
スク部材に転写し、該マスク部材を用いて集積回路装置
の製造を行う。

【００１３】

【発明が解決しようとする課題】しかしながら、従来の
集積回路装置は以上のようにマスクレイアウトパターン
作成が行われるので、集積回路の性能が最適になるよう
機能ブロック７等を配置した配置結果が図１４に示すよ
うに、機能ブロック７の左辺側及び中央部に配設された
第２アルミＧＮＤ内部配線１１，１１ａと、集積回路装
置１の第２アルミＶＤＤ幹線９０とがこれらが重なる位
置にあり、機能ブロック７の左辺及び中央部に配設され
た第２アルミＶＤＤ内部配線９，９ａと第２アルミＧＮ
Ｄ幹線１１０とがこれらが重なる位置にある場合、この
配置では集積回路装置１のＧＮＤ幹線１１０を機能ブロ
ック７のリング状ＧＮＤ配線１０２と接続することはで
きるが、集積回路装置１のＶＤＤ配線幹線９０を機能ブ
ロック７のリング状ＶＤＤ配線１０１と電気的に接続す
ることができない。

【００１４】つまり集積回路装置１の第２アルミＧＮＤ
幹線１１０については、機能ブロック７のリング状ＧＮ
Ｄ１０２の第２アルミ内部配線１０と交差する部分があ
るので、この交差部分にてＶＩＡホールによりリング状
ＧＮＤ１０２と接続可能であるが、集積回路装置１のＶ
ＤＤ幹線９０については、機能ブロック７のリング状Ｖ
ＤＤ１０１を構成する縦方向及び横方向の内部配線８，
９のいずれとも交差する部分がなく、ＶＤＤ電位を機能
ブロック内部に供給することができない。従って機能ブ
ロックへの給電を可能にするためには機能ブロック７の
設定位置を特性上の最適位置から適当なだけ移動させな
ければならず、この機能ブロックの設定位置の移動によ
り回路性能の劣化、回路占有面積の増大等がもたらされ
るという問題点があった。

【００１５】本発明はこのような従来の問題点を解決す
るためになされたもので、機能ブロックへの給電を行う
電源幹線の配置の自由度が高く、給電用の電源幹線の配
置上の制約により生ずる機能ブロックの最適位置からの
位置変更を極力回避することができ、回路性能がよく、
集積度の高い集積回路装置を製造することができる集積
回路装置の製造方法を得ることを目的とする。

【００１６】

【課題を解決するための手段】この発明に係る集積回路
装置の製造方法は、一対の平行な高及び低電位の内部電
源配線を有する１つ又は複数の機能ブロックと、上記内
部電源配線のそれぞれと接続された一対の平行な高及び
低電位電源幹線とを有する集積回路装置を、所定パター
ンのマスクを用いて製造する方法において、上記マスク
として、上記機能ブロックを配置するためのブロック配
置領域及び上記一対の電源幹線を配置するための幹線配
置領域を所望の条件に基づいてそれぞれ基板上に設定し
、その後上記内部電源配線について高電位側と低電位側
の左右の位置関係を、該各内部電源幹線と上記各電源幹
線との位置関係に基づいて設定し、上記設定されたブロ
ック配置領域，幹線配置領域の位置及び一対の内部電源
配線の左右の位置関係に基づいて作成したレイアウトパ
ターンを有するマスクを用いるものである。

【００１７】

【作用】この発明においては、一対の高電位及び低電位
内部電源配線を有する機能ブロックの配置領域と、集積
回路装置内の一対の高電位及び低電位電源幹線の配置領
域とをそれぞれ基板上に設定した状態で、上記電源幹線
と内部電源配線との接続部分における機能ブロック内の
電源配線の配設状況に応じて、上記高電位電源幹線と低
電位電源幹線の左右の位置関係を決定するようにしたか
ら、集積回路装置の電源幹線と機能ブロック内の内部電
源配線の位置関係の制約による機能回路ブロックの位置
変更を最小限に抑えることができる。つまり機能ブロッ
クに対する給電用の電源幹線のレイアウトの自由度を飛
躍的に増大できる。これにより機能ブロックの最適位置
からの位置変更を極力回避して、回路性能がよく、集積
度の高い集積回路装置を製造することができる。

【００１８】

【実施例】図１〜図８は本発明の一実施例による集積回
路装置の製造方法を説明するための図であり、図１は上
記集積回路装置の、回路要素のレイアウトのフロアプラ
ン決定後の状態を示す概略図で、ここでは従来例と同様
、搭載される機能ブロックが１つであるものを示してい
る。図２は上記決定したフロアプランでもって配置を実
行した後の状態を示す概略図、図３は図２の配置結果に
対して配線を実行した後の状態を、機能ブロック及びそ
の周辺領域を拡大して示す概略図、図４は図３における
集積回路装置の電源幹線内のＶＤＤ電源幹線とＧＮＤ電
源幹線の左右の位置関係を機能ブロック内の電源配線状
況に応じて決定した状態を示す概略図、図５は図４にお
ける電源幹線の位置関係でもって集積回路装置の電源幹
線と機能ブロックの電源配線とを接続した状態を示す概
略図である。図において、５０は外部電源から集積回路
装置１内の回路に電源を供給する一対のＶＤＤ電源幹線
とＧＮＤ電源幹線を配置するためのＶＤＤ，ＧＮＤ対幹
線配置領域である。なお図９〜図１４に示す従来例と同
等な部分は同一の番号を付し、その説明は省略する。

【００１９】次に製造方法について図６を用いて説明す
る。本発明の一実施例による集積回路装置１のマスクレ
イアウトパターン作成は以下のように行われる。まず集
積回路装置１上に搭載する総トランジスタ数，搭載する
回路の内容，動作性能等の情報から、集積回路装置１の
チップサイズ、基本論理セル６の配置可能領域を規定す
るトランジスタ配置領域２、基本論理セル６や機能ブロ
ック７用の信号配線を配設するための配線配置領域３、
機能ブロック７の配置可能領域を規定する機能ブロック
配置領域４、１対のＶＤＤ及びＧＮＤ電源幹線を配置す
るためのＶＤＤ，ＧＮＤ対幹線配置領域５０の幅と配設
位置を図１に示すように決定する（ステップＳ１）。

【００２０】このように決定したフロアプランを基に集
積回路装置１の性能が最もよくなり、かつ配線が可能な
ように図２に示すように、基本論理セル６をトランジス
タ配置領域２上に、機能ブロック７を機能ブロック配置
領域４上に配置設定する（ステップＳ２）。

【００２１】そしてこのように基本論理セル６と機能ブ
ロック７の配置を決定した後、この配置結果に対して配
線が行われる。図３は図２に示す配置が従来例の図１４
と同一となった場合の機能ブロック７及びその周辺を拡
大して示している。図３に示すように、配置実行後は、
集積回路装置１の電源幹線配置領域５０では、未だＶＤ
Ｄ電源幹線９０とＧＮＤ電源幹線１１０の左右の位置関
係は決定していない。その後、本発明では集積回路装置
１内のＶＤＤ電源幹線９０とＧＮＤ電源幹線１１０の左
右の位置の決定を行う。

【００２２】すなわち、紙面左側の幹線配置領域５０の
機能ブロック７に対する給電箇所付近には左側に第２ア
ルミＧＮＤ配線１１が、右側に第２アルミＶＤＤ配線９
が幹線配置領域５０の配設方向と同一方向に配設されて
おり、両方の配線９，１１とも幹線配置領域５０と重な
る。従って幹線配置領域５０ではＶＤＤ電源幹線９０を
紙面右側に、ＧＮＤ電源幹線１１０を紙面左側に配置す
る。

【００２３】また紙面右側の幹線配置領域５０の機能ブ
ロックに対する給電箇所付近には左側に第２アルミＧＮ
Ｄ配線１１ａが、右側に第２アルミＶＤＤ配線９ａが幹
線配置領域５０の配設方向と同一方向に配設されており
、両方の配線とも幹線配置領域５０と重なる。従って該
幹線配置領域５０ではＶＤＤ電源幹線９０を紙面右側に
、ＧＮＤ電源幹線１１０を紙面左側に配置する。そして
このような配置に基づいてマスクレイアウトパターンを
作成する。図４はこのように幹線配置領域５０のＶＤＤ
電源幹線９０とＧＮＤ電源幹線１１０の左右の位置が決
定したところを示し、図５は集積回路装置１の幹線配置
領域５０内のＶＤＤ電源幹線９０とＧＮＤ電源幹線１１
０の左右の位置が決定した後に、配線が行われた結果を
機能ブロック７とＶＤＤ及びＧＮＤ幹線９０，１１０に
主に着目して機能ブロック７及びその周辺を拡大して示
している。

【００２４】図５に示すように、集積回路装置１の第２
アルミＶＤＤ電源幹線９０は、機能ブロック７の上下辺
に配設されている、リング状ＶＤＤ配線１０１の一部を
なす第１アルミＶＤＤ内部電源配線８とはＶＩＡホール
１４ａを経由して電気的に接続され、機能ブロック内の
縦方向ＶＤＤ配線である第２アルミＶＤＤ内部電源配線
９とは直接接続される。また集積回路装置１の第２アル
ミＧＮＤ電源幹線１１０は、機能ブロック７の上下辺に
配設されている、リング状ＧＮＤ配線の一部をなす第１
アルミＧＮＤ配線１０とＶＩＡホール１４ｂを経由して
電気的に接続され、機能ブロック内の縦方向ＧＮＤ配線
である第２アルミＧＮＤ配線１１とは直接に接続される
。この結果、機能ブロック７への給電は集積回路装置１
のＶＤＤ電源幹線９０とＧＮＤ幹線幹線１１０とよりで
きるようになる。その後は従来と同様、このような回路
要素の配置に基づくマスクレイアウトパターンをマスク
部材に転写し、該マスク部材を用いて集積回路装置の製
造を行う。

【００２５】このように本実施例によれば、一対のリン
グ状ＶＤＤ配線１０１及びリング状ＧＮＤ配線１０２を
有する機能ブロック７の配置領域４と、集積回路装置１
内の一対の第２アルミＶＤＤ幹線９０及び第２アルミＧ
ＮＤ幹線１１０の配置領域５０とをそれぞれ回路特性や
回路占有面積の観点から基板上の所定部分に位置設定し
た状態で、上記ＶＤＤ，ＧＮＤ対幹線配置領域５０と機
能ブロック７内の縦方向のＶＤＤ，ＧＮＤ配線９，１１
との位置関係に応じて、上記ＶＤＤ幹線９０とＧＮＤ幹
線１１０の左右の位置関係を決定するようにしたので、
ＶＤＤ，ＧＮＤ幹線９０，１１０と機能ブロック７内の
ＶＤＤ，ＧＮＤ配線９，１１の位置関係の制約による機
能ブロック７の位置変更を最小限に抑えることができる
。つまり機能ブロック７に対する給電用のＶＤＤ，ＧＮ
Ｄ幹線９０，１１０のレイアウトの自由度を飛躍的に増
大できる。これにより機能ブロックの最適位置からの位
置変更を極力回避して、回路性能がよく、集積度の高い
集積回路装置を製造することができる。

【００２６】なお上記実施例では、機能ブロック配置領
域４及び幹線配置領域５０の位置設定後、上記機能ブロ
ック７内のＶＤＤ及びＧＮＤ配線９，１１の両方が上記
幹線配置領域５０と重なる場合について説明したが、本
発明は上記両内部電源配線の一方の配設領域が上記幹線
配置領域５０と重なる場合であっても適用することがで
きる。

【００２７】図７は本発明の他の実施例として、機能ブ
ロック配置領域４及び幹線配置領域５０の位置設定後、
機能ブロック７内の縦方向の中央のＧＮＤ配線１１ａが
上記幹線配置領域５０と重なる場合を示しており、この
場合上記ＶＤＤ幹線９０を紙面右側、ＧＮＤ幹線１１０
を紙面左側に位置設定する（図８参照）。

【００２８】この場合ＶＤＤ幹線９０とリング状ＶＤＤ
配線１０１とはＶＩＡホール１４ｃを介して接続するこ
ととなるが、その他の点は上記実施例と同様であり、機
能ブロックの最適位置からの位置変更を回避して、回路
性能がよく、集積度の高い集積回路装置を製造すること
ができる効果がある。

【００２９】また、上記実施例では集積回路装置１に機
能ブロック７を１個搭載した場合について述べたが、機
能ブロックの搭載個数は２個以上でもよい。

【００３０】

【発明の効果】以上のように本発明に係る集積回路装置
の製造方法によれば、一対の高電位及び低電位内部電源
配線を有する機能ブロックの配置領域と、集積回路装置
内の一対の高電位及び低電位電源幹線の配置領域とをそ
れぞれ基板上に位置設定した状態で、上記電源幹線と内
部電源配線との接続部分における機能ブロック内の電源
配線の配設状況に応じて、上記高電位電源幹線と低電位
電源幹線の左右の位置関係を決定するようにしたので、
機能ブロックに対する給電用の電源幹線のレイアウトの
自由度を飛躍的に増大でき、これにより機能ブロックの
最適位置からの位置変更を極力回避して、回路性能がよ
く、集積度の高い集積回路装置を製造することができる
効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例による集積回路装置の製造方
法におけるフロアプラン決定後の回路構成のレイアウト
を示す概略図である。

【図２】上記レイアウトに基づく回路要素の配置を実行
した後の回路要素のレイアウトを示す概略図である。

【図３】上記配置の実行結果に対して配線を実行した後
の機能ブロック内及びその周辺領域を拡大して示す概略
図である。

【図４】上記配線実行後、集積回路装置のＶＤＤ幹線と
ＧＮＤ幹線の左右の位置を決定した状態の機能ブロック
内及びその周辺領域を拡大して示す概略図である。

【図５】上記一対の電源幹線の左右の位置を決定した後
、集積回路装置の一対の電源幹線と機能ブロックとの一
対の内部電源配線との接続状況を示す概略図である。

【図６】本発明の一実施例による集積回路装置の製造方
法に用いるマスクのレイアウトパターン作成の実行フロ
ーを示す図である。

【図７】本発明の他の実施例における、回路要素の配置
の実行結果に対して配線を実行した後の機能ブロック内
及びその周辺領域を拡大して示す概略図である。

【図８】本発明の他の実施例における、集積回路装置の
一対の電源幹線と機能ブロックとの一対の内部電源配線
との接続状況を示す概略図である。

【図９】従来の集積回路装置の製造方法におけるフロア
プラン決定後の回路構成のレイアウトを示す概略図であ
る。

【図１０】上記レイアウトに基づく回路要素の配置を実
行した後の回路要素のレイアウトを示す概略図である。

【図１１】あらかじめレイアウトパターン設計を行い物
理データとしてライブラリ化されている機能ブロックの
レイアウトを示す図である。

【図１２】従来の集積回路装置の製造方法に用いるマス
クのレイアウトパターン作成の実行フローを示す図であ
る。

【図１３】上記配置の実行結果に対して配線を実行した
後の機能ブロック内及びその周辺領域を拡大して示す概
略図である。

【図１４】上記配線実行後、ＶＤＤ幹線と機能ブロック
内のＶＤＤ配線とが接続不能となった場合を示す図であ
る。

【符号の説明】

１　　集積回路装置 ２　　トランジスタ領域 ３　　配線配置領域 ４　　機能ブロック配置領域 ５　　ＶＤＤ，ＧＮＤ対幹線配置領域 ６　　基本論理セル ７　　機能ブロック ８　　第１アルミＶＤＤ配線 ９　　第２アルミＶＤＤ配線 １０，１０ａ　　第１アルミＧＮＤ配線１１，１１ａ　
　第２アルミＧＮＤ配線１２　　論理セル １３　　機能ブロック７内の信号配線が配設される配線
領域 １４ａ，１４ｂ，１４ｃ　　ＶＩＡホール１０１　　リ
ング状ＶＤＤ配線 １０２　　リング状ＧＮＤ配線

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　高電位側及び低電位側一対の平行な内
   部電源配線を有する１つ又は複数の機能ブロックと、上
   記内部電源配線のそれぞれと接続された高電位側及び低
   電位側一対の平行な電源幹線とを有する集積回路装置を
   、所定のパターンを有するマスクを用いて製造する方法
   において、上記マスクは、上記機能ブロックを配置する
   ための機能ブロック配置領域及び上記一対の電源幹線を
   配置するための幹線配置領域を所望の条件に基づいてそ
   れぞれ基板上に位置設定し、その後上記電源幹線につい
   ての高電位側と低電位側の左右の位置関係を、上記幹線
   配置領域と上記各内部電源配線の配置領域との位置関係
   に基づいて設定し、上記設定された機能ブロック配置領
   域，幹線配置領域の位置及び一対の高電位側，低電位側
   の電源幹線の左右の位置関係に基づいて作成したマスク
   レイアウトパターンを有するものであることを特徴とす
   る集積回路装置の製造方法。
2. 【請求項２】　　請求項１記載の集積回路装置の製造方
   法において、上記機能ブロック配置領域及び幹線配置領
   域の位置設定後、上記幹線配置領域と上記一対の内部電
   源配線の配置領域との位置関係が、これらの領域が重な
   る位置関係となった場合、上記一対の電源幹線について
   の高電位側と低電位側の左右の位置関係を、これが上記
   機能ブロック内の一対の内部電源配線についての高電位
   側と低電位側の左右の位置関係と一致するよう設定し、
   上記機能ブロック配置領域及び幹線配置領域の位置設定
   後、上記幹線配置領域と上記一対の内部電源配線との位
   置関係が、上記幹線配置領域と上記一対の内部電源配線
   の一方の配設領域とが重なる位置関係となった場合、上
   記一対の電源幹線についての高電位側と低電位側の左右
   の位置関係を、上記相互に重なる電源幹線と内部電源配
   線の電位が一致するよう設定することを特徴とする集積
   回路装置の製造方法。