JP2002299453A

JP2002299453A - 半導体集積回路装置及びその配置方法

Info

Publication number: JP2002299453A
Application number: JP2001102859A
Authority: JP
Inventors: Junji Ichimiya; 淳次市宮
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-04-02
Filing date: 2001-04-02
Publication date: 2002-10-11
Anticipated expiration: 2021-04-02
Also published as: JP4354126B2

Abstract

(57)【要約】【課題】この発明は、複数メタルプロセスにおいて、
上層メタルを信号用配線の妨げになり難いようにして、
電源線路として用いることができ、電圧降下及び電源ノ
イズを効率よく防止することができる半導体集積回路を
提供することを目的とするものである。【解決手段】スタンダードセルを用い自動配置配線で
多層プロセスにより形成された半導体集積回路装置にお
いて、通常の信号配線よりも上層の電源配線となるメタ
ルとの接続関係を有する電源供給用スタンダードセルを
備え、前記電源線路との接続関係を持たない上層メタル
を有する通常機能のスタンダードセルとを備え、スタン
ダードセルの電源線路２１（２２）と、電源供給用スタ
ンダードセル４の上層の電源配線となるメタル２７（２
６）と接続される。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】この発明は、複数の配線層が
設けられた半導体集積回路装置及びその配置方法に関
し、スタンダードセルを用いた半導体集積回路装置に関
するものである。

【０００２】

【従来の技術】大規模なＬＳＩを設計する方法として
は、スタンダードセル方式と呼ばれる設計方式が用いら
れている。このスタンダードセル方式は、セルと呼ばれ
る小規模の回路を幾つか用意し、これらを組み合わせて
ＬＳＩを構成するものである。

【０００３】スタンダードセル方式を用いたレイアウト
配線工程は、ソフトウェアを用いた自動配置配線が行わ
れる。

【０００４】図１に、スタンダードセルを用いた従来の
フロアプランの一例を示す。図１は、スタンダードセル
を用いた半導体集積回路装置の平面図であり、この半導
体集積回路装置はチップ１内にスタンダードセル領域１
１と２つのマクロセル１２を備えている。

【０００５】従来のフロアプランの手法では、スタンダードセルおよびマクロセルを配置する。電源メタルを配線する。信号線を配線する。の大きく３ステップで行われる。このような手法をツー
ルにて行うことを自動配置配線という。

【０００６】図１においては、左上にスタンダードセル
１１が配置される領域を示している。電源配線２１、２
２は、スタンダードセル領域１１およびマクロセル領域
１２を取り囲むように配線される。図において、２１
は、電源（Ｐｏｗｅｒ）配線、２２は、接地（Ｇｒｏｕ
ｎｄ）配線を示している。

【０００７】図４にスタンダードセル（機能）の基本的
な構造を示す。図４は、図５の回路図に示すインバータ
を構成したスタンダードセル３のパターン図である。こ
のスタンダードセル３は、入出力端子３ａ、３ｂを備え
ると共に、電源（Ｐｏｗｅｒ）２１、接地（Ｇｒｏｕｎ
ｄ）２２のメタル（ｍｅｔａｌ）を備える。この電源
（Ｐｏｗｅｒ）２１、接地（Ｇｒｏｕｎｄ）２２のメタ
ルは、第１層のメタル（ｍｅｔａｌ１）で構成されてい
る。以下、単に、電源（ＰＧ）という場合には、これら
２つの配線、電源（Ｐ）２１、接地（Ｇ）２２を含めて
いうことにする。

【０００８】図４に示すように、スタンダードセル３
は、下層付近のメタルで電源（ＰＧ）配線がなされてい
る。このようなスタンダードセル３を用い、上層付近の
メタルをチップの幹線的な電源（ＰＧ）配線に使用する
場合につき説明する。図２は、電源（ＰＧ）配線として
上層メタルを使用した一例を示す半導体集積回路装置の
平面図、図３は、図２のＡ部分の拡大図である。

【０００９】図２に示すように、上層付近のメタルをチ
ップの幹線的な電源（ＰＧ）配線２１、２２に使用する
とスタンダードセル１１内の電源配線との接続におい
て、メタル層の乗り換えが発生する。図３の拡大図に示
すように、スタンダードセル１１内の電源配線２１’、
２２’と幹線的な電源（ＰＧ）配線２１、２２とを接続
するために、ビアホールを介してメタル層の乗り換えが
発生する。

【００１０】一方で、信号配線は、主に下層〜中層のメ
タル層を使用するため、信号線の配線前に配線する電源
配線が信号配線の妨げとなる。このため、上層メタルを
電源配線として使用することが出来ないか、使用するに
しても十分な検討が必要となってくる。

【００１１】

【発明が解決しようとする課題】上記したように、上層
メタルを電源配線として使用するには、マクロブロック
の編集や配線経路の見積等、フロアプラン時に多大な時
間と労力を要するとともに見積もりの間違い等のリスク
も生じるという問題がある。

【００１２】また、微細プロセスによる高集積化が進む
中で、電源電圧の供給が不足する電圧降下がますます問
題となっている。電圧降下は、電源配線の抵抗に大きく
依存するため、今後も深刻な問題となる。

【００１３】さらに、電源配線の配線幅は、半導体集積
回路の高集積化に多大な影響を与えるが、電圧降下を起
こり難くするためには、電源配線の配線幅を最適に設定
する必要がある。電源配線の配線幅を最適に設定するに
は正確な解析が必要となってくるが、半導体装置の高集
積化のための多層メタル化がますます進む中、電源配線
の最適な配線幅を決定することは困難となってきてい
る。

【００１４】一方、電力解析に対し不具合があった場合
は、電源配線をセル配置前にしか行えないためフロアプ
ランから再度やり直さなさなければいけないか、または
大幅な修正が必要となるため、最終的な解析で不具合が
あると作業工期が非常に長くなる。また、このように工
期が長くなるのを避けるため、不具合が出ないようフロ
アプランで過剰な電源配線を行うことになり、チップサ
イズの増大を引き起こす可能性が高い。

【００１５】電源配線に関し、色々な提案がなされてい
る。例えば、特開平０５−０４７９３０号公報には、ス
タンダードセルを縮小し、電源安定化を図った半導体装
置が提案されている。この装置は、スタンダードセル内
に電源（ＰＧ）を持たず、セル配置後に、セルの外に設
けた電源線路（Ｒａｉｌ）と接続することを特徴とする
ものである。

【００１６】この装置においては、スタンダードセル内
に電源（ＰＧ）を持たないので、セル内部に電源Ｒａｉ
ｌを持つ構成には適用できない。また、電源（ＰＧ）を
配線するためレイアウトの自由度が低くなる。

【００１７】特開平０５−０４７９３１号公報には、ス
タンダードセルの配置が疎となるレイアウト外側に向か
うにつれ電源配線を太くするように構成した半導体装置
が開示されている。しかし、この半導体装置において
は、上層メタルを電源配線として使用する構成のもので
はない。また、電源を太くする場所がレイアウトの外側
であるため、十分な電圧効果対策となり得ない。

【００１８】この発明は、上述した従来の問題点を解決
するためになされたものにして、複数メタルプロセスに
おいて、上層メタルを信号用配線の妨げになり難いよう
にして、電源線路として用いることができる半導体集積
回路を提供することを目的とするものである。

【００１９】

【課題を解決するための手段】この発明は、スタンダー
ドセルを用い自動配置配線で多層プロセスにより形成さ
れた半導体集積回路装置において、通常の信号配線より
も上層の電源配線となるメタルとの接続関係を有する電
源供給用スタンダードセルを備え、前記上層の電源配線
となるメタルとスタンダードセルの電源線路が接続され
ることを特徴とする。

【００２０】通常機能のスタンダードセルは前記電源線
路との接続関係を持たない上層メタルを備えるように構
成する。

【００２１】上記したように、電源供給スタンダードセ
ルをスタンダードセルとすることで、従来のフローへの
適用が容易に行える。電源供給スタンダードセルの作成
を行えば、あとは通常どおりの自動配置配線を行えば良
い。

【００２２】また、前記電源供給スタンダードセルは、
内部にトランジスタ機能素子を備えるように構成すれば
よい。

【００２３】スタンダードセルの横に電源供給用の領域
を隣接させて内部にトランジスタ機能機能素子を備える
ように構成すれば、配置領域が増えるものの、電源との
十分な接続があるため、セルの機能を保証できる。

【００２４】また、通常のスタンダードセルに電源供給
専用のスタンダードセルを用いることで、電源供給スタ
ンダードセルの配置領域を設けなくても良くなり、チッ
プサイズの増大をまねくことなく電源供給スタンダード
セルの適用を行うことが出来る。

【００２６】この発明は、前記スタンダードセルの前記
電源線路との接続関係を持たない上層メタルにスロット
を設けたことを特徴とする。

【００２７】上記のような構造とすることにより、スタ
ンダードセルを配置しただけでスロットが発生し、メタ
ルのストレス対策となる。このような構造は、デザイン
ルールに定義されているが、この発明では、スタンダー
ドセル領域において自動的にデザインルールを満たした
構造となる。

【００２５】上記した各電源供給スタンダードセルを状
況に応じて選択的に活用すればよい。

【００２８】また、この発明は、請求項１または２の電
源供給用スタンダードセルをチップ内部に少なくとも１
つ配置し、その電源供給用スタンダードセルが接続され
る上層配線層を電源配線として使用するように構成すれ
ばよい。

【００２９】上記のように構成することで、電源ストラ
ップレスなレイアウトが可能となり、電源ストラップを
引く手間が要らない。

【００３０】当然、電源ストラップがないので電源スト
ラップを適切な幅にするための見積等の検討時間が必要
なくなる。

【００３１】また、この発明は、前記電源供給スタンダ
ードセルを消費電力の大きなセル近傍に配置するように
構成すればよい。

【００３２】上記のように、消費電力の大きなセルの近
傍に電源供給スタンダードセルを配置することにより、
セルの性能を保証できる。

【００３３】また、従来のスタンダードセル（機能）内
に電源供給されるような構造とすると、そのスタンダー
ドセルの機能を保証できる。

【００３４】また、この発明の半導体集積回路装置の配
置方法は、自動配置配線の電力解析工程において、前記
請求項１または３に記載の電源供給スタンダードセルを
追加配置、または配置変更することで配置配線を変更す
ることを特徴とする。

【００３５】上記したように、レイアウト完成後でも容
易に挿入配置し改善できるため、電力解析に見つかった
不具合等に、作成したレイアウトを使って性能改善を行
える。

【００３６】

【発明の実施の形態】以下、この発明の実施形態につき
図面を参照して説明する。なお、従来例と同一部分に
は、同一符号を付す。

【００３７】この発明の実施形態は、最上層メタル
（ｎ）をＰｏｗｅｒ配線、最上層から１層下の配線メタ
ル（ｎ−１）をＧｒｏｕｎｄ配線とする時の例を用いて
説明する。また、この例では、ｎ＝６の６層の多層配線
を示している。

【００３８】図６に、この発明に用いられる電源供給用
スタンダードセルを示す。

【００３９】この電源供給用スタンダードセル４は、最
上層メタルにＰｏｗｅｒ配線線路（ＰｏｗｅｒＲａｉ
ｌ）２１、最上層から１層下の配線メタル（ｎ−１）メ
タルにＧｒｏｕｎｄ配線線路（ＧｒｏｕｎｄＲａｉｌ
２）２が接続される。なお、図６において、４１は、コ
ンタクトホール、４２は、拡散領域、４３はウェルを示
している。

【００４０】そして、図６（ａ）に示すように、スタン
ダードセルの両端に位置するＰｏｗｅｒおよびＧｒｏｕ
ｎｄＲａｉｌ（ｍｅｔａｌ１）のメタル下にそれぞれ
拡散４２を配置し、コンタクトホール４１を介して最上
層メタルと最上層から１層下の配線メタルにそれぞれ接
続する。同図（ｂ）は、Ｐｏｗｅｒ供給用スタンダード
セルを、（ｃ）はＧｒｏｕｎｄ供給用スタンダードセル
を示している。

【００４１】図６（ｂ）及び（ｃ）に示すように、Ｇｒ
ｏｕｎｄメタル２２は拡散４２を介して基板に接続さ
れ、Ｐｏｗｅｒメタル２１は拡散４２を介してウェル４
３に接続される。両拡散４２、４２にて、基板、ウェル
４３の電位を確保できる。

【００４２】図６（ｂ）に示す電源供給スタンダードセ
ル４では、基本的なスタンダードセル（機能）のＰｏｗ
ｅｒＲａｉｌ（ｍｅｔａｌ１）とつながるメタルが最
上層まで接続されている。

【００４３】図６（ｂ）に示すように、Ｐｏｗｅｒ供給
スタンダードセル４は、スタンダードセルの１層目のＧ
ｒｏｕｎｄＲａｉｌ（ｍｅｔａｌ１）から、１層のビ
ア（ｖｉａ１）、２層目のメタル（ｍｅｔａｌ２）、２
層のビア（ｖｉａ２）、３層目のメタル（ｍｅｔａｌ
３）、３層目のビア（ｖｉａ３）から、最上層から１層
下の配線メタル（ｍｅｔａｌ（ｎ−１））、最上層から
１層下のビア（ｖｉａ（ｎ−１））を介して最上層メタ
ルｎに接続される。

【００４４】この時、最上層から１層下の配線メタル
は、Ｇｒｏｕｎｄ配線として使用されるため、図６
（ａ）に示すように、他のスタンダードセルが隣に配置
されても接続関係を持たないようスタンダードセル周囲
から離すように配線している（図６（ａ）のａ部分）。

【００４５】図６（ｃ）に示すＧｒｏｕｎｄ供給スタン
ダードセルは、スタンダードセルのＧｒｏｕｎｄＲａ
ｉｌ（通常ｍｅｔａｌ１）から、１層のビア（ｖｉａ
１）、２層目のメタル（ｍｅｔａｌ２）、２層のビア
（ｖｉａ２）、３層目のメタル（ｍｅｔａｌ３）、３層
目のビア（ｖｉａ３）から、最上層から２層下の配線メ
タル（ｍｅｔａｌ（ｎ−２））、最上層から２層下のビ
ア（ｖｉａ（ｎ−２））を介して最上層から１層したの
メタルｎ−１まで接続されている。

【００４６】また、この時、電源供給スタンダードセル
４内にトランジスタ（機能）を含むかどうかは、その使
用用途に合わせる。

【００４７】図７及び図８に電源供給スタンダードセル
４内にトランジスタ（機能）を持たせたときの例を示
す。図７は、トランジスタ配置部３とは別に上層電源配
線と接続される領域４を備えて構成している。

【００４８】図７に示すようなスタンダードセルを配置
することで配置領域が増えるものの、電源との十分な接
続があるため、セルの機能を保証できる。

【００４９】図８は、ＰｏｗｅｒＲａｉｌ部２１また
はＧｒｏｕｎｄＲａｉｌ部２２と同じ配線幅で、メタ
ル２３〜２６を積み上げた構造となっている。最上層メ
タル２７がＭＥＴＡＬ６、最上層から１層下のメタル２
６がＭＥＴＡＬ５の例を示している。そして、上記した
ように、最上層から１層下の配線メタルは、Ｇｒｏｕｎ
ｄ配線として使用されるため、この図８に示す例におい
ても、他のスタンダードセルが隣に配置されても接続関
係を持たないようスタンダードセル周囲から図のａで示
すように、離して配線している。

【００５０】また、図８に示すようなスタンダードセル
を用いることで、電源供給スタンダードセルの配置領域
を設けなくてもいいのでチップサイズの増大をまねくこ
となく電源供給スタンダードセルの適用を行うことが出
来る。

【００５１】図９に、この発明に用いられる通常のスタ
ンダードセル機能を有するセルの一例を示す。

【００５２】通常のスタンダードセルは、図９に示すよ
うに、スタンダードセル内ではどこにも接続されていな
い最上層付近メタル（最上層メタル２７、最上層から１
層下（最上層−１メタル）２６）を備える。

【００５３】図１０に、この発明に用いられる通常のス
タンダードセル機能を有するセルの他の例を示す。この
図１０に示す例は、電源配線に用いる配線に、スロット
２６ｂ、２７ｂを持つ構造としている。

【００５４】図１０に示すような構造とすることによ
り、スタンダードセルを配置しただけでスロットが発生
し、メタルのストレス対策となる。このような構造は、
デザインルールに定義されているが、この発明では、ス
タンダードセル領域において自動的にデザインルールを
満たした構造となる。

【００５５】また、デザインルール違反とならないよう
スタンダードセルが配置されていないところを埋めるフ
ィラーセル（フィードセルともいう。）に対しても、同
様にどこにも接続されない最上層付近メタル（最上層メ
タル、最上層−１）メタルを持つ構造となる。

【００５６】図１１及び図１２にこの発明のスタンダー
ドセルを用いた基本的な実施形態をを示す。図１２は、
チップ概略を示す平面図、図１３は、図１２のＡで囲ん
だ領域の拡大図である。チップ１の構成は、上記した図
１に示す構成と同様の構成であり、図１に示したフロア
プランの例に対し、スタンダードセル領域にこの発明を
適用したものである。

【００５７】この図１１及び図１２に示すものは、スタ
ンダードセル領域１１に対して、ＰｏｗｅｒおよびＧｒ
ｏｕｎｄ供給スタンダードセル４ａを各１セルずつ配置
した例を示す。

【００５８】スタンダードセル領域１１は、スタンダー
ドセル（機能）と電源供給スタンダードセルおよびフィ
ラーセル（フィードセルともいう。）が配置されたこと
により、それらに設定された最上層メタルと最上層−１
メタルにより、スタンダードセル領域１１の全体が最上
層メタル２７と最上層−１メタル２６で配線される。図
１１においては、図を簡易に記載するために、最上層メ
タル２７と最上層−１メタル２６は便宜上省略してい
る。

【００５９】図１１で電源ＩＯから電源供給スタンダー
ドセルまでの経路を比較すると、従来のチップでは、も
っとも近い経路は経路１（実線）であり、この発明では
経路２（点線）である。従来のチップとこの発明のチッ
プを比較すると、この発明の経路２（点線）の方が従来
の経路（実線）よりも近くなる。

【００６０】図１２の拡大図に示すように、Ｐｏｗｅｒ
供給スタンダードセルのＰｏｗｅｒＲａｉｌ（ｍｅｔａ
ｌ１）２１は、接続領域２１ａを介してスタンダードセ
ル領域１１全体に配線されたＰｏｗｅｒ供給配線（最上
層メタル）２７と接続される。また、Ｇｒｏｕｎｄ供給
スタンダードセルのＧｒｏｕｎｄ−Ｒａｉｌ（ｍｅｔａ
ｌ１）２２は、接続領域２２ａを介してスタンダードセ
ル領域１１全体に配線された最上層メタルから１層下の
最上層−１メタル２６に接続される。

【００６１】また、スタンダード領域１１以外の部分に
関しては、自動配置配線後、マニュアルにて最上層メタ
ル２７と最上層−１メタル２６を追加し、電源ＩＯセル
の入出力部を任意のメタル（最上層メタル、最上層−１
メタル）と接続する。この時、マクロセル内には最上層
及び最上層−１メタルを持たないように構成している。

【００６２】上記したように、電源幅に関してもこの発
明では、チップ（ＣＨＩＰ）全域に電源配線（本実施形
態では、ｍｅｔａｌ５、ｍｅｔａｌ６）がなされてお
り、単層では抵抗最小であり、電源供給スタンダードセ
ルまでの電圧降下の影響を軽減できる。

【００６３】上記したＰｏｗｅｒおよびＧｒｏｕｎｄ供
給スタンダードセル４ａは、例えば、電圧降下を考慮し
たり、セルとしてサイズの大きいもの側などに挿入すれ
ば良い。

【００６４】また、上記実施形態では、最上層−１メタ
ル２６でチップのＩＯセル以外の全面を覆うことで、ノ
イズカットの効果も得られる。

【００６５】図１３にこの発明のスタンダードセルを用
いた第２の実施形態を示す。図１３は、チップ概略を示
す平面図である。図１３において、白丸で示しているセ
ルＰｏｗｅｒ供給スタンダードセル４１、白三角で示し
ているセルがＧｒｏｕｎｄ供給スタンダードセルであ
る。

【００６６】電源（ＰＧ）供給スタンダードセル４１、
４２を図１３の様に配置する。この時、スタンダードセ
ル領域に対しても最上層メタル２７、最上層−１メタル
２６をＩＯセル領域３０、３１を除くチップ全体に配線
する。図１３においては、図を簡易に記載するために、
最上層メタルと最上層−１メタルは便宜上省略してい
る。

【００６７】なお、ＩＯセル領域３０は、Ｐｏｗｅｒ
用、ＩＯセル領域３１は、Ｇｒｏｕｎｄ用のセル領域で
ある。

【００６８】所定の幅となるように、スタンダードセル
を複数個ならべるように配置するかまたは、サイズの大
きな電源供給スタンダードセルを配置している。また、
ハードマクロセル１２、１２のＰｏｗｅｒ・Ｇｒｏｕｎ
ｄ供給源に電源供給スタンダードセル４１、４２を配置
している。

【００６９】上記のように構成することで、従来のチッ
プ（図１）に比べ、電源供給量を減らすことなく図１３
の点線部の幹線となる電源配線領域は縮小が可能とな
る。これにより、以下の図１４の実施形態に示すのよう
に、品質を落とさず、チップサイズの最小化が図れる。

【００７０】図１４に、この発明のスタンダードセルを
用いた第３の実施形態を示す。この第３の実施形態は、
図１３に示す第２の実施形態から幹線となる電源配線を
取り除いた例である。この図１４に示すものは、スタン
ダードセル領域１１、マクロセル領域１２に対しても最
上層メタル２７、最上層−１メタル２６をＩＯセル領域
３０、３１を除くチップ全体に配線している。このた
め、幹線となる電源配線を取り除いても、電源の供給は
十分行える。

【００７１】なお、この図１４においては、図を簡易に
記載するために、最上層メタルと最上層−１メタルは便
宜上省略している。

【００７２】図１５に、この発明のスタンダードセルを
用いた第４の実施形態を示す。図１５に示す第４の実施
形態は、図１４に示す第３の実施形態に更に、スタンダ
ードセル配置領域１１において、スタンダードセル領域
のストラップの代わりに電源供給スタンダードセルを複
数個配置したものである。

【００７３】この発明を用いれば、図１５に示すよう
に、な電源ストラップレスなレイアウトが可能となり、
電源ストラップを引く手間が要らない。

【００７４】当然、電源ストラップがないので電源スト
ラップを適切な幅にするための見積等の検討時間が必要
なくなる。

【００７５】この図１５に示すものは、スタンダードセ
ル領域１１、マクロセル領域１２に対しても最上層メタ
ル２７、最上層−１メタル２６をＩＯセル領域３０、３
１を除くチップ全体に配線している。このため、幹線と
なる電源配線を取り除いても、電源の供給は十分行え
る。

【００７６】なお、この図１５においては、図を簡易に
記載するために、最上層メタルと最上層−１メタルは便
宜上省略している。

【００７７】図１６及び図１７に、この発明のスタンダ
ードセルを用いた第４の実施形態の変形例を示す。図１
６及び図１７に示す実施形態は、中央部分のＡで囲む領
域に消費電力の多いセル３’が配置される。そして、図
１７の拡大図に示すように、このセル隣接するように、
電源供給スタンダードセル４１（４２）を配置する。

【００７８】上記のように、消費電力の大きなセルの近
傍に電源供給スタンダードセルを配置することにより、
セルの性能を保証できる。

【００７９】また、図７のように従来のスタンダードセ
ル（機能）内に電源供給されるような構造とすると、そ
のスタンダードセルの機能を保証できる。

【００８０】この図１６に示すものは、スタンダードセ
ル領域１１、マクロセル領域１２に対しても最上層メタ
ル２７、最上層−１メタル２６をＩＯセル領域３０、３
１を除くチップ全体に配線している。このため、幹線と
なる電源配線を取り除いても、電源の供給は十分行え
る。

【００８１】なお、この図１６においても、図を簡易に
記載するために、最上層メタルと最上層−１メタルは便
宜上省略している。

【００８２】上記した実施形態では、標準的なフローに
て説明したが、チップの電流解析後に、電源が弱いと思
われるところに対して、この発明の電源供給スタンダー
ドセルを配置し改善することも可能である。このよう
に、レイアウト完成後でも容易に挿入配置し改善できる
ため、電力解析に見つかった不具合等に、作成したレイ
アウトを使って性能改善を行える。

【００８３】また、この実施形態のように最上層と（最
上層−１）のメタルをＰｏｗｅｒおよびＧｒｏｕｎｄメ
タルとして使用する方が効果は高いが、最上層のみ電源
配線として使用するケースもある。

【００８４】

【発明の効果】以上説明したように、この発明によれ
ば、複数メタルプロセスにおいて、電源線路として上層
メタルを信号配線線の妨げになり難いように活用するこ
とができる。しかも、電源供給スタンダードセルを追加
するだけで容易に従来の設計フローに取り込むことがで
きる。また、電源ストラップ等の見積もりの検討が軽減
され、工期短縮が可能となる。

【００８５】また、電源幅に関しても、この発明は、チ
ップ（ＣＨＩＰ）全域に電源配線を配置することがで
き、単層では抵抗最小であり、電源供給スタンダードセ
ルまでの電圧降下の影響を軽減できる。

【００８６】また、従来のチップに比べ、電源供給量を
減らすことなく幹線となる電源配線領域は縮小が可能と
なる。

【００８７】さらに、電源（Ｐ／Ｇ）メタル間の容量に
より、回路動作時に発生する電源ノイズ及びＥＭＩを防
止することができる。又、半導体集積回路外からのノイ
ズに対する耐性も高くなる。

【図面の簡単な説明】

【図１】従来のフロアプランの一例を示す平面図であ
り、スタンダードセル領域と２つのマクロセルを備えた
半導体集積回路装置である。

【図２】従来のフロアプラン時に上層メタルを電源（Ｐ
Ｇ）配線とした時を示す平面図である。

【図３】図２のＡ部分の拡大図である。

【図４】スタンダードセルとしてインバータ一例を示す
パターン図である。

【図５】図４のインバータの等価回路図である。

【図６】この発明の電源供給スタンダードセルの一例を
示す平面図であり、（ａ）はＰｏｗｅｒおよびＧｒｏｕ
ｎｄＲａｉｌ（ｍｅｔａｌ１）の部分、（ｂ）は、Ｐ
ｏｗｅｒ供給用スタンダードセルを、（ｃ）はＧｒｏｕ
ｎｄ供給用スタンダードセルを示している。

【図７】この発明の電源供給スタンダードセルの一例を
示す平面図であり、通常のスタンダードセルの横にＰｏ
ｗｅｒまたは、ＧｒｏｕｎｄＲａｉｌの領域でのみ上
層付近メタルと接続される領域を有するものである。

【図８】この発明の電源供給スタンダードセルの一例を
示す分解斜視平面図であり、通常のスタンダードセルに
Ｐｏｗｅｒまたは、ＧｒｏｕｎｄＲａｉｌの領域での
み上層付近メタルと接続される領域を有するものであ
る。

【図９】この発明に用いる通常のスタンダードセル（機
能）を示す分解斜視図であり、どこにも接続関係のない
上層付近メタルを備えるものである。

【図１０】この発明に用いる通常のスタンダードセル
（機能）の他の例を示す分解斜視図であり、どこにも接
続関係のない上層付近メタルを備えるものである。

【図１１】図１に示すフロアプランの例に対し、スタン
ダードセル領域にこの発明を適用した時の例を示す平面
図である。

【図１２】図１１のＡで囲む領域の拡大分解斜視図であ
る。

【図１３】この発明の実施形態にかかり、図１２に示す
フロアプランで、スタンダードセル領域およびマクロセ
ルに電源を供給する部分に電源供給スタンダードセルを
配置した例を示す平面図である。

【図１４】この発明の実施形態にかかり、図１３から幹
線となる電源配線領域をなくした例を示す平面図であ
る。

【図１５】この発明の実施形態にかかり、スタンダード
セル領域のストラップの代わりに電源供給スタンダード
セルを複数個配置した例を示す平面図である。

【図１６】この発明の実施形態にかかり、消費電流の多
いスタンダードセルの近傍に電源供給スタンダードセル
を配置した例を示す平面図である。

【図１７】図１６のＡで囲む領域の拡大平面図である。

【符号の説明】

１チップ３スタンダードセル４電源供給スタンダードセル２１Ｐｏｗｅｒ用電源線路２２Ｇｒｏｕｎｄ用電源線路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年４月２５日（２００１．４．２
５）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００２

【補正方法】変更

【補正内容】

【０００２】

【従来の技術】大規模なＬＳＩを設計する方法として
は、スタンダードセル方式と呼ばれる設計方式が用いら
れている。このスタンダードセル方式は、セルと呼ばれ
る回路を幾つか用意し、これらを組み合わせてＬＳＩを
構成するものである。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００３

【補正方法】変更

【補正内容】

【０００３】スタンダードセル方式を用いたレイアウト
配線工程は、ソフトウェアを用いた自動配置配線で行う
事が可能である。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正内容】

【０００６】図１においては、左上にスタンダードセル
が配置される領域１１を示している。電源配線２１、２
２は、スタンダードセル領域１１およびマクロセル領域
１２を取り囲むように配線される。図において、２１
は、電源（Ｐｏｗｅｒ）配線、２２は、接地（Ｇｒｏｕ
ｎｄ）配線を示している。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】図２に示すように、上層付近のメタルをチ
ップの幹線的な電源（ＰＧ）配線２１、２２に使用する
とスタンダードセル領域１１内の電源配線との接続にお
いて、メタル層の乗り換えが発生する。図３の拡大図に
示すように、スタンダードセル領域１１内の電源配線２
１’、２２’と幹線的な電源（ＰＧ）配線２１、２２と
を接続するために、ビアホールを介してメタル層の乗り
換えが発生する。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００３９

【補正方法】変更

【補正内容】

【００３９】この電源供給用スタンダードセル４は、最
上層メタルにＰｏｗｅｒ配線線路（ＰｏｗｅｒＲａｉ
ｌ）２１、最上層から１層下の配線メタル（ｎ−１）に
Ｇｒｏｕｎｄ配線線路（ＧｒｏｕｎｄＲａｉｌ２）２
が接続される。なお、図６において、４１は、コンタク
トホール、４２は、拡散領域、４３はウェルを示してい
る。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００６５

【補正方法】変更

【補正内容】

【００６５】図１３にこの発明のスタンダードセルを用
いた第２の実施形態を示す。図１３は、チップ概略を示
す平面図である。図１３において、白丸で示しているセ
ルがＰｏｗｅｒ供給スタンダードセル４１、白三角で示
しているセルがＧｒｏｕｎｄ供給スタンダードセルであ
る。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００７５

【補正方法】変更

【補正内容】

【００７５】この図１５に示すものは、スタンダードセ
ル領域１１、マクロセル領域１２に対しても最上層メタ
ル２７、最上層−１メタル２６をＩＯセル領域を除くチ
ップ全体に配線している。このため、幹線となる電源配
線を取り除いても、電源の供給は十分行える。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F033 HH07 JJ07 KK01 KK07 NN39 UU04 UU05 VV04 VV05 XX00 XX08 XX33 5F038 BH03 BH10 BH19 CA03 CA07 CA17 CD02 CD04 CD12 EZ08 EZ20 5F064 AA04 AA06 DD02 DD14 DD33 DD34 EE02 EE09 EE23 EE26 EE27 EE42 EE45 EE52 HH10

Claims

【特許請求の範囲】

【請求項１】スタンダードセルを用い自動配置配線で
多層プロセスにより形成された半導体集積回路装置にお
いて、通常の信号配線よりも上層の電源配線となるメタ
ルとの接続関係を有する電源供給用スタンダードセルを
備え、前記上層の電源配線となるメタルとスタンダード
セルの電源線路が接続されることを特徴とする半導体集
積回路装置。
【請求項２】通常機能のスタンダードセルは前記電源
線路との接続関係を持たない上層メタルを備えることを
特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】前記電源供給スタンダードセルは、内部
にトランジスタ機能素子を備えることを特徴とする請求
項１または２に記載の半導体集積回路装置。
【請求項４】前記スタンダードセルの前記電源線路と
の接続関係を持たない上層メタルにスロットを設けたこ
とを特徴とする請求項２に記載の半導体集積回路装置。
【請求項５】請求項１または２の電源供給用スタンダ
ードセルをチップ内部に少なくとも１つ配置し、その電
源供給用スタンダードセルが接続される上層配線層を電
源配線として使用することを特徴とする半導体集積回路
装置。
【請求項６】前記電源供給スタンダードセルを消費電
力の大きなセル近傍に配置することを特徴とする請求項
１ないし５のいずれかに記載の半導体集積回路装置。
【請求項７】自動配置配線の電力解析工程において、
前記請求項１または３に記載の電源供給スタンダードセ
ルを追加配置、または配置変更することで配置配線を変
えることを特徴とする半導体集積回路装置の配置方法。