JPH08161891A - 標準セルおよびレイアウト設計装置 - Google Patents

標準セルおよびレイアウト設計装置

Info

Publication number
JPH08161891A
JPH08161891A JP6303616A JP30361694A JPH08161891A JP H08161891 A JPH08161891 A JP H08161891A JP 6303616 A JP6303616 A JP 6303616A JP 30361694 A JP30361694 A JP 30361694A JP H08161891 A JPH08161891 A JP H08161891A
Authority
JP
Japan
Prior art keywords
standard cell
wiring
grid
layout
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6303616A
Other languages
English (en)
Inventor
Junichi Yano
純一 矢野
Norio Uchiumi
則夫 内海
Seiji Yamaguchi
聖司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6303616A priority Critical patent/JPH08161891A/ja
Publication of JPH08161891A publication Critical patent/JPH08161891A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【目的】 標準セル、レイアウト設計装置において標準
セル内に水平方向の成分を含むフィードスルー配線を容
易にし、かつその配線の自動化を容易とし、生成される
レイアウトブロック面積の縮小を可能とする。 【構成】 任意の角度で交わり任意の間隔を有する格子
情報102〜109を備え、前記格子情報の交点上に標
準セル101の電気的接続情報を備える標準セルであ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は集積回路における標準セ
ルおよびそれを用いたレイアウト設計装置に関する。
【0002】
【従来の技術】近年、集積回路のレイアウト設計におい
て標準セルは広く使われており、また標準セルを使用し
たレイアウト設計装置も広く使用されている。
【0003】上記した従来の標準セルの一例としてはセ
ルの垂直方向にのみ格子を設け、標準セルの入出力電気
的情報である入出力ピンをこの格子上に置くようにした
ものがある。また、上記した従来のレイアウト設計装置
の一例としては前記した従来の標準セルを使用し、セル
内の配線はセル内の垂直方向の格子上に配線を乗せるこ
とによってレイアウト設計を行なうものがある。そして
前記従来の標準セル内の格子の間隔を隣りあう格子上に
配線が通ってもデザインルールエラーにならないような
間隔としておけば、レイアウト設計時には垂直方向の配
線間の距離を考える必要がないため、設計が容易となり
特に自動設計に向く。例えば、特開昭61―22694
3号、特開昭62―132346号、特開昭63―41
048号、特開昭63―199444号、特開平1―1
7445号、特開平1―128444号、特開平2―1
2855号、特開平2―37748号、特開平2―25
0355号、特開平3―175654号、特開平3―1
78148号、特開平3―222457号、特開平5―
41452号、特開平5―74937号、特開平5―2
82895号、特開平5―25732号公報参照。
【0004】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成ではセルの入出力ピンが垂直方向の格子上に乗
っているが、水平方向のピン位置は垂直方向のように格
子上に乗っていないため、セル内に水平方向成分を含む
フィードスルー配線を行なおうとした場合、配線間の距
離などのデザインルールを考慮しながら配線しなければ
ならず、標準セル内のレイアウト密度が上がらない、設
計の自動化も困難であるという欠点を有していた。ま
た、標準セル内の無駄領域を利用したフィードスルー配
線を行ないにくいため、結果として集積回路のレイアウ
トブロック面積が大きくなるという欠点も有していた。
【0005】図8,図9,図10を用いて従来の標準セル
および同標準セルを用いた従来のレイアウト設計装置の
問題点を以下に示す。図8は従来の標準セルの一例であ
る。図9の801は標準セルであり、802〜805は標準セル8
01上の格子情報であり、806〜809は標準セル801の入出
力ピンであり、810〜813は標準セル801の入出力ピンに
接続される配線、814は標準セル内を通るフィードスル
ー配線である。簡単のためにこの標準セルの入出力はす
べて2層アルミで行なわれるとし、標準セル内には入出
力ピン以外には2層アルミは存在しないものとする。ま
た標準セル内の2層アルミ以外の要素に関しては図8に
は示していない。
【0006】図9は従来のレイアウト設計装置の一例で
ある。図9において901は標準セルを配置する手段901
a、配線手段901bから成るレイアウト設計装置、902はレ
イアウト設計装置901の入力である複数の標準セルの接
続情報からなるネットリスト、903はレイアウト設計装
置901の出力であるレイアウトブロックである。
【0007】図10は図8の標準セルを図9のレイアウ
ト設計装置を用いることによって作成された複数の標準
セルからなるレイアウトブロックの一例である。図10
において1001,1002,1003はそれぞれ第1セル列、第2セ
ル列、第3セル列、1004,1005はそれぞれ第1配線領域
列、第2配線領域列、1006,1007,1008は標準セルであ
る。ここで、標準セル1006〜1008は図8の標準セルが用
いられているとし、図8と同等の部分は同じ符号を付し
ている。1009は標準セル1006の入出力ピン807と標準セ
ル1008の入出力ピン806の間を接続する配線である。
【0008】図8において標準セル801を設計する際に
ある格子上を配線が通った場合に隣の格子上に置かれた
配線や入出力ピンとデザインルールエラーが起こらない
ように格子間隔や入出力ピンの大きさ、配線の太さを規
定しておけば、標準セル801内にフィードスルー配線814
を引く際に、垂直方向の成分に関してはデザインルール
エラーを起こさないためチェックの必要はないが、水平
方向の成分に関してはデザインルールエラーが起こるか
どうかをチェックしなくてはならないため、水平方向の
成分を含んだフィードスルー配線を引くことが困難であ
り、その自動化も困難である。また、デザインルールエ
ラーが起こる場合にはフィードスルー配線814を引くこ
とが出来ないため、レイアウト密度が上がらず、レイア
ウト面積が増大した。また図9に示されるレイアウト設
計装置901を用いて設計された図10に示されるレイア
ウトブロックにおける配線1009も上記フィードスルー配
線814と同じ問題点を有していた。
【0009】そこで、本発明は標準セル内に交差する2
方向の格子情報を備えることによって、水平方向の成分
を含むフィードスルー配線を容易にすること、およびそ
の自動化を容易にすることが可能であり、レイアウト面
積を縮小であること、および前記標準セルを用いたレイ
アウト設計装置において水平方向の成分を含むフィード
スルー配線を引くことによってレイアウトブロック面積
を縮小可能である点に新たに注目した。
【0010】本発明は上記問題点に鑑み、その目的は標
準セル内の水平方向の成分を含む配線を容易にし、また
その自動化も容易にし、また、レイアウトブロック面積
の小さなレイアウト設計を可能とする標準セルおよびレ
イアウト設計装置を提供することにある。
【0011】
【課題を解決するための手段】上記問題点を解決するた
めに請求項1の発明の標準セルは、任意の角度で交わり
任意の間隔を有する格子情報を備え、前記格子情報の交
点上に標準セルの電気的接続情報を備えたものである。
【0012】請求項2の発明の標準セルは、請求項1記
載の標準セルにおいて前記標準セルの電気的接続情報は
互いに少なくとも1列以上離れた格子情報の交点上に配
置され、隣りあう列に配置された電気的接続情報は少な
くとも2行以上離れた前記格子情報の交点上に配置され
ていることを特徴としたものである。
【0013】請求項3の発明のレイアウト設計装置は、
請求項1記載の標準セルを用い、前記標準セル内に備え
られた電気的接続情報および回路の入出力電気的接続情
報の間の接続を格子情報の格子上に発生する手段を備え
たものである。
【0014】請求項4の発明のレイアウト設計装置は、
請求項2記載の標準セルを用い、前記標準セル内に備え
られた電気的接続情報および回路の入出力電気的接続情
報の間の接続を格子情報の格子上に発生する手段を備え
たものである。
【0015】請求項5の発明のレイアウト設計装置は、
請求項2記載の標準セルを用い、前記標準セル内の格子
情報の格子上において電気的接続情報を含む列を除いた
列に前記標準セル内の電気的接続情報及び回路の入出力
電気的接続情報の間の接続を発生する手段と、第m列、
第n行に存在する電気的接続情報と第(m+1)列、第
(n+1+k)行(k>0)に存在する電気的接続情報
に対して、第m列、第l行(n<l<n+1+k)の前
記格子情報の交点および第(m+1)列、第l行の前記
格子情報の交点を結ぶ接続を含む前記標準セル内の電気
的接続情報および回路の入出力電気的接続情報の間の接
続を発生する手段を備えたものである。
【0016】
【作用】本発明は上記した構成によって、半導体集積回
路における標準セル、レイアウト設計装置においてセル
内の水平方向成分を含むフィードスルー配線を行なうこ
とにより標準セル内のレイアウト密度を上げることが可
能であり、およびその自動化も容易となり、また標準セ
ル内の無駄領域を利用したフィードスルー配線を行いや
すいため、集積回路のレイアウトブロック面積の縮小す
ることが可能である。
【0017】
【実施例】以下本発明の一実施例の標準セルおよびレイ
アウト設計装置について、図面を参照しながら説明す
る。
【0018】(実施例1)図1は本発明の第1の実施例
における標準セルのレイアウト図である。図1において
101は標準セル、102〜109は標準セル101上の格子情報、
110〜113は標準セル101の入出力ピン、114〜117は標準
セル101の入出力ピンに接続される配線、118は標準セル
内を通るフィードスルー配線である。簡単のため、この
セルの入出力はすべて2層アルミで行なわれるとし、セ
ル内には入出力ピン以外には2層アルミは存在しないも
のとする。またセル内の2層アルミ以外の要素について
は図1に示していない。
【0019】以上のように構成された標準セルについて
図1を用いて以下説明する。図1において、フィードス
ルー配線118は標準セル101の格子102上を標準セルの上
部より入り、格子102と格子107の交点、格子104と格子1
07の交点を通りさらに格子104の上を標準セルの下部へ
通って行くが、標準セル101を設計する際にある格子上
を配線が通った場合に隣の格子上に置かれた配線や入出
力ピンとデザインルールエラーが起こらないように格子
間隔や入出力ピンの大きさ、配線の太さを規定しておけ
ば、フィードスルー配線118を引く際には標準セル101内
で配線、入出力ピンが置かれていない格子上を通してい
くだけでよく、デザインルールエラーを起こさない水平
方向の配線を含んだフィードスルー配線を容易に引くこ
とが出来、レイアウト面積の縮小が可能であり、レイア
ウト配線の自動化も容易である。
【0020】以上のように本標準セルによれば、標準セ
ルに任意の角度で交わり任意の間隔を有する格子情報を
備え、前記格子情報の交点上に前記標準セルの電気的接
続情報を備えることにより、デザインルールエラーを起
こさない水平方向の配線を含んだフィードスルー配線を
標準セル内に容易に引くことが可能であり、レイアウト
面積の縮小が可能であり、レイアウト設計の自動化も容
易とすることが出来る。
【0021】図2は本実施例におけるレイアウト設計装
置である。図2において201は図1に示す標準セルを配
置する手段201a、配線を行なう手段201bから成るレイア
ウト設計装置である。202はレイアウト設計装置201の入
力である複数の標準セルの接続情報からなるネットリス
ト、203はレイアウト設計装置の出力であるレイアウト
ブロックである。
【0022】図3は図1の標準セルを図2のレイアウト
設計装置を用いることによって作成された複数の標準セ
ルからなるレイアウトブロックの一例である。図3にお
いて301,302,303はそれぞれ第1セル列、第2セル列、
第3セル列、304,305はそれぞれ第1配線領域列、第2
配線領域列、306,307,308は標準セルである。ここで標
準セル306〜308は図1の標準セルを用いられていると
し、図1と同様の部分は同じ符号を付している。309は
標準セル306の入出力ピン110と標準セル308の入出力ピ
ン113の間を接続する配線である。
【0023】以上のように構成されたレイアウト設計装
置について、以下図2及び図3を用いてその動作を説明
する。
【0024】まず、複数の標準セルの接続情報からなる
ネットリスト202をレイアウト設計装置201に入力する。
標準セル配置手段201aは与えられたネットリストに対し
て、ネットリストに含まれる複数の標準セルを設計制約
条件に従いながら配置する。この操作により、図3に示
される3つのセル列301〜303からなる配置が生成され
る。
【0025】次に配線手段201bは、ネットリスト202に
記述された標準セル内の入出力ピンおよび回路の入出力
ピンの間の接続がすべて接続されるように配線する。簡
単のためにここでは標準セル306の入出力ピン110と標準
セル308の入出力ピン113の間を接続する配線のみを考え
る。図3に示されるようにレイアウト設計装置201の配
線発生手段によって配線309が発生している。以上のよ
うに本実施例のレイアウト設計装置201によってネット
リスト202から図3に示されるレイアウトブロックが得
られる。この際に配線309は標準セル307の格子107を水
平方向に走っており、標準セル307を設計する際にある
格子上を配線が通った場合に隣の格子上に置かれた配線
や入出力ピンとデザインルールエラーが起こらないよう
に格子間隔や入出力ピンの大きさ、配線の太さを規定し
ておけば配線309はデザインルールエラーを起こしてい
ないことになる。しかも配線時にはそのデザインルール
エラーのチェックは必要ないため、この配線を行なうこ
とは容易であり、自動化も容易である。また、水平方向
の配線を含んだフィードスルー配線が可能であるため、
レイアウトブロックの面積の縮小が可能である。
【0026】以上のように本実施例によれば、レイアウ
ト設計装置に請求項1記載の標準セルを用い、前記標準
セル内に備えられた電気的接続情報および回路の入出力
電気的接続情報の間の接続を請求項1記載の格子情報の
格子上に発生する手段を備えることによって、デザイン
ルールエラーを起こさない、水平方向の配線を含んだフ
ィードスルー配線を引くことが可能であり、レイアウト
ブロック面積の縮小が可能であり、レイアウトブロック
設計の自動化も容易とすることが出来る。
【0027】(実施例2)図4は本発明の第2の実施例
における標準セルのレイアウト図である。図4において
401は標準セル、402〜409は標準セル401上の格子情報、
410〜412は標準セル401の入出力ピン、413〜415は標準
セル401の入出力ピン410〜412に接続される配線、416は
標準セル内を通るフィードスルー配線である。簡単のた
め、このセルの入出力はすべて2層アルミで行なわれる
とし、セル内には入出力ピン以外には2層アルミは存在
しないものとする。またセル内の2層アルミ以外の要素
については図4に示していない。また隣りあう列に配置
されている入出力ピン410,411は2行以上離れた位置に
配置されている。
【0028】以上のように構成された標準セルについて
図4を用いて以下説明する。図4においてフィードスル
ー配線416は標準セル401の格子403上を標準セルの上部
より入り、格子403と格子407の交点、格子402と格子407
の交点を通り、さらに格子402上を標準セルの下部へ通
って行くが、標準セル401を設計する際にある格子上を
配線が通った場合に隣の格子上に置かれた配線や入出力
ピンとデザインルールエラーが起こらないように格子間
隔や入出力ピンの大きさ、配線の太さを規定しておけ
ば、フィードスルー配線416を引く際には標準セル401内
で配線、入出力ピンが置かれていない格子上を通してい
くだけでよく、容易にデザインルールエラーを起こさな
い水平方向の配線を含んだフィードスルー配線を引くこ
とが出来、レイアウト面積の縮小が可能であり、レイア
ウト配線の自動化も容易である。さらに、隣りあう列に
配置されている入出力ピンは2行以上に離れた位置に配
置されているため、隣りあう列に配置されている入出力
ピンの間を水平方向に走る配線を引く領域が確保されて
いるため、請求項1記載の標準セルに対してフィードス
ルー配線を引くことがより容易となっている。
【0029】以上のように本標準セルによれば、請求項
1記載の標準セルにおいて前記標準セルの電気的接続情
報は互いに少なくとも1列以上離れた前記格子情報の交
点上に配置され、隣りあう列に配置された電気的接続情
報は少なくとも2行以上離れた前記格子情報の交点上に
配置されていることを特徴とすることによって、デザイ
ンルールエラーを起こさない水平方向の配線を含んだフ
ィードスルー配線を標準セル内に容易に引くことが可能
であり、レイアウト面積の縮小が可能であり、レイアウ
ト設計の自動化も容易とすることが可能であり、フィー
ドスルー配線を引くことが請求項1記載の標準セルに対
してさらに容易とすることが出来る。
【0030】図5は本実施例におけるレイアウト設計装
置である。図5において501は図4に示す標準セルを配
置する手段501a、配線を行なう手段501bから成るレイア
ウト設計装置である。502はレイアウト設計装置501の入
力である複数の標準セルの接続情報からなるネットリス
ト、503はレイアウト設計装置の出力であるレイアウト
ブロックである。
【0031】図6は図4の標準セルを図5のレイアウト
設計装置を用いることによって作成された複数の標準セ
ルからなるレイアウトブロックの一例である。図6にお
いて601,602,603はそれぞれ第1セル列、第2セル列、
第3セル列、604,605はそれぞれ第1配線領域列、第2
配線領域列、606,607,608は標準セルである。ここで標
準セル606〜608は図4の標準セルを用いられていると
し、図4と同様の部分は同じ符号を付している。609は
標準セル606の入出力ピン411と標準セル608の入出力ピ
ン410の間を接続する配線である。
【0032】以上のように構成されたレイアウト設計装
置について、以下図5及び図6を用いてその動作を説明
する。
【0033】まず、複数の標準セルの接続情報からなる
ネットリスト502をレイアウト設計装置501に入力する。
標準セル配置手段501aは与えられたネットリストに対し
て、ネットリストに含まれる複数の標準セルを設計制約
条件に従いながら配置する。この操作により図6で示さ
れる3つのセル列601〜603からなる配置が生成される。
【0034】次に配線手段501bは、ネットリスト502に
記述された標準セル内の入出力ピンおよび回路の入出力
ピンの間の接続がすべて接続されるように配線する。簡
単のためにここでは標準セル606の入出力ピン411と標準
セル608の入出力ピン410の間を接続する配線のみを考え
る。図6に示されるようにレイアウト設計装置501の配
線発生手段によって配線609が発生している。以上のよ
うに本実施例のレイアウト設計装置501によってネット
リスト502から図6に示されるレイアウトブロックが得
られる。この際に配線609は標準セル607の格子507を水
平方向に走っており、標準セル607を設計する際にある
格子上を配線が通った場合に隣の格子上に置かれた配線
や入出力ピンとデザインルールエラーが起こらないよう
に格子間隔や入出力ピンの大きさ、配線の太さを規定し
ておけば、配線609はデザインルールエラーを起こして
いないことになる、しかも配線時にはそのデザインルー
ルエラーのチェックは必要ないため、この配線を行なう
ことは容易であり、自動化も容易である。また、水平方
向の配線を含んだフィードスルー配線が可能であるた
め、レイアウトブロックの面積の縮小が可能である。さ
らに、標準セル607において隣りあう列に配置されてい
る入出力ピンは2行以上離れた位置に配置されているた
め、隣りあう列に配置されている入出力ピンの間を水平
方向に走る配線を引く領域が確保されており、請求項1
記載の標準セルを使った請求項3記載のレイアウト設計
装置に対してフィードスルー配線を引くことがより容易
となっており、レイアウト面積をさらに縮小することが
可能である。
【0035】以上のように本実施例によれば、レイアウ
ト設計装置に請求項2記載の標準セルを用い、前記標準
セル内に備えられた電気的接続情報および回路の入出力
電気的接続情報の間の接続を格子情報の格子上に発生す
る手段を備えることによって、デザインルールエラーを
起こさない、水平方向の配線を含んだフィードスルー配
線を引くことが可能であり、レイアウトブロック面積の
縮小が可能であり、レイアウトブロック設計の自動化も
容易とすることが可能であり、フィードスルー配線を引
くことが請求項3記載のレイアウト設計装置に対してさ
らに容易とすることが出来る。
【0036】(実施例3)図7は図4の標準セルを図5
のレイアウト設計装置を用いることによって作成された
複数の標準セルからなるレイアウトブロックの一例であ
る。図7は図6とほぼ同様であり、図6と対応する部分
に対しては同じ符号を付してある。図7において801は
標準セル606の入出力ピン412と標準セル608の入出力ピ
ン412とを接続する配線である。
【0037】以下図5を用いて、図7を作成する動作を
説明する。まず、複数の標準セルの接続情報からなるネ
ットリスト502をレイアウト設計装置501に入力する。レ
イアウト設計装置501は与えられたネットリスト502に対
して、ネットリストに含まれる複数の標準セルを設計制
約条件に従いながら配置する。この操作により図7で示
される3つのセル列601〜603からなる配置が生成され
る。
【0038】次にネットリスト502に記述された標準セ
ル内の入出力ピンおよび回路の入出力ピンの間の接続が
すべて接続されるように配線する。簡単のためにここで
は標準セル606の入出力ピン411と標準セル608の入出力
ピン410の間を接続する配線および標準セル606の入出力
ピン412と標準セル608の入出力ピン412の間を接続する
配線の2つの配線のみを考える。
【0039】図7に示されるように、レイアウト設計装
置501の配線発生手段のうち、標準セル内の請求項2記
載の格子情報の格子上において電気的接続情報を含む列
を除いた列に前記標準セル内の電気的接続情報及び回路
の入出力電気的接続情報の間の接続を発生する手段によ
って配線801が発生され、標準セル内の、第m列、第n
行に存在する電気的接続情報と第(m+1)列、第(n
+1+k)行(k>0)に存在する電気的接続情報に対
して、第m列、第l行(n<l<n+1+k)の前記格
子情報の交点および第(m+1)列、第l行の前記格子
情報の交点を結ぶ接続を含む前記標準セル内の電気的接
続情報および回路の入出力電気的接続情報の間の接続を
発生する手段によって配線609が発生されている。
【0040】以上のように本発明の第3の実施例のレイ
アウト設計装置501によってネットリスト502から図7に
示されるレイアウトブロックが得られる。
【0041】この際に配線609は標準セル607の格子407
を水平方向に走っており、さらに配線801は標準セル607
の格子404上を走っている。標準セル607を設計する際に
ある格子上を配線が通った場合に、隣の格子上に置かれ
た配線や入出力ピンとデザインルールエラーが起こらな
いように格子間隔や入出力ピンの大きさ、配線の太さを
規定しておけば、配線609および配線801はデザインルー
ルエラーを起こしていないことになる。しかも配線時に
はそのデザインルールエラーのチェックは必要ないた
め、この配線を行なうことは容易であり、自動化も容易
である。
【0042】また、水平方向の配線を含んだフィードス
ルー配線および垂直方向のフィードスルー配線が可能で
あるため、レイアウトブロックの面積の縮小が可能であ
る。さらに、標準セル607において隣りあう列に配置さ
れている入出力ピンの間を水平方向に走る配線を引く領
域が確保されているおり、請求項1記載の標準セルを使
った請求項3記載のレイアウト設計装置に対してフィー
ドスルー配線を引くことがより容易となっており、レイ
アウト面積をさらに縮小することが可能である。さらに
レイアウト設計装置にフィードスルー配線を発生させる
手段が備えられているため、フィードスルー配線を行な
うことが請求項4記載のレイアウト設計装置に対してよ
り容易となっている。
【0043】以上のように本実施例によれば、レイアウ
ト設計装置に、請求項2記載の標準セルを用い、前記標
準セル内の格子情報の格子上において電気的接続情報を
含む列を除いた列に前記標準セル内の電気的接続情報及
び回路の入出力電気的接続情報の間の接続を発生する手
段と、第m列、第n行に存在する電気的接続情報と第
(m+1)列、第(n+1+k)行(k>0)に存在す
る電気的接続情報に対して、第m列、第l行(n<l<
n+1+k)の前記格子情報の交点および第(m+1)
列、第l行の前記格子情報の交点を結ぶ接続を含む前記
標準セル内の電気的接続情報および回路の入出力電気的
接続情報の間の接続を発生する手段を備えることによっ
て、デザインルールエラーを起こさない、水平方向の配
線を含んだフィードスルー配線を引くことが可能であ
り、レイアウトブロック面積の縮小が可能であり、レイ
アウトブロック設計の自動化も容易とすることが可能で
あり、フィードスルー配線を引くことが請求項4記載の
レイアウト設計装置に対してさらに容易とすることが出
来る。
【0044】なお、第1〜第3の実施例において、標準
セルの格子情報は直角に交わっているとしたが、任意の
角度で交わってもよい。また、標準セルの列と行の関係
は入れ替わってもよい。また、標準セルの入出力電気的
接続情報は入出力ピンであるとしたが、その他の形態の
入出力電気的接続情報であってもよい。また、標準セル
の入出力ピンは2層アルミで行なわれるとしたが、その
他のアルミ層やポリシリコン層やその他の配線層であっ
てよい。また、標準セル内には2層アルミは入出力ピン
以外に2層アルミは存在しないとしたが、存在してもよ
い。
【0045】
【発明の効果】以上のように請求項1の発明は、標準セ
ルに、任意の角度で交わり任意の間隔を有する格子情報
を備え、前記格子情報の交点上に標準セルの電気的接続
情報を備えることによって、デザインルールエラーを起
こさない水平方向の配線を含んだフィードスルー配線を
容易に引くことが出来、レイアウト面積の縮小が可能で
あり、レイアウト設計の自動化も容易とすることが出来
る。
【0046】請求項2の発明は、請求項1記載の標準セ
ルにおいて標準セルの電気的接続情報は互いに少なくと
も1列以上離れた格子情報の交点上に配置され、隣りあ
う列に配置された電気的接続情報は少なくとも2行以上
離れた前記格子情報の交点上に配置されていることを特
徴とすることによって、デザインルールエラーを起こさ
ない水平方向の配線を含んだフィードスルー配線を標準
セル内に引くことが可能であり、レイアウト面積の縮小
が可能であり、レイアウト設計の自動化も容易とするこ
とが可能であり、フィードスルー配線を引くことが請求
項1記載の標準セルに対してさらに容易とすることが出
来る。
【0047】請求項3の発明は、レイアウト設計装置
に、請求項1記載の標準セルを用い、前記標準セル内に
備えられた電気的接続情報および回路の入出力電気的接
続情報の間の接続を格子情報の格子上に発生する手段を
備えることによって、デザインルールエラーを起こさな
い水平方向の配線を含んだフィードスルー配線を容易に
引くことが可能であり、レイアウトブロック面積の縮小
が可能であり、レイアウトブロック設計の自動化も容易
とすることが出来る。
【0048】請求項4の発明は、レイアウト設計装置
に、請求項2記載の標準セルを用い、前記標準セル内に
備えられた電気的接続情報および回路の入出力電気的接
続情報の間の接続を格子情報の格子上に発生する手段を
備えることによって、デザインルールエラーを起こさな
い、水平方向の配線を含んだフィードスルー配線を引く
ことが可能であり、レイアウトブロック面積の縮小が可
能であり、レイアウトブロック設計の自動化を容易とす
ることが可能であり、フィードスルー配線を引くことが
請求項3記載のレイアウト設計装置に対してさらに容易
とすることが出来る。
【0049】請求項5のレイアウト設計装置は請求項2
記載の標準セルを用い、前記標準セル内の格子情報の格
子上において電気的接続情報を含む列を除いた列に前記
標準セル内の電気的接続情報及び回路の入出力電気的接
続情報の間の接続を発生する手段と、第m列、第n行に
存在する電気的接続情報と第(m+1)列、第(n+1
+k)行(k>0)に存在する電気的接続情報に対し
て、第m列、第l行(n<l<n+1+k)の前記格子
情報の交点および第(m+1)列、第l行の前記格子情
報の交点を結ぶ接続を含む前記標準セル内の電気的接続
情報および回路の入出力電気的接続情報の間の接続を発
生する手段を備えることによって、デザインルールエラ
ーを起こさない、水平方向の配線を含んだフィードスル
ー配線を引くことが可能であり、レイアウトブロック面
積の縮小が可能であり、レイアウトブロック設計の自動
化も容易とすることが可能であり、フィードスルー配線
を引くことが請求項4記載のレイアウト設計装置に対し
てさらに容易とすることが出来る。
【図面の簡単な説明】
【図1】本発明の第1の実施例における標準セルのレイ
アウト図
【図2】同実施例におけるレイアウト設計装置の構成図
【図3】同実施例におけるレイアウトブロック図
【図4】本発明の第2の実施例における標準セルのレイ
アウト図
【図5】同実施例におけるレイアウト設計装置の構成図
【図6】同実施例におけるレイアウトブロック図
【図7】同実施例におけるレイアウトブロック図
【図8】従来の標準セルのレイアウト図
【図9】従来のレイアウト設計装置の構成図
【図10】従来のレイアウト設計装置によって生成され
たレイアウトブロック図
【符号の説明】
101 標準セル 102〜109 標準セルの格子情報 118 標準セル内を通るフィードスルー配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 27/04 21/822 9191−5H G06F 15/60 658 B H01L 21/82 W C 21/88 A 27/04 A

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】任意の角度で交わり任意の間隔を有する格
    子情報を備え、前記格子情報の交点上に標準セルの電気
    的接続情報を備える標準セル。
  2. 【請求項2】前記標準セルの電気的接続情報は互いに少
    なくとも1列以上離れた格子情報の交点上に配置され、
    隣りあう列に配置された電気的接続情報は少なくとも2
    行以上離れた前記格子情報の交点上に配置されているこ
    とを特徴とした請求項1記載の標準セル。
  3. 【請求項3】請求項1記載の標準セルを用い、前記標準
    セル内に備えられた電気的接続情報および回路の入出力
    電気的接続情報の間の接続を格子情報の格子上に発生す
    る手段を備えたことを特徴とするレイアウト設計装置。
  4. 【請求項4】請求項2記載の標準セルを用い、前記標準
    セル内に備えられた電気的接続情報および回路の入出力
    電気的接続情報の間の接続を格子情報の格子上に発生す
    る手段を備えたことを特徴とするレイアウト設計装置。
  5. 【請求項5】請求項2記載の標準セルを用い、前記標準
    セル内の格子情報の格子上において、電気的接続情報を
    含む列を除いた列に前記標準セル内の電気的接続情報及
    び回路の入出力電気的接続情報の間の接続を発生する手
    段と、第m列、第n行に存在する電気的接続情報と第
    (m+1)列、第(n+1+k)行(k>0)に存在す
    る電気的接続情報に対して、第m列、第l行(n<l<
    n+1+k)の前記格子情報の交点および第(m+1)
    列、第l行の前記格子情報の交点を結ぶ接続を含む前記
    標準セル内の電気的接続情報および回路の入出力電気的
    接続情報の間の接続を発生する手段とを備えたことを特
    徴とするレイアウト設計装置。
JP6303616A 1994-12-07 1994-12-07 標準セルおよびレイアウト設計装置 Pending JPH08161891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6303616A JPH08161891A (ja) 1994-12-07 1994-12-07 標準セルおよびレイアウト設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6303616A JPH08161891A (ja) 1994-12-07 1994-12-07 標準セルおよびレイアウト設計装置

Publications (1)

Publication Number Publication Date
JPH08161891A true JPH08161891A (ja) 1996-06-21

Family

ID=17923138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6303616A Pending JPH08161891A (ja) 1994-12-07 1994-12-07 標準セルおよびレイアウト設計装置

Country Status (1)

Country Link
JP (1) JPH08161891A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817614A (zh) * 2017-11-21 2019-05-28 台湾积体电路制造股份有限公司 标准单元结构和放置及布线标准单元结构的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817614A (zh) * 2017-11-21 2019-05-28 台湾积体电路制造股份有限公司 标准单元结构和放置及布线标准单元结构的方法
CN109817614B (zh) * 2017-11-21 2022-11-29 台湾积体电路制造股份有限公司 标准单元结构和放置及布线标准单元结构的方法

Similar Documents

Publication Publication Date Title
Das et al. Design tools for 3-D integrated circuits
JP2001313339A (ja) フリップチップ型半導体装置の設計方法
US5341310A (en) Wiring layout design method and system for integrated circuits
EP0026233B1 (en) Semiconductor integrated circuit and wiring method therefor
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JPH08161891A (ja) 標準セルおよびレイアウト設計装置
US6615401B1 (en) Blocked net buffer insertion
JPH03174770A (ja) マスタースライス集積回路装置
JPH0677324A (ja) 導体部分のレイアウトデータの変換方法及びその装置
US6760896B2 (en) Process layout of buffer modules in integrated circuits
JP3647642B2 (ja) 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体
JP2919412B2 (ja) マクロセル及びそのレイアウト方法
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JP2703061B2 (ja) 半導体集積回路の自動設計方法
JPH1050844A (ja) 半導体集積回路のレイアウト方法
JPH0645446A (ja) 配置配線方法
JP2803800B2 (ja) 半導体集積回路装置の配線方法
JPH06232263A (ja) 半導体集積回路における信号伝播遅延時間の最適化方法
JPH0749896A (ja) 自動配置配線方法および自動配置配線装置
JP2004071878A (ja) 半導体集積回路装置
JPH07176617A (ja) 半導体集積回路装置及びその設計方法
JPH0555375A (ja) Cmos−lsiのセルのレイアウト方法
JPH0992726A (ja) 半導体装置の配線方法
JPH06274559A (ja) 回路図の自動生成方法