JPH06274559A - 回路図の自動生成方法 - Google Patents

Abstract

(57)【要約】 【目的】ＣＡＤによる回路図自動生成システムに関し、
端子から配線を引き出す際の占有領域を小さくできる、
回路図の自動作成方法の提供を目的とする。 【構成】回路図自動生成システムにおいて、ネットリス
トの情報から回路図を自動生成する際に、着目素子の占
有領域１に対して、着目素子の着目端子４が接続先素子
の端子５より小さいｙ座標を有するときは上方向に、着
目素子の配線の占有領域９を設定し、着目素子の着目端
子４が接続先素子の端子６より大きいｙ座標を有すると
きは下方向に、着目素子の配線の占有領域９を設定し、
着目素子の端子４が接続先素子の端子５より小さいｙ座
標を有し、かつ、着目素子の端子４が接続先素子の端子
６より大きいｙ座標を有する場合は上方向と下方向に、
着目素子の配線の占有領域９を設定し、着目素子の占有
領域１と配線の占有領域９外に特殊素子を配置して素子
間の配線７，８を設定することで構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＡＤ（Computer Aid
ed Design)による回路図自動生成システムに関し、特に
端子から配線（ネット）を引き出す際の占有領域を小さ
くできる、回路図の自動生成方法に関するものである。

【０００２】異なる回路図自動生成システム間におい
て、設計データのインタフェースを行う場合には、回路
表現上の相違があるため、ネットリストを基にして行う
のが一般である。

【０００３】図１２は、異なる回路図自動生成システム
間における設計データのインタフェースを示したもので
あって、１１，１２はそれぞれＣ回路図自動生成システ
ムを示し、１３は回路図自動生成システム１１，１２間
に設けられた、設計に必要な情報を収容するネットリス
トである。

【０００４】ネットリストに収容される情報は、論理素
子の配置座標，接続情報，部品定義情報であって、図形
情報は含まれない。そこで、異種の回路図自動生成シス
テムからデータを受け取った場合には、その回路図自動
生成システムで、自動的に図面を生成する必要がある。
図面を生成するためには、自動結線機能、およびページ
間結合子，電源シンボル等の特殊素子の自動配置機能等
が必要である。

【０００５】特殊素子の自動配置を行う場合には、自動
生成された特殊素子がオーナー素子の近傍に配置される
とともに、未結線をなるべく少なくすることが必要であ
るが、そのためには、オーナー素子の接続端子の図面位
置から接続線（配線）を配置する際の、配線の占有領域
をできるだけ小さくすることが要求される。

【０００６】

【従来の技術】図１３は、２ページにわたる図面の一例
を示したものである。ページＦＩＧ０の格子座標２Ａに
端子ａ，ｂを有する素子Ａが配置され、ページＦＩＧ１
の格子座標２Ｂに端子ｃ，ｄを有する素子Ｂが配置され
るとともに、素子Ａの端子ａと素子Ｂの端子ｃ、素子Ａ
の端子ｂと素子Ｂの端子ｄが、それぞれ接続されること
が示されている。

【０００７】図１４は、ネットリストの内容の一例を示
したものであって、図１３に示された図面に対応してい
る。通常、図面は１ページごとに作成され、上述の場合
の各ページのネットリストの内容は、図示のようにな
る。図中、ＬＯＧは論理素子を示し、ＦＩＧ０２Ａはペ
ージＦＩＧ０における素子（素子コードＡ）の配置座標
であって、配置座標は、ページ名（ＦＩＧ０）と、素子
の格子座標（２Ａ：横方向２，縦方向Ａ）によって示さ
れる。同様に、ＦＩＧ１２ＢはページＦＩＧ１における
素子（素子コードＢ）の配置座標であって、ページ名
（ＦＩＧ１）と、素子の格子座標（２Ｂ：横方向２，縦
方向Ｂ）によって示される。

【０００８】また、ａ，ｂは素子Ａのピン（端子）、
ｃ，ｄは素子Ｂのピンを示し、素子Ｂのｃピンは、ペー
ジＦＩＧ０における座標２Ａにある素子（素子Ａ）のａ
ピンと接続され、素子Ｂのｄピンは、ページＦＩＧ０に
おける座標２Ａにある素子（素子Ａ）のｂピンと接続さ
れることが示されている。

【０００９】図１５は、ネットリストによって生成され
る図面を例示したものであって、図中、図１４における
と同じものを同じ符号で示している。，は自動配置
されるページ間結合子であって、それぞれのページ内に
配置され、同番号のページ間結合子を接続することによ
って、ページ間の接続が行われる。

【００１０】この場合の回路図自動生成システムの処理
は次の順序で行われる。まずページＦＩＧ０について、
以下の順序で処理が行われ、次にページＦＩＧ１につい
て、同様に処理が行われる。 (1) 座標２Ａの素子（素子Ａ）を図面に配置する。 (2) 出力側の端子数をカウントする。本例では、端子数
は２である。 (3) ライブラリで定義された素子の占有領域に、端子数
分の配線の占有領域を加えた領域を、図面上で占める、
その素子に関する全体の占有領域（以下、その素子の全
占有領域という）として定義する。

【００１１】図１６は、従来の配線の占有領域の設定方
法を示したものである。１５はネットリストを収容した
ライブラリを示し、１６は素子の占有領域を示してい
る。１７は回路図自動生成システムによって生成された
図面を示し、素子の配置によって、定められた格子座標
に素子の占有領域１６が設定されるとともに、素子の占
有領域１６に対して、１８で示す端子数分の配線の占有
領域がその外側に付加されることが示されている。この
場合の配線の占有領域は、縦方向の大きさが素子の占有
領域のｙ方向の長さと同じで、横方向の大きさが例えば
端子数（２）×２mmの矩形領域となる。

【００１２】(4) 素子が複数個ある場合は、(1) 〜(3)
の処理を素子数回繰り返す。 (5) ページ間結合子等の特殊素子を配置する。配置する
場所は、オーナーとなる素子の近傍であるが、(3) で示
されたその素子の全占有領域外とする。

【００１３】図１７は、回路図自動生成システムにおけ
る特殊素子の配置の処理を示したものである。，は
ページ間結合子を示し、図１６に示された処理で配置さ
れた、素子の占有領域１６および端子数分の配線の領域
１８からなる素子の全占有領域の外側に配置される。

【００１４】(6) 結線作業を行う。すなわち、ページＦ
ＩＧ０の図面上のページ間結合子，と、ページＦＩ
Ｇ１の図面上のページ間結合子，とについて、同番
号の端子を配線によって相互に接続することによって、
結線作業が行われる。

【００１５】

【発明が解決しようとする課題】従来の図面上における
素子の配置処理においては、素子の占有領域に端子数分
の配線の占有領域を一律に加えて、その素子の全占有領
域を定めるようにしている。従って、図面上における各
素子の全占有領域が大きくなり、特殊素子を、オーナー
となる素子の近傍に配置することができない。そのた
め、遠く離れた位置に配置しなければならないので、配
線が長くなるとともに、特殊素子を結ぶ経路が見にくく
なるという問題があった。

【００１６】図１８は、従来技術による回路図自動生成
結果を例示したものである。２１は格子座標２Ｂに配置
された素子、２２は素子２１の全占有領域、２３は格子
座標２Ｄに配置された素子、２４は素子２３の全占有領
域である。この場合、素子２１の出力端子数と、素子２
３の入力端子数が多く、例えば、それぞれ２０であった
とすると、それぞれの素子の全占有領域２２，２４は非
常に大きくなる。

【００１７】いま、素子２１に対するページ間結合子を
素子の全占有領域２２，２４の間に、２５に示すように
設けようとすると、素子の全占有領域２２，２４と、ペ
ージ間結合子２５の領域とが重なるため、このような配
置を行うことはできない。

【００１８】そこで、図１８において２６で示すよう
に、素子の全占有領域２２，２４から離れた位置にペー
ジ間結合子を配置しなければならないが、この場合の素
子２１からページ間結合子２６に至る経路２７が非常に
長くなることが示されている。

【００１９】このように、従来は素子の占有領域に、端
子数分の配線の占有領域を単純に付加した領域を、図面
上における素子の全占有領域としていたため、素子の全
占有領域が大きくなって、特殊素子の配置が困難になる
という問題があった。

【００２０】本発明は、このような従来技術の課題を解
決しようとするものであって、回路図自動生成システム
において、図面生成時に、素子の全占有領域が大きくな
ることを防止でき、従って、自動生成されたページ間結
合子等の特殊素子を、オーナーとなる素子の近傍に配置
できるようにすることを目的としている。

【００２１】

【課題を解決するための手段】回路図自動生成システム
において、論理素子の配置座標，接続情報および部品定
義情報から回路図を自動生成する際に、

【００２２】(1) 着目素子の着目端子（４）が接続先素
子の端子（５）より小さいｙ座標を有するときは上方向
に、着目素子の占有領域（１）に対して、着目素子の配
線の占有領域（９）を設定する。

【００２３】(2) 着目素子の着目端子（４）が接続先素
子の端子（６）より大きいｙ座標を有するときは下方向
に、着目素子の占有領域（１）に対して、着目素子の配
線の占有領域（９）を設定する。

【００２４】(3) 着目素子の端子（４）が接続先素子の
端子（５）より小さいｙ座標を有し、かつ、着目素子の
端子（４）が接続先素子の端子（６）より大きいｙ座標
を有する場合は上方向と下方向に、着目素子の占有領域
（１）に対して、着目素子の配線の占有領域（９）を設
定する。

【００２５】そして、着目素子の占有領域（１）と配線
の占有領域（９）外に特殊素子を配置して、素子間の配
線（７，８）を設定することによって、回路図の自動生
成を行う。

【００２６】

【作用】着目素子の着目端子４と、接続先素子の端子
５，６のｙ座標の大小を比較して、着目端子４のｙ座標
が小さいときは上方向に、着目端子４のｙ座標が大きい
ときは下方向に、着目素子の端子４のｙ座標が小さい場
合と、大きい場合とがある場合は上方向と下方向に、着
目素子の配線の占有領域９を設定するので、配線の占有
領域を小さくすることができ、各素子の全占有領域が大
きくなるのを防止できる。

【００２７】従って、自動生成されるページ間結合子等
の特殊素子を、オーナーとなる素子の近傍に配置できる
ので、配線を短くし，未結線を減少させることができる
とともに、回路図が見やすくなり、その修正が容易にな
る。

【００２８】

【実施例】

（Ａ）配線の占有領域の決定方法 図１は、本発明の一実施例である配線の占有領域の設定
方法を示したものであって、(1) は着目端子のｙ座標＜
接続先ｙ座標の場合、(2) は着目端子のｙ座標＞接続先
ｙ座標の場合、(3) は着目端子のｙ座標＝接続先ｙ座標
の場合、(4) は着目端子のｙ座標＜接続先ｙ座標，着目
端子のｙ座標＞接続先ｙ座標の場合をそれぞれ示してい
る。

【００２９】各図において、着目素子の占有領域１と接
続相手素子（特殊素子を含まない）の占有領域２，３を
矩形で示し、着目素子の着目端子を４、接続相手素子の
端子を５，６とする。着目端子４と端子５，６を配線
７，８で接続する際の、着目端子３における配線の占有
領域９を点線で囲んで示す。いずれの場合も、着目素子
と接続相手素子は同一ページ内にあるものとする。以
下、各場合について説明する。

【００３０】(1) 着目端子のｙ座標（ｙ₀ ）＜接続先ｙ
座標（ｙ₁ ）の場合 着目端子４と接続相手素子の端子５との接続経路は、着
目端子４を起点として、ｙ方向に対して上方に配線７が
設けられるため、配線の占有領域９は、着目端子３より
上方向のみに設定される。

【００３１】(2) 着目端子のｙ座標（ｙ₀ ）＞接続先ｙ
座標（ｙ₂ ）の場合 着目端子４と接続相手素子の端子６との接続経路は、着
目端子４を起点として、ｙ方向に対して下方に配線８が
設けられるため、配線の占有領域９は、着目端子３より
下方向のみに設定される。

【００３２】(3) 着目端子のｙ座標（ｙ₀ ）＝接続先ｙ
座標（ｙ₁ ）の場合 着目端子４と接続相手素子の端子５との接続経路は、着
目端子４を起点として直線となるため、配線７の占有領
域は０である。

【００３３】(4) 着目端子のｙ座標（ｙ₀ ）＜接続先ｙ
座標（ｙ₁ ）, 着目端子のｙ座標（ｙ₀ ）＞接続先ｙ座
標（ｙ₂ ）の場合 着目端子４と接続相手素子の端子５，６との接続経路
は、着目端子４を起点として、ｙ方向に対して上方と下
方の両方に配線７，８が設けられるため、配線の占有領
域９は、着目端子３より上方向と下方向の両方に設定さ
れる。

【００３４】本発明においては、(1) 〜(4) のルールに
基づいて、着目素子の入力端子と出力端子の全端子につ
いて配線の占有領域を定める。

【００３５】（Ｂ）図面上に素子を配置する。そして素
子の占有領域に（Ａ）で求めた配線の占有領域を加え
て、図面上における素子の全占有領域を定める。 （Ｃ）ページ間結合子等の特殊素子を配置する。 （Ｄ）結線処理を行う。

【００３６】図２は、本発明の一実施例の処理フローを
示したものである。最初に配線の占有領域を設定する。
すなわち、出力側の場合は、接続相手に着目して、着目
端子のｙ座標＜接続先ｙ座標の場合は、上方向に占有領
域を設定し、着目端子のｙ座標＞接続先ｙ座標の場合
は、下方向に占有領域を設定し、着目端子のｙ座標＜接
続先ｙ座標かつ着目端子のｙ座標＞接続先ｙ座標の場合
は、上方向と下方向の両方に占有領域を設定する。入力
側の場合も、出力側と同様の処理を行う。以上の処理を
全端子数分行う。

【００３７】次に素子を図面上に配置し、素子の占有領
域および配線の占有領域を設定する。これを着目ページ
の全素子数分について行い、設定された領域に重ならな
いように、特殊素子を配置して、結線処理を行う。

【００３８】図３は、本発明方法による回路図の自動生
成例を示したものである。図中、ＦＩＧ０，ＦＩＧ１は
ページを示し、３１〜３４はページＦＩＧ０のそれぞれ
座標２Ｃ，４Ａ，４Ｂ，４Ｄに配置された素子、３５は
ページＦＩＧ１の座標３Ｃに配置された素子である。ま
た３６〜３８は、素子３１とそれぞれ素子３２〜３４間
の配線、３９，４０は素子３１と素子３５間のページ間
配線である。ページＦＩＧ０の素子３１を着目素子と
し、その端子をＡ，Ｂ，Ｃ，Ｄ，Ｅとする。また素子３
２，３３，３４の端子をそれぞれ１、素子３５の端子を
１，４とする。以下においては、ページＦＩＧ０につい
て説明する。

【００３９】(1) ライブラリから素子３１の全端子を取
り出し、ｙ方向の降順にソートを行う。ソート結果、
Ａ，Ｂ，Ｃ，Ｄ，Ｅの順となる。

【００４０】(2) 端子Ａについて処理を行う。着目素子
３１の端子Ａと、接続先の素子３２の端子１とのｙ座標
を比較すると、２Ｃ．Ａのｙ座標＜４Ａ．１のｙ座標な
ので、Ａ端子から上方向に配線の占有領域を加える。

【００４１】(3) 端子Ｂについて処理を行う。着目素子
３１のＢ端子の接続先は他ページなので、無処理とす
る。

【００４２】(4) 端子Ｃについて処理を行う。着目素子
３１の端子Ｃと、接続先の素子３３の端子１とのｙ座標
を比較すると、２Ｃ．Ｃのｙ座標＜４Ｂ．１のｙ座標な
ので、Ｃ端子から上方向に配線の占有領域を加える。

【００４３】(5) 端子Ｄについて処理を行う。着目素子
３１の端子Ｄと、接続先の素子３４の端子１とのｙ座標
を比較すると、２Ｃ．Ｄのｙ座標＞４Ｄ．１のｙ座標な
ので、Ｄ端子から下方向に配線の占有領域を加える。

【００４４】(6) 端子Ｅについて処理を行う。着目素子
３１のＥ端子の接続先は他ページなので、無処理とす
る。

【００４５】(7) (2) 〜(6) の処理結果から、配線用テ
ーブルを作成する。 (8) (7) で作成された配線テーブルをもとに、各端子に
おける配線の占有領域を求める。

【００４６】図４は、配線用テーブルの例を示したもの
である。図４においては、端子Ａ〜Ｅについて、配線の
領域が上方向または下方向にある場合をそれぞれ１で示
し、上方向または下方向の配線がない場合を０で示して
いる。これに基づいて、各端子の上方向配線領域と下方
向配線領域、および上方向配線領域と下方向配線領域と
を加算した全配線領域を定める。

【００４７】 上方向の処理 図４に示された配線テーブルの下位から、すなわちｙ座
標の増加方向に処理を行う。この場合、Ｅ，Ｄ端子は０
なので無処理とする。Ｃ端子は１なので、Ｃより上位の
端子に＋１して、上方向配線領域に設定する。Ｂ端子は
０なので、無処理とする。Ａ端子は１なので、Ａより上
位の端子に＋１して、上方向配線領域に設定する。

【００４８】図５は、配線用テーブルにおける上方向配
線領域の設定を説明するものである。各端子における上
方向配線領域は、上述の説明から図５のように設定され
るが、これは端子Ａについては、上方向に配線が２本通
過し、端子Ｂ，Ｃについては、上方向に配線が１本通過
し、端子Ｄ，Ｅについては、上方向に通過する配線がな
いことを示している。

【００４９】 下方向の処理 図４に示されたテーブルの上位から、すなわちｙ座標の
減少方向に処理を行う。この場合、Ａ，Ｂ，Ｃ端子は０
なので無処理とする。Ｄ，Ｅ端子は１なので、Ｄより下
位の端子に＋１して、下方向配線領域に設定する。

【００５０】図６は、配線用テーブルにおける下方向配
線領域の設定を説明するものである。各端子における下
方向配線領域は、上述の説明から図６のように設定され
るが、これは端子Ａ，Ｂ，Ｃについては、上方向に通過
する配線がなく、端子Ｄ，Ｅについては、下方向に配線
が１本通過することを示している。

【００５１】 との処理結果を加える 図７は、配線用テーブルにおける全配線領域の設定を説
明するものである。各端子における配線領域は、の処
理結果との処理結果を加えることによって、図７のよ
うに設定されるが、これは端子Ａについては、配線が２
本通過し、端子Ｂ，Ｃ，Ｄ，Ｅについては、配線が１本
通過することを示している。

【００５２】(9) 図面に素子を配置し、素子の占有領域
に配線の占有領域を付加して、その素子の全占有領域を
設定する。

【００５３】図８は、図面上における着目素子の全占有
領域を示したものである。着目素子３１を含む斜線領域
４１は、着目素子３１の占有領域を示し、点線で囲んで
示した部分は、配線の占有領域４２である。配線の占有
領域４２のｙ方向の大きさは端子部分の長さに等しく、
端子Ａの部分において、配線２本分の幅ｗ₁ を有し、端
子Ｂ〜Ｅの部分において、配線１本分の幅ｗ₂ を有する
ことが示されている。

【００５４】(10) 素子３２，３３，３４について、そ
れぞれの端子に関して、同様の処理を行う。

【００５５】図９は、図面上における全素子の全占有領
域を示したものである。素子３２，３３，３４を含む斜
線領域４３，４４，４５は、それぞれ素子３２，３３，
３４の占有領域を示し、点線で囲んで示した部分４６，
４７，４８は、それぞれ素子３２，３３，３４について
の配線の占有領域であり、それぞれ配線１本分の幅ｗ ₃
を有することが示されている。

【００５６】(11) 特殊素子を配置する。この場合、特
殊素子の占有領域と、(10)で配置した各素子の全占有領
域とが重ならないように、特殊素子を配置する。

【００５７】図１０は、図面上における特殊素子の配置
を示したものである。４９，５０はそれぞれ特殊素子
（ページ間結合子）を示し、着目素子３１の近傍に、そ
れぞれ端子Ｂ，Ｅと同一ｙ座標になるように、かつ素子
３１〜３４に関するいずれの素子の全占有領域とも重な
らない位置に配置することが示されている。

【００５８】(12) 結線処理を行う。すなわち、素子３
１の端子Ａと素子３２の端子１を接続し、素子３１の端
子Ｂと特殊素子４９を接続し、素子３１の端子Ｃと素子
３３の端子１を接続し、素子３１の端子Ｄと素子３４の
端子１を接続し、素子３１の端子Ｅと特殊素子５０を接
続する。

【００５９】図１１は、本発明方法による回路図自動生
成結果を例示したものである。素子３１と、素子３２，
３３間の配線の占有領域は上方向のみに設定され、素子
３１と素子３４間の配線の占有領域は下方向のみに設定
された結果、特殊素子４９，５０が素子３１の近傍に配
置されたことが示されている。

【００６０】

【発明の効果】以上説明したように本発明によれば、回
路図自動生成システムにおいて、図面生成時に、着目素
子の端子と接続先素子の端子との位置関係に応じて、上
方向または下方向のみに配線の占有領域を設定するよう
にしたので、各素子の全占有領域が大きくなることを防
止できる。

【００６１】従って、自動生成されるページ間結合子等
の特殊素子を、オーナーとなる素子の近傍に配置できる
ので、配線を短くし、未結線を減少させることが可能と
なり、図面が見やすくなるとともに、図面の修正が容易
になる。

【図面の簡単な説明】

【図１】本発明の一実施例である配線の占有領域の設定
方法を示す図であって、(1) は着目端子のｙ座標＜接続
先ｙ座標の場合、(2) は着目端子のｙ座標＞接続先ｙ座
標の場合、(3) は着目端子のｙ座標＝接続先ｙ座標の場
合、(4) は着目端子のｙ座標＜接続先ｙ座標，着目端子
のｙ座標＞接続先ｙ座標の場合をそれぞれ示す。

【図２】本発明の一実施例の処理フローを示す図であ
る。

【図３】本発明方法による回路図の自動生成例を示す図
である。

【図４】配線用テーブルの例を示す図である。

【図５】配線用テーブルにおける上方向配線領域の設定
を説明する図である。

【図６】配線用テーブルにおける下方向配線領域の設定
を説明する図である。

【図７】配線用テーブルにおける全配線領域の設定を説
明する図である。

【図８】図面上における着目素子の全占有領域を示す図
である。

【図９】図面上における全素子の全占有領域を示す図で
ある。

【図１０】図面上における特殊素子の配置を示す図であ
る。

【図１１】本発明方法による回路図自動生成結果を例示
する図である。

【図１２】異なる回路図自動生成システム間における設
計データのインタフェースを示す図である。

【図１３】２ページにわたる図面の一例を示す図であ
る。

【図１４】ネットリストの内容の一例を示す図である。

【図１５】ネットリストによって生成される図面を例示
する図である。

【図１６】従来の配線の占有領域の設定方法を示す図で
ある。

【図１７】回路図自動生成システムにおける特殊素子の
配置の処理を示す図である。

【図１８】従来技術による回路図自動生成結果を例示す
る図である。

【符号の説明】

１ 着目素子の占有領域 ４ 着目素子の着目端子 ５ 接続先素子の端子 ６ 接続先素子の端子 ７ 配線 ８ 配線 ９ 配線の占有領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】 回路図自動生成システムにおいて、論理
   素子の配置座標，接続情報および部品定義情報から回路
   図を自動生成する際に、着目素子の占有領域に対して、 着目素子の着目端子が接続先素子の端子より小さいｙ座
   標を有するときは上方向に、 着目素子の着目端子が接続先素子の端子より大きいｙ座
   標を有するときは下方向に、 着目素子の端子が接続先素子の端子より小さいｙ座標を
   有し、かつ、着目素子の端子が接続先素子の端子より大
   きいｙ座標を有する場合は上方向と下方向に、 着目素子の配線の占有領域を設定し、前記着目素子の占
   有領域と配線の占有領域外に特殊素子を配置して素子間
   の配線を設定することを特徴とする回路図の自動生成方
   法。