JPH0145227B2 - - Google Patents
Info
- Publication number
- JPH0145227B2 JPH0145227B2 JP18893180A JP18893180A JPH0145227B2 JP H0145227 B2 JPH0145227 B2 JP H0145227B2 JP 18893180 A JP18893180 A JP 18893180A JP 18893180 A JP18893180 A JP 18893180A JP H0145227 B2 JPH0145227 B2 JP H0145227B2
- Authority
- JP
- Japan
- Prior art keywords
- outer frame
- rectangular outer
- cell
- layout
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 description 11
- 230000010354 integration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Description
【発明の詳細な説明】
本発明は、半導体基板上に形成する各種セルの
レイアウトを計算機処理によつて行う集積回路の
セルのレイアウト方法に関する。
レイアウトを計算機処理によつて行う集積回路の
セルのレイアウト方法に関する。
ナンド、ノア、フリツプフロツプなどある機能
を持つた論理回路をセルというが、集積回路特に
大規模集積回路では半導体基板（チツプ）に複数
種のセルが多数搭載される。このような集積回路
の設計には計算機が導入されており、そして計算
機処理が容易になるようにチツプ表面には一定の
縦横間隔の線または点（グリツドという）が想定
され、素子各部のパターンおよび配線は該線また
は点を辿るように約束される。また各セルの輪郭
を定める矩形枠（外枠という）が想定され、セル
を構成する各素子はこの外枠内にあるように（一
部はみ出すこともある）規定され、かつ該セルの
電源線端子は該外枠上にあることが約束される。
かゝる外枠なる概念を用い、そして計算機にはセ
ル構成各素子のパターンを記憶させておくと、外
枠の大きさおよびその中に収めるべき論理回路の
名称を入力するだけで計算機に所要パターンを出
力させることが可能である。
を持つた論理回路をセルというが、集積回路特に
大規模集積回路では半導体基板（チツプ）に複数
種のセルが多数搭載される。このような集積回路
の設計には計算機が導入されており、そして計算
機処理が容易になるようにチツプ表面には一定の
縦横間隔の線または点（グリツドという）が想定
され、素子各部のパターンおよび配線は該線また
は点を辿るように約束される。また各セルの輪郭
を定める矩形枠（外枠という）が想定され、セル
を構成する各素子はこの外枠内にあるように（一
部はみ出すこともある）規定され、かつ該セルの
電源線端子は該外枠上にあることが約束される。
かゝる外枠なる概念を用い、そして計算機にはセ
ル構成各素子のパターンを記憶させておくと、外
枠の大きさおよびその中に収めるべき論理回路の
名称を入力するだけで計算機に所要パターンを出
力させることが可能である。
このような計算機利用集積回路設計において
は、電源端子は第１図に示すように外枠１０の
左、右両垂直辺の上、下部に設けるようにしてい
る。１２ａ，１２ｂ，１４ａ，１４ｂがその電源
端子で、集積回路がnMOSの場合は１２ａ，１２
ｂが＋5Vの電源端子、１４ａ，１４ｂが0V(G)の
電源（グランド）端子となる。このような集積回
路ICは多数水平方向に並び、隣接各ICのＧ端子、
Vcc端子を接続して矢印方向に即ち電源線とグラ
ンド線には配線方向を逆にして給電が行なわれ
る。集積回路内の電源、グランド各線は、点線で
示すように平行線である場合も、また折曲した線
である場合もある。１６は入出力信号線端子であ
る。なおこゝでは１２と１４、および１６に用い
た各シンボルは常に電源端子、および信号入出力
線端子を示すとする。
は、電源端子は第１図に示すように外枠１０の
左、右両垂直辺の上、下部に設けるようにしてい
る。１２ａ，１２ｂ，１４ａ，１４ｂがその電源
端子で、集積回路がnMOSの場合は１２ａ，１２
ｂが＋5Vの電源端子、１４ａ，１４ｂが0V(G)の
電源（グランド）端子となる。このような集積回
路ICは多数水平方向に並び、隣接各ICのＧ端子、
Vcc端子を接続して矢印方向に即ち電源線とグラ
ンド線には配線方向を逆にして給電が行なわれ
る。集積回路内の電源、グランド各線は、点線で
示すように平行線である場合も、また折曲した線
である場合もある。１６は入出力信号線端子であ
る。なおこゝでは１２と１４、および１６に用い
た各シンボルは常に電源端子、および信号入出力
線端子を示すとする。
このような従来方式では外枠サイズが全て同じ
場合は電源配線は容易であり、単に隣接セルの電
源、グランド各端子を接接続すればよい。しかし
セルにはアンド、オアなどの比較的回路構成が簡
単、従つて小型にできるものと、フリツプフロツ
プのように構成が複雑で大型化するものもある。
それらに全て同じ外枠サイズを割当てると、当然
小型セルでは無駄が多くなり、集積度向上を妨げ
る。小型セルには小外枠で充分であるが、そのよ
うにすると電源配線に問題がある。即ち、第２図
において大型のセルの外枠１０ａと小型セルの外
枠１０ｂを、１水平辺（本例では上辺）が１直線
上にあるように配設すると、Vcc配線は単に両セ
ルの隣り合うVcc端子を直線導体１８で結べばよ
いが、他辺、本例では下辺は段差を持つのでグラ
ンド端子間は図示の如く２度90゜折曲する導体２
０で結ぶ必要がある。このようにすると配線最小
間隔は３グリツド分というような制約があり（絶
縁および設計上などの要求から）、配線幅に４グ
リツドを要するとすると外枠１０ａ，１０ｂ間の
間隔は最低で10グリツドになる。同じサイズのセ
ルの外枠同志なら許容最小間隔の３グリツドでよ
いから、その差の７グリツドも集積度が悪化す
る。
場合は電源配線は容易であり、単に隣接セルの電
源、グランド各端子を接接続すればよい。しかし
セルにはアンド、オアなどの比較的回路構成が簡
単、従つて小型にできるものと、フリツプフロツ
プのように構成が複雑で大型化するものもある。
それらに全て同じ外枠サイズを割当てると、当然
小型セルでは無駄が多くなり、集積度向上を妨げ
る。小型セルには小外枠で充分であるが、そのよ
うにすると電源配線に問題がある。即ち、第２図
において大型のセルの外枠１０ａと小型セルの外
枠１０ｂを、１水平辺（本例では上辺）が１直線
上にあるように配設すると、Vcc配線は単に両セ
ルの隣り合うVcc端子を直線導体１８で結べばよ
いが、他辺、本例では下辺は段差を持つのでグラ
ンド端子間は図示の如く２度90゜折曲する導体２
０で結ぶ必要がある。このようにすると配線最小
間隔は３グリツド分というような制約があり（絶
縁および設計上などの要求から）、配線幅に４グ
リツドを要するとすると外枠１０ａ，１０ｂ間の
間隔は最低で10グリツドになる。同じサイズのセ
ルの外枠同志なら許容最小間隔の３グリツドでよ
いから、その差の７グリツドも集積度が悪化す
る。
本発明はかかる点を改善しようとするものであ
り、特徴とする所は、半導体基板に形成される各
種セルのレイアウト及び各セル間の配線のレイア
ウトを、該半導体基板上に仮想した所定間隔のグ
リツドに沿つて計算機処理によつて行う方法に於
て、各セルを矩形状外枠として計算機に認識させ
て、前記各セルレイアウトを計算機処理をするに
あたつて、前記矩形状外枠の大きさが前記セルの
回路構成に応じた大きさとなる様に、前記矩形状
外枠の大きさを複数種類にし、且つ、前記矩形状
外枠の水平方向及び垂直方向からの電源線の接続
が可能となる様に、前記矩形状外枠の各水平辺の
両端部上、及び各垂直辺の両端部上に電源端子を
設定し、大きな矩形状外枠と、それよりも小さな
矩形状外枠が隣接する部分では、前記大きな矩形
状外枠の垂直辺上の電源端子と、前記小さな矩形
状外枠の水平辺上の電源端子とを選択し、両電源
端子間を前記グリツドに沿つたＬ字形の配線で接
続する様に計算機上で処理する点にある。次に実
施例を参照しながらこれを詳細に説明する。
り、特徴とする所は、半導体基板に形成される各
種セルのレイアウト及び各セル間の配線のレイア
ウトを、該半導体基板上に仮想した所定間隔のグ
リツドに沿つて計算機処理によつて行う方法に於
て、各セルを矩形状外枠として計算機に認識させ
て、前記各セルレイアウトを計算機処理をするに
あたつて、前記矩形状外枠の大きさが前記セルの
回路構成に応じた大きさとなる様に、前記矩形状
外枠の大きさを複数種類にし、且つ、前記矩形状
外枠の水平方向及び垂直方向からの電源線の接続
が可能となる様に、前記矩形状外枠の各水平辺の
両端部上、及び各垂直辺の両端部上に電源端子を
設定し、大きな矩形状外枠と、それよりも小さな
矩形状外枠が隣接する部分では、前記大きな矩形
状外枠の垂直辺上の電源端子と、前記小さな矩形
状外枠の水平辺上の電源端子とを選択し、両電源
端子間を前記グリツドに沿つたＬ字形の配線で接
続する様に計算機上で処理する点にある。次に実
施例を参照しながらこれを詳細に説明する。
第３図は本発明のセル外枠構造を示す。第１図
と対比すれば明らかなように本発明では外枠の四
隅に水平方向及び垂直方向の電源端子１２ａ〜１
２ｄ，１４ａ〜１４ｄを設ける。このようにする
と第４図の如きレイアウトが可能である。この図
で１０ａ，１０ｄは大きなセルの外枠、１０ｂ，
１０ｃは小さなセルの外枠であつて、これらは１
０ａ，１０ｂ間にかつ垂直方向でも中央に位置す
るように配置される。１８ａ，１８ｂは電源導
体、２０ａ，２０ｂはグランド導体で共にＬ型を
なし、電源導体１８ａについて言えばこれは外枠
１０ａの右垂直辺の上端電源端子Vccと外枠１０
ｂの上水平辺の左端電源端子Vccとを接続する。
導体１８ｂ，２０ａ，２０ｂも同様で大外枠の垂
直辺の上、下部電源、グランド端子と小外枠の水
平辺の左、右端電源グランド端子とを接続する。
このようにすれば図示の如く、外枠１０ａ，１０
ｂ間および１０ｃ，１０ｄ間は最小間隔の３グリ
ツドでよく、集積度の向上が図れる。また小外枠
１０ｂ，１０ｃの上、下部にはスペースができる
ので、この間をセル間配線布設用または他のセル
形成用などに利用できる。入出力信号端子１６
（第３図）はバルクで出しておく（基板に形成し
てビアホールで外部と接続）と、電源導体との交
叉が可能である。
と対比すれば明らかなように本発明では外枠の四
隅に水平方向及び垂直方向の電源端子１２ａ〜１
２ｄ，１４ａ〜１４ｄを設ける。このようにする
と第４図の如きレイアウトが可能である。この図
で１０ａ，１０ｄは大きなセルの外枠、１０ｂ，
１０ｃは小さなセルの外枠であつて、これらは１
０ａ，１０ｂ間にかつ垂直方向でも中央に位置す
るように配置される。１８ａ，１８ｂは電源導
体、２０ａ，２０ｂはグランド導体で共にＬ型を
なし、電源導体１８ａについて言えばこれは外枠
１０ａの右垂直辺の上端電源端子Vccと外枠１０
ｂの上水平辺の左端電源端子Vccとを接続する。
導体１８ｂ，２０ａ，２０ｂも同様で大外枠の垂
直辺の上、下部電源、グランド端子と小外枠の水
平辺の左、右端電源グランド端子とを接続する。
このようにすれば図示の如く、外枠１０ａ，１０
ｂ間および１０ｃ，１０ｄ間は最小間隔の３グリ
ツドでよく、集積度の向上が図れる。また小外枠
１０ｂ，１０ｃの上、下部にはスペースができる
ので、この間をセル間配線布設用または他のセル
形成用などに利用できる。入出力信号端子１６
（第３図）はバルクで出しておく（基板に形成し
てビアホールで外部と接続）と、電源導体との交
叉が可能である。
第５図と第６図はやゝ詳しいセルレイアウトを
示す。第５図は従来方式、第６図は本発明方式に
係り、第１図〜第４図と同じ部分には同じ符号が
付してある。２２は信号線であり、小点群３０は
グリツドの一部を示す。第７図は第６図の小外枠
１０ｂ部分の一層詳しい平面図を示す。２４，２
６は小外枠１０ｂ内の上、下部を貫通する電源導
体およびグランド導体である。電源、グランド導
体は前記のＬ型の配線１８ａ，１８ｂ，２０ａ，
２０ｂである。
示す。第５図は従来方式、第６図は本発明方式に
係り、第１図〜第４図と同じ部分には同じ符号が
付してある。２２は信号線であり、小点群３０は
グリツドの一部を示す。第７図は第６図の小外枠
１０ｂ部分の一層詳しい平面図を示す。２４，２
６は小外枠１０ｂ内の上、下部を貫通する電源導
体およびグランド導体である。電源、グランド導
体は前記のＬ型の配線１８ａ，１８ｂ，２０ａ，
２０ｂである。
以上詳細に説明したように本発明によれば電源
（グランドも含む）配線を水平、垂直任意の方向
に行なうことができ、このためセルを密着配置で
き、セル外枠をセル内容に応じた大きさとするこ
とと相俟つて可成りの集積度向上を期待できる。
（グランドも含む）配線を水平、垂直任意の方向
に行なうことができ、このためセルを密着配置で
き、セル外枠をセル内容に応じた大きさとするこ
とと相俟つて可成りの集積度向上を期待できる。
第１図および第２図は従来のセルレイアウトを
示す説明図、第３図および第４図は本発明のセル
レイアウトを示す説明図、第５図は従来方式のま
た第６図は本発明方式のやゝ詳細なセルレイアウ
トを示す説明図、第７図は第６図の一層詳細な説
明図である。 図面で、１０，１０ａ〜１０ｄはセルの外枠、
１２ａ〜１２ｄ，１４ａ〜１４ｄは電源端子、１
８ａ，１８ｂ，２０ａ，２０ｂはＬ型の導体であ
る。
示す説明図、第３図および第４図は本発明のセル
レイアウトを示す説明図、第５図は従来方式のま
た第６図は本発明方式のやゝ詳細なセルレイアウ
トを示す説明図、第７図は第６図の一層詳細な説
明図である。 図面で、１０，１０ａ〜１０ｄはセルの外枠、
１２ａ〜１２ｄ，１４ａ〜１４ｄは電源端子、１
８ａ，１８ｂ，２０ａ，２０ｂはＬ型の導体であ
る。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板に形成される各種セルのレイアウ
ト及び各セル間の配線のレイアウトを、該半導体
基板上に仮想した所定間隔のグリツドに沿つて計
算機処理によつて行う方法に於て、 各セルを矩形状外枠として計算機に認識させ
て、前記各セルのレイアウトを計算機処理をする
にあたつて、 前記矩形状外枠の大きさが前記セルの回路構成
に応じた大きさとなる様に、前記矩形状外枠の大
きさを複数種類にし、 且つ、前記矩形状外枠の水平方向及び垂直方向
からの電源線の接続が可能となる様に、前記矩形
状外枠の各水平辺の両端部上、及び各垂直辺の両
端部上に電源端子を設定し、 大きな矩形状外枠と、それよりも小さな矩形状
外枠が隣接する部分では、 前記大きな矩形状外枠の垂直辺上の電源端子
と、前記小さな矩形状外枠の水平辺上の電源端子
とを選択し、両電源端子間を前記グリツドに沿つ
たＬ字形の配線で接続する様に計算機上で処理す
ることを特徴とする集積回路のセルのレイアウト
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18893180A JPS57111045A (en) | 1980-12-26 | 1980-12-26 | Laying out method for integrated circuit cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18893180A JPS57111045A (en) | 1980-12-26 | 1980-12-26 | Laying out method for integrated circuit cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111045A JPS57111045A (en) | 1982-07-10 |
| JPH0145227B2 true JPH0145227B2 (ja) | 1989-10-03 |
Family
ID=16232391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18893180A Granted JPS57111045A (en) | 1980-12-26 | 1980-12-26 | Laying out method for integrated circuit cell |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57111045A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59145564A (ja) * | 1983-02-09 | 1984-08-21 | Matsushita Electronics Corp | 半導体集積装置 |
| JPH01161857A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 半導体集積回路 |
| US5359212A (en) * | 1988-08-12 | 1994-10-25 | Kabushiki Kaisha Toshiba | Integrated circuit with layout effective for high-speed processing |
-
1980
- 1980-12-26 JP JP18893180A patent/JPS57111045A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57111045A (en) | 1982-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3968478A (en) | Chip topography for MOS interface circuit | |
| WO1980001859A1 (en) | Semiconductor integrated circuit and wiring method therefor | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| EP0021661A1 (en) | Semiconductor master-slice device | |
| JPH0145227B2 (ja) | ||
| KR920003568A (ko) | 반도체 집적회로장치 및 셀의 배치배선방법 | |
| JPH04159751A (ja) | 半導体集積回路装置およびその配線方法 | |
| JPH0120536B2 (ja) | ||
| JPH0434307B2 (ja) | ||
| JPS623584B2 (ja) | ||
| US4885625A (en) | Integrated circuit chip manufacture | |
| JPH07153844A (ja) | 半導体集積回路装置 | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| JP2807129B2 (ja) | 半導体集積回路 | |
| JPS60121756A (ja) | 半導体集積回路装置 | |
| JPH0644594B2 (ja) | 半導体集積回路 | |
| JPS6399545A (ja) | ビルディング・ブロック方式の集積回路 | |
| JP2656263B2 (ja) | 半導体集積回路装置 | |
| JPS6030151A (ja) | 集積回路の配線設計法 | |
| JPH03227569A (ja) | 半導体集積回路 | |
| JPH06112450A (ja) | 半導体集積回路のブロックレイアウト方法 | |
| JPH04280471A (ja) | マスタースライス方式の半導体集積回路装置 | |
| JPH0529459A (ja) | 端子位置決定方法 | |
| JPS6342419B2 (ja) | ||
| JPS62113444A (ja) | 半導体集積回路 |