JP2529342B2 - チャネル配線方法 - Google Patents
チャネル配線方法Info
- Publication number
- JP2529342B2 JP2529342B2 JP63060021A JP6002188A JP2529342B2 JP 2529342 B2 JP2529342 B2 JP 2529342B2 JP 63060021 A JP63060021 A JP 63060021A JP 6002188 A JP6002188 A JP 6002188A JP 2529342 B2 JP2529342 B2 JP 2529342B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- channel
- cell
- channel wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概要〕 超LSIのレイアウトにおける自動配線技術の一つとし
て使用されているチャネル配線方法に関し、 未使用セルによるセル列上の空き領域をチャネル配線
領域として用い、又、未使用のチャネル配線領域にもセ
ルを配置可能とすることにより、自動配線の自由度を向
上するこそを目的とし、 各セル列領域の中心線を認識して各々の中心線間をチ
ャネル配線領域と認識し、セル列領域上の空き領域を該
認識されたチャネル配線領域の一部としてここにセル列
方向と同方向の縦方向配線を行なう。
て使用されているチャネル配線方法に関し、 未使用セルによるセル列上の空き領域をチャネル配線
領域として用い、又、未使用のチャネル配線領域にもセ
ルを配置可能とすることにより、自動配線の自由度を向
上するこそを目的とし、 各セル列領域の中心線を認識して各々の中心線間をチ
ャネル配線領域と認識し、セル列領域上の空き領域を該
認識されたチャネル配線領域の一部としてここにセル列
方向と同方向の縦方向配線を行なう。
本発明は、超LSIのレイアウトにおける自動配線技術
の一つとして使用されているチャネル配線方法に関す
る。
の一つとして使用されているチャネル配線方法に関す
る。
超LSIは近年の半導体装置の進歩でますます重要なも
のとなってきているが、そのプリント基板の配線レイア
ウトには自動配線技術が用いられている。プリント基板
の配線手法としては、従来、線分探索法,迷路法,チャ
ネル配線法(channelrouter)がよく用いられており、
本発明はこのうちのチャネル配線法に適用される。
のとなってきているが、そのプリント基板の配線レイア
ウトには自動配線技術が用いられている。プリント基板
の配線手法としては、従来、線分探索法,迷路法,チャ
ネル配線法(channelrouter)がよく用いられており、
本発明はこのうちのチャネル配線法に適用される。
上記チャネル配線法は、支線・幹線方式とも呼ばれ、
横方向配線(支線)及び縦方向配線(幹線)を各々異な
る層に配置し(2層構造)、必要ならばスルーホールに
よってこれら幹線,支線を接続する。チャネル配線法は
処理時間,高配線率の点で非常に有効な手法であるが、
適用範囲としては比較的狭く、第6図に示す如く、チャ
ネル配線領域11,12,…及びセル列領域21,22,…が明確に
分かれており、これらを長矩形に限定する様なマスタス
ライス構造のLSIに使用される場合が殆どである。
横方向配線(支線)及び縦方向配線(幹線)を各々異な
る層に配置し(2層構造)、必要ならばスルーホールに
よってこれら幹線,支線を接続する。チャネル配線法は
処理時間,高配線率の点で非常に有効な手法であるが、
適用範囲としては比較的狭く、第6図に示す如く、チャ
ネル配線領域11,12,…及びセル列領域21,22,…が明確に
分かれており、これらを長矩形に限定する様なマスタス
ライス構造のLSIに使用される場合が殆どである。
一方、最近、ゲートアレイの分野において、トランジ
スタをLSIチップ全面に敷き詰めた構造のものが製品化
されてきており、近い将来では集積度の有利さからマス
タスライス構造のものにとって代わるものと思われる。
本来の敷き詰め型のLSIにはセル列領域及びチャネル配
線領域の区別はないが、現在のものは、特に、CAD(Com
puter Aidet Design)等の分野で用いられるLSIではか
なりの部分をマスタスライス構造に合わせて配線処理さ
れ、チャネル配線法が使用できない部分は線分探索法で
配線処理されている。
スタをLSIチップ全面に敷き詰めた構造のものが製品化
されてきており、近い将来では集積度の有利さからマス
タスライス構造のものにとって代わるものと思われる。
本来の敷き詰め型のLSIにはセル列領域及びチャネル配
線領域の区別はないが、現在のものは、特に、CAD(Com
puter Aidet Design)等の分野で用いられるLSIではか
なりの部分をマスタスライス構造に合わせて配線処理さ
れ、チャネル配線法が使用できない部分は線分探索法で
配線処理されている。
ここで、セル列領域21,22,…についてみるに、セル列
領域は全て使用されているとは限らず、第6図に示す如
く、未使用セルによる空き領域3がある場合もある。然
るに、従来のチャネル配線法は、例えばセル列領域21の
信号端子41及びセル列領域22の信号端子42を認識し、信
号端子41と42との間の領域をチャネル配線領域11として
認識する方法をとり、チャネル配線領域11,12,…とセル
列領域21,22,…とを明確に区別しているため、チャネル
配線領域としては図中11で示す長矩形の部分のみであ
り、セルがないためにチャネル配線領域として使用可能
な空き領域3はチャネル配線領域として使用できない。
領域は全て使用されているとは限らず、第6図に示す如
く、未使用セルによる空き領域3がある場合もある。然
るに、従来のチャネル配線法は、例えばセル列領域21の
信号端子41及びセル列領域22の信号端子42を認識し、信
号端子41と42との間の領域をチャネル配線領域11として
認識する方法をとり、チャネル配線領域11,12,…とセル
列領域21,22,…とを明確に区別しているため、チャネル
配線領域としては図中11で示す長矩形の部分のみであ
り、セルがないためにチャネル配線領域として使用可能
な空き領域3はチャネル配線領域として使用できない。
従って、縦方向の配線は長矩形のチャネル配線領域11
でしかできず、セル列領域22上の空き領域3ではできな
い(但し、セル列領域22上でも横方向の配線(通過配
線)は可能である)。
でしかできず、セル列領域22上の空き領域3ではできな
い(但し、セル列領域22上でも横方向の配線(通過配
線)は可能である)。
特に、チャネル配線領域11が他の縦方向配線で満たさ
れている場合、新たな縦方向配線はどこにもできず、空
き領域3があるにも拘らずここを有効にチャネル配線領
域に使用できず、自動配線の自由度が低い問題点があっ
た。
れている場合、新たな縦方向配線はどこにもできず、空
き領域3があるにも拘らずここを有効にチャネル配線領
域に使用できず、自動配線の自由度が低い問題点があっ
た。
又、従来のものは、未使用のチャネル配線領域にセル
を配置することはできず、この点からも自動配線の自由
度が低い問題点があった。
を配置することはできず、この点からも自動配線の自由
度が低い問題点があった。
本発明は、未使用セルによるセル列上の空き領域をチ
ャネル配線領域として用い、又、未使用のチャネル配線
領域にもセルを配置可能とすることにより、自動配線の
自由度を向上できるチャネル配線方法を提供することを
目的とする。
ャネル配線領域として用い、又、未使用のチャネル配線
領域にもセルを配置可能とすることにより、自動配線の
自由度を向上できるチャネル配線方法を提供することを
目的とする。
本発明は、各セル列領域の中心線を認識して各々の中
心線間をチャネル配線領域と認識する手段、セル列領域
上の空き領域を該認識されたチャネル配線領域の一部と
してここにセル列方向と同方向の縦方向配線を行なう手
段よりなる。
心線間をチャネル配線領域と認識する手段、セル列領域
上の空き領域を該認識されたチャネル配線領域の一部と
してここにセル列方向と同方向の縦方向配線を行なう手
段よりなる。
本発明では、セル列領域の中心線から隣りのセル列領
域の中心線までをチャネル配線領域として認識する。こ
れにより、セル列領域及びチャネル配線領域を明確に区
別していた従来のチャネル配線法に比し、セル列領域上
の空き領域もチャネル配線領域として生かされ、ここに
セル列方向と同方向の縦方向配線(幹線)を行なうこと
ができ、自動配線の自由度を向上できる。又、縦方向に
セル列領域が切断される部分で幹線分割を行なうこと
で、チャネル配線領域にもセルを配置でき、この点から
も自動配線の自由度を向上でき、トランジスタ敷き詰め
構造にも適用できる。
域の中心線までをチャネル配線領域として認識する。こ
れにより、セル列領域及びチャネル配線領域を明確に区
別していた従来のチャネル配線法に比し、セル列領域上
の空き領域もチャネル配線領域として生かされ、ここに
セル列方向と同方向の縦方向配線(幹線)を行なうこと
ができ、自動配線の自由度を向上できる。又、縦方向に
セル列領域が切断される部分で幹線分割を行なうこと
で、チャネル配線領域にもセルを配置でき、この点から
も自動配線の自由度を向上でき、トランジスタ敷き詰め
構造にも適用できる。
第1図は本発明になるチャネル配線方法の第1実施例
を説明する図を示し、第2図はその動作を説明するフロ
ーチャートを示す。同図中、101,102,103,…はセル列領
域、111,112,…はチャネル配線領域(実際には後述のチ
ャネル配線領域1612,1623,…の一部)、122,124は夫々
セル列領域102,104上の空き領域である。131,133は夫々
セル列領域101,103の信号端子、14は配線である。
を説明する図を示し、第2図はその動作を説明するフロ
ーチャートを示す。同図中、101,102,103,…はセル列領
域、111,112,…はチャネル配線領域(実際には後述のチ
ャネル配線領域1612,1623,…の一部)、122,124は夫々
セル列領域102,104上の空き領域である。131,133は夫々
セル列領域101,103の信号端子、14は配線である。
ここで、領域認識に際し、先ず、セル列領域101,102,
…の中心線151,152,…(縦の破線で示す)を認識し(第
2図中、ステップ100)、セル列領域の中心線から隣り
のセル列領域の中心線までの間をチャネル配線領域1
612,1623,1634,…と認識する(ステップ101)。即ち、
セル列領域上もチャネル配線領域1612,1623,…として認
識され、このチャネル配線領域1612,1623,…にセル列領
域101,102がはみ出していると認識される。次に、セル
列領域の中心線(チャネル配線領域の境界)からのズレ
を認識し、そのセル列領域の信号端子を認識する(ステ
ップ102)。つまり、セル列領域101の中心線151からの
ズレ位置で信号端子131が認識され、セル列領域103の中
心線153からのズレ位置で信号端子133が認識される。
…の中心線151,152,…(縦の破線で示す)を認識し(第
2図中、ステップ100)、セル列領域の中心線から隣り
のセル列領域の中心線までの間をチャネル配線領域1
612,1623,1634,…と認識する(ステップ101)。即ち、
セル列領域上もチャネル配線領域1612,1623,…として認
識され、このチャネル配線領域1612,1623,…にセル列領
域101,102がはみ出していると認識される。次に、セル
列領域の中心線(チャネル配線領域の境界)からのズレ
を認識し、そのセル列領域の信号端子を認識する(ステ
ップ102)。つまり、セル列領域101の中心線151からの
ズレ位置で信号端子131が認識され、セル列領域103の中
心線153からのズレ位置で信号端子133が認識される。
このように本発明では、セル列領域の中心線から隣り
のセル列領域の中心線までの間をチャネル配線領域1
612,1623,…として認識するため、例えばセル列領域102
上の空き領域122はもともとチャネル配線領域1612及び1
623の一部として認識されているのでこの空き領域122も
チャネル配線領域として生かすことができ、この部分に
セル列方向と同方向の縦方向配線(幹線)142を行なう
ことができる(テテップ103)。従って、チャネル配線
法で空き領域に縦方向配線を行なうことができなかった
従来例に比して自動配線の自由度を向上し得る。
のセル列領域の中心線までの間をチャネル配線領域1
612,1623,…として認識するため、例えばセル列領域102
上の空き領域122はもともとチャネル配線領域1612及び1
623の一部として認識されているのでこの空き領域122も
チャネル配線領域として生かすことができ、この部分に
セル列方向と同方向の縦方向配線(幹線)142を行なう
ことができる(テテップ103)。従って、チャネル配線
法で空き領域に縦方向配線を行なうことができなかった
従来例に比して自動配線の自由度を向上し得る。
第3図は本発明方法の第2実施例を説明する図を示
す。同図中、201,202,…はセル列領域、2112,2123,…は
チャネル配線領域、222,223,224,226は夫々セル列領域2
02,203,204,206の信号端子、23,24は配線である。この
ものは、第1図に示すチャネル配線領域111,112,…にセ
ル列領域が配置されているような形になっている。この
場合、例えばトランジスタ敷き詰め構造等では、セル列
領域の幅及びチャネル配線領域の幅はある基本単位幅の
整数倍となっており、第3図に示すものではこれら両領
域の夫々の幅は略等しく設定されている。
す。同図中、201,202,…はセル列領域、2112,2123,…は
チャネル配線領域、222,223,224,226は夫々セル列領域2
02,203,204,206の信号端子、23,24は配線である。この
ものは、第1図に示すチャネル配線領域111,112,…にセ
ル列領域が配置されているような形になっている。この
場合、例えばトランジスタ敷き詰め構造等では、セル列
領域の幅及びチャネル配線領域の幅はある基本単位幅の
整数倍となっており、第3図に示すものではこれら両領
域の夫々の幅は略等しく設定されている。
ここで、前述の第1実施例と同様に、先ず、セル列領
域201,202,…の中心線251,252…を認識し、セル列領域
の中心線から隣りのセル列領域の中心線までの間をチャ
ネル配線領域2112,2123,…と認識する。第1実施例と同
様の考え方で、チャネル配線領域2123,…にも配線23を
作ることができ、この場合は、配線23はチャネル配線領
域2123において、セル列領域202,203が切断されている
部分において横方向配線を行なって(つまり、チャネル
配線領域2123におけるセル列領域202,203等の禁止部分
を避けるようにして)配線23a,23bのように幹線分割す
る構成をとる。
域201,202,…の中心線251,252…を認識し、セル列領域
の中心線から隣りのセル列領域の中心線までの間をチャ
ネル配線領域2112,2123,…と認識する。第1実施例と同
様の考え方で、チャネル配線領域2123,…にも配線23を
作ることができ、この場合は、配線23はチャネル配線領
域2123において、セル列領域202,203が切断されている
部分において横方向配線を行なって(つまり、チャネル
配線領域2123におけるセル列領域202,203等の禁止部分
を避けるようにして)配線23a,23bのように幹線分割す
る構成をとる。
このように、横方向に隣りあうセル列領域の中心線間
をチャネル配線領域2112,2123,…と認識し、縦方向に切
断されているセル列領域の切断部分において横方向配線
を行なって幹線分割する方法をとれば、チャネル配線領
域にもセル列領域を配置することができ、チャネル配線
法でチャネル配線領域にはセル列領域を配置できなかっ
た従来例に比して自動配線の自由度を向上し得る。
をチャネル配線領域2112,2123,…と認識し、縦方向に切
断されているセル列領域の切断部分において横方向配線
を行なって幹線分割する方法をとれば、チャネル配線領
域にもセル列領域を配置することができ、チャネル配線
法でチャネル配線領域にはセル列領域を配置できなかっ
た従来例に比して自動配線の自由度を向上し得る。
又、本発明では、セル列領域の信号端子はセル列領域
の中心線からのずれ位置を認識することによって得てい
るので、第3図に示す如く、信号端子224,226が夫々セ
ル列領域204,206の中に入っていても特別な処理をしな
いでも容易に認識できる。
の中心線からのずれ位置を認識することによって得てい
るので、第3図に示す如く、信号端子224,226が夫々セ
ル列領域204,206の中に入っていても特別な処理をしな
いでも容易に認識できる。
第4図は本発明方法の第3実施例を説明する図を示
す。このものは、実際にトランジスタ敷き詰め型のゲー
トアレイに適用したものであり、同図中、301,302,303,
…はセル列領域、3112,3123,…はチャネル配線領域、32
1a,321b,322,323は,…は信号端子、33,34,…は配線で
ある。第1図及び第3図において説明したのと同様に、
セル列領域301,302,…の中心線351,352,…を認識してこ
の間をチャネル配線領域3112,3123,…と認識し、ここに
配線33,34を行なう。この場合、配線33は33a及び33bの
幹線分割となる。
す。このものは、実際にトランジスタ敷き詰め型のゲー
トアレイに適用したものであり、同図中、301,302,303,
…はセル列領域、3112,3123,…はチャネル配線領域、32
1a,321b,322,323は,…は信号端子、33,34,…は配線で
ある。第1図及び第3図において説明したのと同様に、
セル列領域301,302,…の中心線351,352,…を認識してこ
の間をチャネル配線領域3112,3123,…と認識し、ここに
配線33,34を行なう。この場合、配線33は33a及び33bの
幹線分割となる。
第5図は本発明方法の第4実施例を説明する図を示
す。このものは、実際にスタンダードセル等のビルディ
ングブロック方式LSIに適用したものであり、同図中、4
01,402,403,…はセル列領域、4112,4123,…はチャネル
配線領域、421a,421b,…は信号端子、43,44,…は配線で
ある。従来の方法では、セル列領域402上の空き領域45
に縦方向配線46,47を行なうことはできないので、セル
列領域401と402との間を十分にとらなければならなかっ
たのに対し、本発明では空き領域45にセル列方向と同方
向の縦方向配線46,47を行なうことができるので、セル
列領域401と402との間を十分にとる必要はなく、LSIの
面積縮小を行なうことができる。
す。このものは、実際にスタンダードセル等のビルディ
ングブロック方式LSIに適用したものであり、同図中、4
01,402,403,…はセル列領域、4112,4123,…はチャネル
配線領域、421a,421b,…は信号端子、43,44,…は配線で
ある。従来の方法では、セル列領域402上の空き領域45
に縦方向配線46,47を行なうことはできないので、セル
列領域401と402との間を十分にとらなければならなかっ
たのに対し、本発明では空き領域45にセル列方向と同方
向の縦方向配線46,47を行なうことができるので、セル
列領域401と402との間を十分にとる必要はなく、LSIの
面積縮小を行なうことができる。
以上説明した如く、本発明にセル列領域の中心線から
隣りのセル列領域の中心までをチャネル配線領域として
認識するようにしているので、 セル列領域上の空き領域もチャネル配線領域として生
かされ、ここに縦方向配線(幹線)を行なうことがで
き、自動配線の自由度を向上でき、又、縦方向にセル列
領域が切断される部分で幹線分割を行なうことで、チャ
ネル配線領域にもセルを配置でき、この点からも自動配
線の自由度を向上でき、トランジスタ敷き詰め構造にも
適用できる。
隣りのセル列領域の中心までをチャネル配線領域として
認識するようにしているので、 セル列領域上の空き領域もチャネル配線領域として生
かされ、ここに縦方向配線(幹線)を行なうことがで
き、自動配線の自由度を向上でき、又、縦方向にセル列
領域が切断される部分で幹線分割を行なうことで、チャ
ネル配線領域にもセルを配置でき、この点からも自動配
線の自由度を向上でき、トランジスタ敷き詰め構造にも
適用できる。
第1図は本発明の第1実施例を説明する図、 第2図は本発明の動作説明用フローチャート、 第3図乃至第5図は本発明の第2乃至第4実施例を説明
する図、 第6図はマスタスライス構造のLSIの概略図である。 図において、 101,102,…,201,202,203,…,301,302,…,401,402,…は
セル列領域、 111,112,…,1612,1623,…,2112,2123,…,3112,3123,…,
4112,4123,…はチャネル配線領域、 122,123,45は空き領域、 131,132,…,222,223,224,226,321a,321b,322,323,…,42
1a,421b,…はセル列領域の信号端子、 14,23,33,43,44,46,47は配線、 142,23a,23b,33a,33bは縦方向配線、 151,152,…,251,252,…,351,352,…は中心線 を示す。
する図、 第6図はマスタスライス構造のLSIの概略図である。 図において、 101,102,…,201,202,203,…,301,302,…,401,402,…は
セル列領域、 111,112,…,1612,1623,…,2112,2123,…,3112,3123,…,
4112,4123,…はチャネル配線領域、 122,123,45は空き領域、 131,132,…,222,223,224,226,321a,321b,322,323,…,42
1a,421b,…はセル列領域の信号端子、 14,23,33,43,44,46,47は配線、 142,23a,23b,33a,33bは縦方向配線、 151,152,…,251,252,…,351,352,…は中心線 を示す。
Claims (1)
- 【請求項1】複数のセル列領域(101,102,…)間におい
て横方向配線(支線)及び縦方向配線(幹線)を各々異
なる層に自動配線していくチャネル配線方法において、 上記各セル列領域(101,102,…)の中心線(151,152,
…)を認識して各々の中心線(151,152,…)間をチャネ
ル配線領域(1612,1623,…)と認識し、 セル列領域(102)上の空き領域(122)を該認識された
チャネル配線領域の一部としてここにセル列方向と同方
向の縦方向配線(142)を行なうことを特徴とするチャ
ネル配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63060021A JP2529342B2 (ja) | 1988-03-14 | 1988-03-14 | チャネル配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63060021A JP2529342B2 (ja) | 1988-03-14 | 1988-03-14 | チャネル配線方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01232743A JPH01232743A (ja) | 1989-09-18 |
JP2529342B2 true JP2529342B2 (ja) | 1996-08-28 |
Family
ID=13129992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63060021A Expired - Lifetime JP2529342B2 (ja) | 1988-03-14 | 1988-03-14 | チャネル配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2529342B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330434A (ja) * | 1994-12-09 | 1996-12-13 | Mitsubishi Electric Corp | 半導体集積回路装置およびその配置配線方法並びにレイアウト方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58197747A (ja) * | 1982-05-14 | 1983-11-17 | Hitachi Ltd | マスタスライスlsi |
-
1988
- 1988-03-14 JP JP63060021A patent/JP2529342B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01232743A (ja) | 1989-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900003832B1 (ko) | 반도체 집적회로장치의 배선방법 | |
US7023094B2 (en) | Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor | |
KR20020001582A (ko) | 반도체 집적 회로와 반도체 집적 회로 배선 레이아웃 방법 | |
US5341310A (en) | Wiring layout design method and system for integrated circuits | |
JPH0329342A (ja) | 半導体装置 | |
JPH04216668A (ja) | 半導体集積回路 | |
JP2529342B2 (ja) | チャネル配線方法 | |
US5448088A (en) | Semiconductor integrated circuit having lengthened connection pins for connection to external wirings | |
JPH08213466A (ja) | 半導体集積回路 | |
JPH05181936A (ja) | 配線方法 | |
JP2839722B2 (ja) | 集積回路装置 | |
USH512H (en) | Automated universal array | |
CA1238986A (en) | Integrated circuit chip manufacture | |
JP2910734B2 (ja) | レイアウト方法 | |
JPS623584B2 (ja) | ||
JPH08316419A (ja) | 半導体集積回路及び半導体集積回路の自動配線方法 | |
JPH0145227B2 (ja) | ||
JPH0737987A (ja) | 半導体集積回路配線方法 | |
JPS6399545A (ja) | ビルディング・ブロック方式の集積回路 | |
JPH0529459A (ja) | 端子位置決定方法 | |
JPH07147324A (ja) | Cad装置による自動配置配線処理方法 | |
JPH03124045A (ja) | 半導体集積回路の配線方法 | |
JPH0822489A (ja) | 集積回路のレイアウトパターン生成装置 | |
JPS63260150A (ja) | 集積回路の配置設計方法 | |
JPH07321210A (ja) | 半導体集積回路装置及びその製造方法 |