JPH0822489A - 集積回路のレイアウトパターン生成装置 - Google Patents

集積回路のレイアウトパターン生成装置

Info

Publication number
JPH0822489A
JPH0822489A JP6156103A JP15610394A JPH0822489A JP H0822489 A JPH0822489 A JP H0822489A JP 6156103 A JP6156103 A JP 6156103A JP 15610394 A JP15610394 A JP 15610394A JP H0822489 A JPH0822489 A JP H0822489A
Authority
JP
Japan
Prior art keywords
wiring
layout pattern
layout
horizontal
specification data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6156103A
Other languages
English (en)
Inventor
Toshiyuki Sadakane
利行 定兼
Ryosuke Okuda
亮輔 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6156103A priority Critical patent/JPH0822489A/ja
Publication of JPH0822489A publication Critical patent/JPH0822489A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 既存のレイアウトパターンの配線経路を変え
ることにより、障害となる配線を少なくした新規のレイ
アウトパターンを生成することができる集積回路のレイ
アウトパターン生成装置を得ることを目的とする。 【構成】 素子間隔・形状の変更手段12の出力結果に
対し、レイアウト仕様データ設定手段21で設定された
水平配線トラックの本数に応じてP型またはN型トラン
ジスタの形状を大きくした後、配線トラック挿入手段2
2により水平配線トラックを挿入するとともに、配線経
路変更手段23により予め指定された配線を少なくする
ように配線経路の変更を行うものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、集積回路のレイアウ
トパターン設計、特にゲートアレイのマクロセルのレイ
アウトパターン設計を、電子計算機処理により自動で行
なう集積回路のレイアウトパターン生成装置に関するも
のである。
【0002】
【従来の技術】ゲートアレイのマクロセルレイアウトと
は、マクロセル回路上のトランジスタをベースアレイ
(P型/N型トランジスタをそれぞれ横1列に配置した
もの)に割り付け、いくつかの配線層による配線パター
ンとビア(異なる配線層の配線間または配線とトランジ
スタ間を接続する素子)を上記配線トラック上に配置す
ることによりトランジスタの端子間を配線して所望のレ
イアウトパターンを作成するものである。
【0003】以下、レイアウトパターンの詳しい構成に
ついて説明する。図6はベースアレイ上に配置されたレ
イアウトパターンを示す構成図であり、図7は図6のレ
イアウトパターンを同一回路接続のまま縮小した時のレ
イアウトパターンを示す回路図である。図において、1
はベースアレイ上に横1列に配置したP型トランジス
タ、2はベースアレイ上に横1列に配置したN型トラン
ジスタ、3は水平配線トラック、4は垂直配線トラッ
ク、5は第1層配線、6は第2層配線、7は第1層配線
とP型トランジスタ1及びN型トランジスタ2を接続す
るビア、8は第1層配線と第2層配線を接続するビアで
ある。
【0004】ここでP型トランジスタ1及びN型トラン
ジスタ2のサイズは、P型及びN型トランジスタに接続
されている水平配線トラック3の本数により決められる
ものである。したがって図6及び図7のP型及びN型ト
ランジスタはサイズ4のトランジスタを示している。な
お、水平配線トラック3および垂直配線トラック4の間
隔、P型トランジスタ1及びN型トランジスタ2の形
状、P型トランジスタ1及びN型トランジスタ2のサイ
ズ、第1層配線5および第2層配線6の幅、ビア7及び
8の形状のデータはレイアウトパターンの仕様データと
いう。
【0005】ところで、従来から上記のようなレイアウ
トパターン(例えば、図7のレイアウトパターン)を作
成する場合に、作成したいレイアウトパターンと同一の
回路接続をもつレイアウトパターン(例えば、図6のレ
イアウトパターン)が既存の場合に、既存レイアウトパ
ターン中のトランジスタの配置や配線経路の情報を利用
して作成したいレイアウトパターンを自動生成するレイ
アウトパターン生成装置があった。
【0006】図8は従来の集積回路のレイアウトパター
ン生成装置を概略して示す構成図である。図において、
10はレイアウトパターンを保存するレイアウトパター
ン保存手段であり、11は新規のレイアウトパターンの
仕様データを設定する仕様データ設定手段、12は素子
間隔・形状の変更手段であり、レイアウトパターン保存
手段10から読み出した既存のレイアウトパターン10
aを仕様データ設定手段11で設定された仕様データに
応じて変更する。10bは素子間隔・形状の変更手段1
2で変更された新規のレイアウトパターンであり、既存
のレイアウトパターン10aと同一の回路接続を形成す
る。
【0007】次に図6を既存のレイアウトパターン、図
7を新規レイアウトパターンとして従来の集積回路のレ
イアウトパターン生成装置の動作を説明する。まず、素
子間隔・形状変更手段12はレイアウトパターン保存手
段10から既存のレイアウトパターン10aと仕様デー
タ設定手段11で設定された仕様データとを読み出し、
水平配線トラック3および垂直配線トラック4の間隔を
設定された仕様データに応じて配置する。次に、水平配
線トラック3及び垂直配線トラック4、P型トランジス
タ1及びN型トランジスタ2、第1層配線5及び第2層
配線6、及びビア7、8を移動するとともに、第1層配
線5及び第2層配線6の配線幅、P型トランジスタ1及
びN型トランジスタ2の形状、ビア7,8形状を仕様デ
ータ設定手段11で与えられたレイアウト仕様に応じて
変更し、新規レイアウトパターン10bとして出力す
る。図7において1a,2aは形状を変更したトランジ
スタ、5aは幅を変更した第1層配線、6aは幅を変更
した第2層配線、7a,8aは形状を変更したビアであ
る。
【0008】ところで、ゲートアレイのマクロセルレイ
アウトでは、マクロセル間配線に用いる配線層は第2層
配線であり、マクロセル内に用いている第2層配線6と
は同一であるため、マクロセル内配線に用いている第2
層配線6がマクロセル間配線の障害となり、マクロセル
間配線を困難にしていた。したがって、マクロセル内配
線に用いている第2層配線6を少なくすることが要求さ
れる。一般に、作成したいレイアウトパターンのトラン
ジスタのサイズが既存のレイアウトパターンのそれより
大きい場合(即ち水平配線トラック3の本数が多い場
合)、増えた水平配線トラック3上を使った配線経路を
用いることにより、マクロセル内における第2層配線6
の本数をより少くできる場合がある。
【0009】しかし、従来の集積回路のレイアウトパタ
ーン生成装置では、トランジスタのサイズが同一でなく
ては適用できず、既存のレイアウトパターンの水平配線
トラック3を増やし配線経路を変えることはできなかっ
たので、第2層配線6を少なくすることはできなかっ
た。また、既存のレイアウトパターンの第1層配線5及
び第2層配線6の相対的な位置関係(配線経路)も変え
られないため、第2層配線6を少なくすることはできな
かった。
【0010】
【発明が解決しようとする課題】従来の集積回路のレイ
アウトパターン生成装置は以上のように構成されている
ので、既存のレイアウトパターンの水平配線トラック3
を増やしたり、既存のレイアウトパターンの第1層配線
5及び第2層配線6の相対的な位置関係(配線経路)を
変更したりして、第2層配線6を少なくすることはでき
ないなどの問題点があった。
【0011】この発明は上記のような問題点を解消する
ためになされたもので、既存のレイアウトパターンの水
平配線トラックを増やし、配線経路を変えることによ
り、障害となる配線を少なくした新規のレイアウトパタ
ーンを生成することができる集積回路のレイアウトパタ
ーン生成装置を得ることを目的とする。
【0012】
【課題を解決するための手段】この発明に係る集積回路
のレイアウトパターン生成装置は、素子間隔・形状の変
更手段の出力結果に対し、レイアウト仕様データ設定手
段で設定された水平配線トラックの本数に応じてトラン
ジスタの形状を大きくした後、水平配線トラックを挿入
するとともに、配線トラック挿入手段の出力結果に対
し、予め指定された配線を少なくするように配線経路の
変更を行うものである。
【0013】
【作用】この発明における集積回路のレイアウトパター
ン生成装置は、素子間隔・形状の変更手段の出力結果に
対し、レイアウト仕様データ設定手段で設定された水平
配線トラックの本数に応じてトランジスタの形状を大き
くした後、水平配線トラックを挿入する配線トラック挿
入手段と、配線トラック挿入手段の出力結果に対し、予
め指定された配線を少なくするように配線経路の変更を
行う配線経路変更手段とを設けたことにより、予め指定
された配線を少なくするように配線経路の変更を行うよ
うになる。
【0014】
【実施例】
実施例1.以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例による集積回路のレイ
アウトパターン生成装置を示す構成図であり、従来のも
のと同一符号は同一または相当部分を示すので説明を省
略する。図において、21はレイアウトパターン生成装
置、22は配線トラック挿入手段、23は配線経路変更
手段、23aはレイアウトパターン生成装置21によっ
て自動生成された新規のレイアウトパターンである。2
4は新規のレイアウトパターン23aで少なくしたい配
線を示す配線情報である。
【0015】次に動作について説明する。図2はこの発
明の一実施例による集積回路のレイアウトパターン生成
装置の動作順序を示すフローチャートである。なお、素
子間隔・形状変更手段12の動作の説明は従来の技術に
おいて説明しているので、ここでは簡略して説明する。
まず、素子間隔・形状変更手段12によって、図6に示
すレイアウトパターンの水平配線トラック3及び垂直配
線トラック4、P型トランジスタ1及びN型トランジス
タ2、第1層配線5及び第2層配線6、及びビア7,8
を移動するとともに、第1層配線5及び第2層配線6の
配線幅、P型トランジスタ1及びN型トランジスタ2の
形状、ビア7,8形状を仕様データ設定手段11で与え
られたレイアウト仕様に合うように変更し、出力する
(ステップST1)。この出力結果のレイアウトパター
ンは図7であり、図において1a,2aは形状を変更し
たトランジスタ、5aは幅を変更した第1層配線、6a
は幅を変更した第2層配線、7a,8aは形状を変更し
たビアである。
【0016】次に、配線トラック挿入手段22は素子間
隔・形状変更手段12の出力結果(図7)に対してP型
トランジスタ1aまたはN型トランジスタ2aのサイズ
が仕様データ設定手段11で与えられたレイアウト仕様
に合うように、必要本数の水平配線トラック3を挿入
し、出力する(ステップST2)。ここで、レイアウト
仕様でP型トランジスタ1列のサイズを5と指定してい
た場合、図3はその出力結果であり、P型トランジスタ
1列に1本の配線トラック3bが挿入されている。図3
はこの発明の一実施例による集積回路のレイアウトパタ
ーン生成装置で生成されたレイアウトパターンを示す回
路図である。
【0017】そして、配線経路変更手段23は配線トラ
ック挿入手段22の出力結果(図3)に対して配線情報
24で指定された配線をなるべく少なくするように配線
経路の変更を行い、出力する(ステップST3)。ここ
で、配線情報24が第2層配線を指定していた場合、図
4はその出力結果であり、図3中の第2層配線6bが減
った配線であり、5c,5d,5eが経路変更された第
1層配線である。
【0018】次に、配線経路変更手段23の具体的な動
作順序を図5のフローチャート及び図3、4を用いて説
明をする。図4はこの発明の一実施例による集積回路の
レイアウトパターン生成装置で生成されたレイアウトパ
ターンを示す回路図である。まず、図3のレイアウトパ
ターンで未処理の第2層配線6bが存在するか否かを判
断する(ステップST10)。ここで、YESの場合は
未処理の第2層配線6bが存在するのでステップST1
1へ進み、NOの場合は未処理の第2層配線6bが存在
しないので、このフローチャートを終了する。次に、ス
テップST11では未処理の第2層配線6bが複数存在
した場合、未処理の第2層配線6bのうち1つを選んで
引き剥し(ステップST11)、次に、これまでに引き
剥がされて未だ再配線されていない配線の内の1つを選
択する(ステップST12)。なお、この選択された配
線を配線Rという。
【0019】次に配線Rは、もともと第2層を使用した
配線であるので、第2層を使用しない経路を探索し(ス
テップST13)、配線Rの再配線経路が存在するか否
かを判断する(ステップST14)。ここで、配線Rの
再配線経路が存在するか否かの判断は、再配線を行う経
路中に障害となる他の配線が存在するか否かにある。こ
こで、YESの場合は配線Rの再配線経路が存在するの
で、配線Rが見つかった経路で再配線を行う(ステップ
ST15)。また、NOの場合は配線Rの再配線経路が
存在しないので、配線Rの障害となっている他の配線を
引き剥がして、配線Rの再配線を行う(ステップST1
6)。
【0020】その後、引き剥がされている配線が無くな
ったか否かを判断し(ステップST17)、YESの場
合は引き剥がされている配線が存在しないのでステップ
ST10へ戻り、処理を繰り返す。また、NOの場合は
引き剥がされている配線が存在するので、ステップST
18へ進む。次に、ステップST18では処理回数が1
00回に達したか否かを判断し、NOの場合はステップ
ST12に戻り、再度引き剥がされている配線の内の1
つを選択し処理を行う。YESの場合はステップST1
0へ戻り、処理を行う。
【0021】以上の説明で明らかなように、この実施例
によれば、既存のレイアウトパターンの水平配線トラッ
ク3を増やし配線経路を変えることができるので、マク
ロセル内配線に用いている第2層配線6による障害がな
くなり、マクロセル間配線を容易にすることができる。
【0022】
【発明の効果】以上のように、この発明によれば、レイ
アウト仕様データ設定手段で設定された水平配線トラッ
クの本数に応じてトランジスタの形状を大きくした後、
水平配線トラックを挿入し、予め指定された配線を少な
くするように配線経路の変更を行うように構成したの
で、障害となる配線を少なくした新規のレイアウトパタ
ーンを生成することができるなどの効果がある。
【図面の簡単な説明】
【図1】 この発明の一実施例による集積回路のレイア
ウトパターン生成装置を示す構成図である。
【図2】 この発明の一実施例による集積回路のレイア
ウトパターン生成装置の動作順序を示すフローチャート
である。
【図3】 この発明の一実施例による集積回路のレイア
ウトパターン生成装置で生成されたレイアウトパターン
を示す回路図である。
【図4】 この発明の一実施例による集積回路のレイア
ウトパターン生成装置で生成されたレイアウトパターン
を示す回路図である。
【図5】 この発明の一実施例による配線経路変更手段
の具体的な動作順序を示すフローチャートである。
【図6】 従来の集積回路のレイアウトパターン生成装
置で生成されたレイアウトパターンを示す回路図であ
る。
【図7】 従来の集積回路のレイアウトパターン生成装
置で生成されたレイアウトパターンを示す回路図であ
る。
【図8】 従来の集積回路のレイアウトパターン生成装
置を示す構成図である。
【符号の説明】
1 P型トランジスタ、2 N型トランジスタ、3 水
平配線トラック、4垂直配線トラック、5 第1層配
線、6 第2層配線、7,8 ビア、10 レイアウト
パターン保存手段、11 仕様データ設定手段、12
素子間隔・形状の変更手段、22 配線トラック挿入手
段、23 配線経路変更手段。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板上に設けられた複数本数の水平配線
    トラックおよび垂直配線トラック上にトランジスタを横
    一列に配置し、複数種類の配線を接続するレイアウトパ
    ターンを保存するレイアウトパターン保存手段と、上記
    レイアウトパターンを変更するためのレイアウト仕様デ
    ータを設定するレイアウト仕様データ設定手段と、上記
    レイアウト仕様データ設定手段で設定されたレイアウト
    仕様データに応じて、上記水平配線トラック及び垂直配
    線トラック、上記トランジスタ、並びに上記複数種類の
    配線を移動させた後、上記複数種類の配線の幅、及び上
    記トランジスタの形状を変更する素子間隔・形状の変更
    手段とを有する集積回路のレイアウトパターン生成装置
    において、上記素子間隔・形状の変更手段の出力結果に
    対し、上記レイアウト仕様データ設定手段で設定された
    上記水平配線トラックの本数に応じて上記トランジスタ
    の形状を大きくした後、上記水平配線トラックを挿入す
    る配線トラック挿入手段と、上記配線トラック挿入手段
    の出力結果に対し、予め指定された上記配線を少なくす
    るように配線経路の変更を行う配線経路変更手段とを備
    えたことを特徴とする集積回路のレイアウトパターン生
    成装置。
JP6156103A 1994-07-07 1994-07-07 集積回路のレイアウトパターン生成装置 Pending JPH0822489A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6156103A JPH0822489A (ja) 1994-07-07 1994-07-07 集積回路のレイアウトパターン生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6156103A JPH0822489A (ja) 1994-07-07 1994-07-07 集積回路のレイアウトパターン生成装置

Publications (1)

Publication Number Publication Date
JPH0822489A true JPH0822489A (ja) 1996-01-23

Family

ID=15620378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6156103A Pending JPH0822489A (ja) 1994-07-07 1994-07-07 集積回路のレイアウトパターン生成装置

Country Status (1)

Country Link
JP (1) JPH0822489A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067726A (ja) * 2008-03-13 2018-04-26 テラ イノヴェイションズ インコーポレイテッド 制限付きゲートレベルレイアウトアーキテクチャにおける交差結合トランジスタレイアウト

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067726A (ja) * 2008-03-13 2018-04-26 テラ イノヴェイションズ インコーポレイテッド 制限付きゲートレベルレイアウトアーキテクチャにおける交差結合トランジスタレイアウト

Similar Documents

Publication Publication Date Title
CN115954340A (zh) 具有接触跨接线的集成电路
JP2002334933A (ja) タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法
JPH05121548A (ja) クロツク供給回路及びクロツク供給回路を有する集積回路
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
US6477696B2 (en) Routing definition to optimize layout design of standard cells
EP0021661B1 (en) Semiconductor master-slice device
JPH0822489A (ja) 集積回路のレイアウトパターン生成装置
EP0408060A2 (en) Semiconductor integrated circuit device and logic correcting method of the same
US6897496B2 (en) Semiconductor device, a method of manufacturing the same and storage media
US6780745B2 (en) Semiconductor integrated circuit and method of manufacturing the same
US20030023946A1 (en) Standard cell library generation using merged power method
JP3647642B2 (ja) 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体
JPH0379059A (ja) 半導体集積回路装置およびその製造方法
JP2910734B2 (ja) レイアウト方法
JP3017181B1 (ja) 半導体集積回路の配線方法
JP3064925B2 (ja) レイアウト方法
US20210312116A1 (en) Integrated circuit including logic circuitry
JP2529342B2 (ja) チャネル配線方法
JPS62140430A (ja) 半導体集積回路の配線方法
JPH09116018A (ja) 自動配置配線方法
JPH09237840A (ja) Lsi装置及びその設計方法
JPH11145289A (ja) 半導体装置の自動配置配線方法
JP2000056446A (ja) 半導体集積回路及び半導体集積回路設計方法
JPH01241842A (ja) 半導体集積回路
JPH08236635A (ja) 半導体集積回路の配置配線方式