JP2002334933A - タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法 - Google Patents

Abstract

(57)【要約】 【課題】より安価でよりコンパクトな集積回路を設計す
るための手段を提供する。 【解決手段】集積回路は、タップ・セルと呼ばれる１組
の標準セル１０を有する。各タップ・セルは、井戸領域
１８を電源に、基板領域２０をアースにそれぞれ接続す
るための井戸タップ２８と基板タップ３２を有する。タ
ップ・セル１０は、集積回路に関連する１組の設計ルー
ルによって指定される最長許容可能距離を超えない間隔
２６で配置される。集積回路を設計するための方法は、
タップ・セルを固定する位置を決定するステップ（８
０）と、その位置を組み込む配置及び経路指定ツールを
使用して集積回路用のデザインレイアウトを生成するス
テップ（１００）を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、集積回路
に関するものであり、とりわけ、タップ・セルが等間隔
で配置された集積回路、及び、集積回路にタップ・セル
を等間隔で配置するための方法に関するものである。

【０００２】

【従来の技術】従来の集積回路製造技法を用いて製造さ
れる集積回路には、本質的に、不要なバイポーラ・トラ
ンジスタが形成される。これらの不要なバイポーラ・ト
ランジスタは、集積回路に、例えば、ラッチ・アップと
して知られる現象を含む、頑強性問題をもたらす可能性
がある。ラッチ・アップは、不要のバイポーラ・トラン
ジスタが所望のトランジスタと組み合わさって、正帰還
回路を形成し、この回路を流れる電流が集積回路の電流
容量を超える量まで増加すると発生する。過剰電流によ
って、集積回路は欠陥品になり、従って、使用できなく
なる。

【０００３】当該技術分野において周知のように、ラッ
チ・アップは、互いに適正な距離をあけて配置された集
積回路内の位置に、井戸タップ（well tap）及び基板タ
ップ（substrate tap）を配置することによって阻止さ
れる。各井戸タップは、集積回路の井戸領域を電源に結
合する導電性リードであり、各基板タップは、集積回路
の基板領域をアースに結合する導電性リードである。井
戸領域及び基板領域を、それぞれ、電源及びアースに結
合すると、基板抵抗が小さくなり、従って、正帰還が排
除される。

【０００４】具体的には、任意の２つの井戸タップと任
意の２つの基板タップ間の距離が、集積回路に関連した
１組の設計ルール（デザインルール）を利用して得られ
る最長許容距離（maximum allowable distance）を超え
ないように、タップを配置しなければならない。当業者
には明らかなことであるが、設計ルールでは、一般に、
基板領域または井戸領域の任意のポイントからの距離
が、それぞれ、最も近い基板タップまたは井戸タップか
らの最長距離より遠くならないようにしなければならな
いと指定される。従って、設計ルールにおいて指定され
る最長許容距離は、本発明の説明のために用いられる用
語である最長許容距離、すなわち、タップ・セル間の最
長許容距離と等しくなるようには定義されていない。そ
うではなく、タップ・セル間の最長許容距離は、設計ル
ールにおいて指定される最長距離の２倍に等しい。集積
回路の設計技術において周知のように、設計ルールで
は、例えば、集積回路に配置されたワイヤまたは導電経
路間の最短許容距離、及び、こうしたワイヤの最小許容
幅のような、集積回路の適正な構成に必要な他のさまざ
まな物理的パラメータを指定することも可能である。

【０００５】現在、集積回路に井戸タップ及び基板タッ
プを配置する方法は、集積回路によって実施されるべき
所望の機能または計算タスクを定義することから始まる
回路設計プロセスにおいて実施される。これらの機能
は、一旦定義されると、ハードウェア記述言語で記述さ
れ、さらに、手動で、または、コンピュータ化された合
成ツールを用いて、ネットリストに翻訳される。当事者
には明らかなように、ネットリストでは、ハードウェア
記述言語で記述された機能の実施に必要な、１組の論理
ゲート及び論理ゲート間の接続が定義される。例えば、
ネットリストには、集積回路を実現するのに必要な論理
ゲート、ワイヤ、及び、入力／出力ポートのリストを含
めることができる。ネットリストの生成が済むと、集積
回路設計者によって、ネットリスト及びフロアプラン
（floorplan）が、データ入力として、ネットリストに
関連したレイアウトを生成するコンピュータ化「配置及
び経路指定」ツールに供給される。フロアプランは、例
えば、電力網（または電源グリッド）の位置、入力及び
出力ポートの位置、及び、さまざまなワイヤあるいは導
電経路が配置されることになる位置を含む、集積回路設
計に関連したさまざまな物理的制約条件を指定する。
「配置及び経路指定」ツールは、ネットリスト及びフロ
アプランを使用して、集積回路の物理的設計を決定する
が、これから、集積回路が最終的に製作されることにな
る。各論理ゲートは、ネットリストにおいて論理セルで
表されており、従って、結果得られるレイアウトは、集
積回路に形成されると、対応する論理ゲートによって示
される論理を実施する１組の論理セルから構成される。
設計プロセスの実施に必要な時間を短縮するために、標
準セル設計を利用可能にするセル・ライブラリが作成さ
れている。もちろん、１つ以上の専用セルを必要とする
可能性のある用途が存在するが、その場合、設計者は、
レイアウトに合わせたカスタム・セルを生成するか、あ
るいは、所望の設計によって要求される方法でライブラ
リ・セルを変更することになる。それらの作業が完了す
ると、得られたレイアウトを用いて、所望の集積回路を
製造することができる。

【０００６】

【発明が解決しようとする課題】集積回路におけるタッ
プの配置に関する２つの周知の方法は、回路設計プロセ
スの異なる段階で行われる。第１のタップ配置方法で
は、タップの位置は、セルを選択するための標準セルラ
イブラリを利用して決定される。具体的には、ライブラ
リ・セルとも呼ばれる各標準セルは、少なくとも１つの
井戸タップと１つの基板タップを含むように設計され
る。従って、「配置及び経路指定」ツールによって、ネ
ットリストを利用して、レイアウトに用いる標準ライブ
ラリ・セルが抽出される場合、タップ位置は、特に指定
がなければ、得られるレイアウトにおいて決められる。
もっと以前の集積回路及びこれらの集積回路に関連した
セルは、今日の集積回路よりも物理的に大型であったの
で、ライブラリ・セル毎にそれぞれのタイプのタップの
少なくとも１つを配置するこの技法は、こうしたもっと
以前の世代の集積回路には有効であった。すなわち、タ
ップ間の最長許容距離に関連した設計ルールを満たすた
めには、各ライブラリ・セル毎に、少なくとも１つの井
戸タップ及び１つの基板タップを配置しなければならな
い。場合によっては、タップを取り付けるために、セル
の寸法を大きくしなければならず、このため、集積回路
のサイズが必要以上に大きくなってしまうことになる。

【０００７】第２のタップ配置方法の場合、レイアウト
は、タップを含むように設計されていないセルを利用し
て作成され、タップの適切な配置は、技術者によって決
定される。この第２の方法によれば、レイアウトの密度
に関して、最適な結果が得られたが、設計時間に関する
コストが極めて高い。技術者は、この方法を利用して、
１組のタップの適切な配置を決定し、次に、設計ルール
・チェッカを利用して、タップが、実際に適切に配置さ
れたか否か、すなわち、設計ルールに適合するか否かを
判定する。当該技術分野において周知のように、設計ル
ール・チェッカは、得られたレイアウトが、集積回路に
関連した設計ルールに適合するか否かを判定するコンピ
ュータ支援設計ツールである。これらのステップは、得
られた測定値によって、タップ位置が適切に配置された
ことが明らかになるまで、繰り返し反復される。あいに
く、プロセスの繰り返し及び手動という性質のため、時
間がかかり、従って、このタスクのコストは高い。

【０００８】しかし、集積回路の設計及び製造における
絶え間のない開発によって、セルの寸法は縮小し続けて
いる。結果として、井戸タップ及び基板タップは、もは
や、各セル毎に必要とされることはなく、ライブラリ・
セルにおけるタップの配置に費やされる設計時間は無駄
な時間となっている。さらに、不要なタップの配置は、
他のセル回路要素に利用可能になるかもしれないセルの
領域を不必要に消費し、さらに、セルの配線に利用可能
な領域を消費することになる。

【０００９】

【課題を解決するための手段】本発明は、井戸タップ及
び基板タップを有し、かつ、最長許容距離を超えない等
間隔で配置された標準セルを備える集積回路に関連す
る。各々のタップ・セルは、井戸タップと基板タップを
有し、ラッチ・アップを生じる可能性のある正帰還回路
の形成を阻止するためにほぼ等間隔で配置される。ほぼ
等間隔で配置されたタップ・セルを有する集積回路を設
計するための方法には、タップ・セルが配置されること
になる１組の位置を決定するステップと、次に、その位
置を組み込んだ集積回路のレイアウトを生成するステッ
プが含まれる。

【００１０】

【発明の実施の形態】図１のＡには、本発明に従って配
置された１組のタップ・セル１０を有する集積回路の全
体が１２で示されている。集積回路１２には、論理セル
１１及び配線（不図示）を配置することができ、かつ、
高さが等しい１組の行１６に区分化された配置可能領域
１４が含まれている。各行１６の高さは、標準ライブラ
リ・セルの高さとも等しく、従って、各行１６は、複数
の標準ライブラリ・セル１１を支持するような寸法に作
られている。各標準ライブラリ・セル１１の幅は可変で
あり、その結果、任意の所与の行１６に配置される標準
ライブラリ・セルの数は、配置されるセルの幅によって
変動することになる。

【００１１】当業者には明らかなように、集積回路１２
は、シリコン、絶縁材料、及び、金属のような半導体材
料からなる層を形成することによって構成される。例示
のため、集積回路１２のそれぞれの層に関する細部を、
図１のＢの区分図に示す。具体的には、図１のＢのセク
ション１３には、集積回路の全ての層を通って延びる配
置可能領域１４が示されている。さらに、集積回路１２
の行１６は、集積回路の全ての層に関連しており、図１
のＢのセクション１５に示されている。セクション１７
には、１組の井戸領域１８及び基板領域２０を有する集
積回路１２の層が示されている。すなわち、集積回路１
２の各行１６には、井戸領域１８と基板領域２０が含ま
れている。井戸領域１８及び基板領域２０は、個々のシ
リコン層に不純物を添加することによって実施されるド
ーピングと呼ばれるプロセスによって形成される。不純
物を添加すると、シリコンの電気的性質が変化し、添加
される材料のタイプに従って、シリコンの導電性が強く
なるか、あるいは、弱くなる。すなわち、基板領域２０
は、配置可能領域１４全体にまたがり、例えば、Ｐ型ド
ーパントによってドープすることが可能なシリコン層を
用いて形成され、井戸領域１８は、基板領域２０を形成
する層の選択領域上にＮ型ドーパントの層を加えること
によって形成される。従って、井戸領域１８は、Ｎ型ド
ーパントがドープされた選択領域として形成され、基板
領域２０は、特に指定がなければ（すなわち、何ら操作
されなければ）、井戸領域１８に占有されていない配置
可能領域１４の部分となる。井戸領域１８及び基板領域
２０は、最初の行と最後の行を除く各行１６が、隣接行
１６と井戸領域１８を共用し、また、隣接行１６と基板
領域２０を共用するように配置されている。セクション
１９には、１組の電力レール２２及び１組の接地レール
２４が配置された集積回路１２の層が示されている。電
力レール２２及び接地レール２４は、配置可能領域１４
の幅にわたって延びており、最上部行１６に配置された
電力レール２２を除く各電力レール２２が、２つの隣接
行１６にまたがり、最下部行１６に配置された接地レー
ル２４を除く各接地レール２４が、２つの隣接行１６に
またがっている。接地レール２４は、アース（接地）電
位に接続され、電力レール２２は、電源に結合されてい
る。セクション２１には、行１６、井戸領域１８及び基
板領域２０、及び、電力レール２２及び接地レール２４
に対するタップ・セル１０の位置が示されている。もち
ろん、集積回路は、多様なやり方で構成することが可能
であり、図１のＡ及びＢの集積回路１２の構成は、ただ
単に、典型的な集積回路設計を表すことを意図したもの
でしかない。例えば、集積回路１２の同じ層内に配置さ
れたものとして図示されている、電力レール２２及び接
地レール２４は、集積回路１２の任意の層に配置するこ
とが可能であり、レール２２及び２４の両方を集積回路
１２の同じ層内に配置する必要はない。同様に、集積回
路１２の他の層に関連した特徴は、いくつか可能性のあ
るうちの任意のやり方で再構成することが可能である。

【００１２】図１及び２に示すように、タップ・セル１
０は、集積回路１２の交互行１６に等間隔２６で配置す
ることが望ましい（但し、必ずしもそうである必要はな
い）。井戸タップ２８は、各タップ・セル１０の第１の
端部３０近くに配置され、基板タップ３２は、各タップ
・セル１０の第２の端部３４近くに配置される。各井戸
タップ２８及び基板タップ３２は、井戸領域１８及び基
板領域２０を、それぞれ、電力レール２２及び接地レー
ル２４に結合するリードの働きをする。すなわち、各井
戸タップ２８は、井戸領域１８が配置される回路１２の
層から電力レール２２が配置される層まで延びている。
さらに、各井戸タップ２８は、井戸タップ２８を導電性
にするドーパントがドープされるので、井戸領域１８
は、これによって、電力レール２２と電気的に結合す
る。ドーピング・プロセスの性質により、ドーピング・
パターンは、井戸タップ２８の外側領域３６ではより拡
散し、井戸タップ２８の内側領域３８ではより集中する
ことになり、従って、導電性がより高くなる。同様に、
各基板タップ３２は、基板領域２０が配置されている回
路１２の層から、接地レール２４が配置されている層ま
で延びている。さらに、各基板タップ３２は、基板タッ
プ３２を導電性にするドーパントがドープされるので、
基板領域２０は、これによって、接地レール２４と電気
的に結合する。やはり、ドーピング・プロセスによっ
て、基板タップ３２のドーピング・パターンは、基板タ
ップ３２の外側領域４０ではより拡散し、基板タップ３
２の内側領域４２ではより集中することになり、従っ
て、導電性がより高くなる。

【００１３】間隔２６、すなわち、タップ・セル１０間
の距離は、集積回路１２に関連した設計ルール（不図
示）を用いて得られる最長許容距離を超えない。すなわ
ち、上述のように、設計ルールでは、基板領域または井
戸領域の任意のポイントから、それぞれ、最も近い基板
タップまたは井戸タップまでの最長距離が指定される。
さらに、設計ルールにおいて指定された距離を２倍する
と、タップ・セル間の最長許容距離が得られる。従っ
て、タップの配置に関連した設計ルールを満たし、それ
によって、ラッチ・アップを阻止するために、全ての基
板領域２０に、最長許容距離を超えない間隔２６ずつ離
隔された１組の基板タップ３２が配置され、全ての井戸
領域１８に、最長許容距離を超えない間隔２６ずつ離隔
された１組の井戸タップ２８が配置される。

【００１４】多くの場合、基板タップ３２間の最長許容
距離は、井戸タップ２８間の最長許容距離に等しいが、
これらの距離が等しくない場合もあり得る。距離が等し
くない場合、間隔２６の長さが、２つの最長許容距離の
短いほうを超えないように設計しなければならない。さ
らに、各井戸領域１８及び基板領域２０は、２つの隣接
行１６に配置されるので、設計ルールを満たすには、井
戸タップ２８及び基板タップ３２が配置されるタップ・
セル１０を１行１６おきに配置しさえすればよい。もち
ろん、タップ・セル１０の寸法は、タップ・セル１０を
分離する間隔２６の長さに影響を及ぼすことになる。例
えば、タップ・セル１０の幅４４が、それに配置される
井戸タップ２８または基板タップ３２の幅４６を超える
と、間隔２６の長さは、タップ２８、３２のエッジとタ
ップ・セル１０のエッジの間の距離４８を考慮して、短
くしなければならない。すなわち、間隔２６の長さにタ
ップ２８、３２のエッジとタップ・セル１０のエッジの
間の距離４８の長さを加えた値が、最長許容距離を超え
てはならない。当業者には明らかなように、間隔２６が
最長許容距離を超えない場合、タップ・セル１０を配置
する正確な位置は、変動する可能性がある。さらに、間
隔２６は、等間隔にすることが望ましいが、もちろん、
任意の２つのタップ・セル１０間の最長距離が、集積回
路に関連した最長許容距離を超えない場合には、間隔２
６間の距離が変動する可能性がある。さらに、図１は、
ただ単に、タップ・セル１０が、互いに、及び、井戸領
域１８及び基板領域２０に対して、及び、電力レール２
２及び接地レール２４に対して配置される位置を表示す
るのに十分な詳細を示すことを意図したものにすぎな
い。このため、図１には、集積回路１２の所望の論理を
実施するために使用され、かつ、一般に、タップ・セル
１０に占有されない行１６の部分に配置されるであろう
複数の論理セル１１のうちの２つだけしか示していな
い。

【００１５】図３のフローチャートは、１組のタップ・
セル１０を配置する位置を決定する１組のステップを組
み込んだ集積回路の設計方法を示す。この方法は、集積
回路１２の所望の機能性を定義するステップ５０から開
始される。例えば、集積回路１２がマイクロプロセッサ
として使用されることになる場合、マイクロプロセッサ
の所望の機能性が定義される。あるいは、集積回路１２
が特定用途向け集積回路（ＡＳＩＣ）として使用される
ことになる場合には、ＡＳＩＣの所望の機能性が定義さ
れる。次に、ステップ６０において、集積回路１２の所
望の機能性が、例えば、ＶｅｒｉｌｏｇまたはＶＨＤＬ
のようなハードウェア記述言語を用いて記述される。

【００１６】引き続き、ステップ７０において、ハード
ウェア記述言語は、例えば、ＳｙｎｏｐｓｙｓによるＤ
ｅｓｉｇｎ Ｃｏｍｐｉｌｅｒ（登録商標）またはＣａ
ｄｅｎｃｅによるＢｕｉｌｄ Ｇａｔｅｓ（登録商標）
といった、いくつかある合成ツールの任意のものを用い
て、ネットリストに変換される。上述のように、ネット
リストは、ハードウェア記述言語で記述された集積回路
の機能性を実施するのに必要な、論理ゲート、ゲート間
の接続、配線、及び、入力／出力ポートをリストしたも
のである。すなわち、集積回路の実施に必要な論理ゲー
トのそれぞれが、ネットリストにおいて、論理ゲートの
実施に必要な回路要素を定義する論理セルによって表さ
れている。上述のように、ネットリストにリストアップ
された論理セルは、標準的なライブラリ・セルとするこ
ともできるし、代わりに、特定用途向けの機能を有する
カスタム化したセルとすることも可能である。また、ス
テップ７０において、集積回路設計のネットリスト・バ
ージョンを用いて、コンピュータ・シミュレーションを
実施し、集積回路設計の欠陥の有無についてのテストを
行うことができる。

【００１７】次に、ステップ８０において、１組のタッ
プ・セル１０の寸法が規定され、集積回路１２の配置可
能領域１４において、タップ・セルが配置されることに
なる１組の位置が決定される。具体的には、集積回路に
関連したフロアプランを使用して、集積回路の基本構造
に関する物理的寸法が得られる。当業者には明らかなよ
うに、フロアプランによって、例えば、電力グリッドの
位置、入力／出力ポートの位置、集積回路ブロックの寸
法、及び、電力グリッド及び他の既存の回路要素に関連
したワイヤが配置される集積回路の領域を含む、集積回
路の物理的制約条件が規定される。すなわち、設計者
は、論理セル１１及びタップ・セル１０が配置されるこ
とになる集積回路１２の行１６の配向、数、及び、寸法
を取得する。さらに、設計者は、集積回路１２に関連し
た設計ルールからタップ・セル１０間の最長許容距離を
取得し、タップ・セル１０の寸法を規定する。行情報す
なわちタップセルの寸法と最長許容距離を使用して、設
計者は、各行１６に配置されることになるタップ・セル
１０の数、及び、行１６に配置された各タップ・セル１
０間に挿入されることになる間隔２６の長さを計算し
て、タップ・セル１０の位置が、等間隔２６になるよう
にし、また、所与の行１６に配置されたタップ・セル１
０間の間隔２６が、最長許容距離を超えないようにす
る。もちろん、上述のように、間隔２６の長さを決定す
る際には、設計者は、タップ２８または３２のエッジと
タップ・セル１０のエッジとの間の距離４８を考慮しな
ければならない。

【００１８】タップ・セル１０の寸法及び位置が、ステ
ップ８０で規定されると、集積回路設計に関連したフロ
アプランは、ステップ９０において、タップ・セル１０
の寸法及び位置を含むように修正される。一般に、フロ
アプランは、タップ・セル１０の寸法及び位置を含むよ
うに容易に修正可能な、ＣａｄｅｎｃｅによるＤｅｓｉ
ｇｎ Ｅｘｃｈａｎｇｅ Ｆｏｒｍａｔ（「ＤＥＦ」）
（登録商標）のような物理的ネットリスト構文で書かれ
たコンピュータ・ファイル・フォーマットの形態で存在
する。ステップ７０において、集積回路１２のネットリ
スト・バージョンが完全にテストされてデバッグされ、
及び、ステップ９０において、フロアプランが、タップ
・セルの寸法／位置を含むように修正されると、ステッ
プ１００において、ネットリスト及びフロアプランは、
ＣａｄｅｎｃｅによるＳｉｌｉｃｏｎ Ｅｎｓｅｍｂｌ
ｅ（登録商標）のような「配置及び経路指定」ツールと
呼ばれるコンピュータ自動化設計ツールにデータ入力と
して供給される。「配置及び経路指定」ツールは、次
に、ネットリスト及びフロアプランを使用して、集積回
路１２用のレイアウトを設計する。当業者には明らかな
ように、レイアウトは、集積回路コンポーネントの物理
的寸法及び構成を含む集積回路１２の表現物であって、
集積回路１２を製造することができる設計図の働きをす
るものである。例えば、「配置及び経路指定」ツール
は、集積回路１２の配置可能領域１４において、ネット
リストにリストアップされた論理セルが配置されること
になる場所を決定し、さらに、論理セルをサポートする
ために必要な任意のワイヤの経路指定を決定する。さら
に、「配置及び経路指定」ツールは、フロアプランにお
いて提供される情報を自動的に組み込み、得られるレイ
アウトに、タップ・セル１０の配置位置が組み込まれる
ようにする。

【００１９】最後に、ステップ１１０において、レイア
ウトを使用して、所望の集積回路を製造することが可能
である。当業者には明らかなように、タップ・セル１０
が配置されることになる位置を決定するステップ７０
は、ハードウェア記述言語からネットリストへの変換ス
テップ６０の前、変換ステップ６０中、または、変換ス
テップ６０の後に実施することが可能である。さらに、
図３の設計方法は、「配置及び経路指定」ツールを使用
する設計プロセスに制限されるものではない。実際、任
意のレイアウト・ツールを使用して、集積回路レイアウ
トを生成することが可能である。さらに、レイアウト
を、例えば、ステップ８０において決定されるタップ・
セルの位置を組み込む設計者が手動で実施するステップ
を含むプロセスを使用して生成することもできる。

【００２０】以上の説明から明らかなように、タップ・
セルが等間隔で固定された改良型集積回路及び集積回路
におけるタップ・セルの配置方法について図示し、解説
してきたが、その両方とも、多くの望ましい属性及び利
点を備えている。等間隔で固定されたタップ・セルを有
する集積回路は、設計コストがより少なく、また、等間
隔で配置されたタップ・セルを有する集積回路の設計方
法によれば、井戸タップ及び基板タップをそれぞれの及
び全てのライブラリ・セルに配置する必要がなくなり、
このため、ライブラリ・セルの寸法を縮小することが可
能になる。さらに、タップ・セルを配置する位置を決定
する方法は、「配置及び経路指定」ツールのようなコン
ピュータ化レイアウト・ツールを使用する設計プロセス
を含む、既存の設計プロセスと互換性がある。

【００２１】本発明のさまざまな実施態様について図示
し説明したが、当業者であれば、他の修正、置換、及
び、代替構成を容易になし得るであろう。そうした修
正、置換、及び、代替構成は、特許請求の範囲に基づい
て解釈される本発明の思想及び範囲から逸脱することな
くなしうるものである。

【００２２】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．複数のタップ・セルを有する集積回路であって、各
々のタップ・セル１０が、少なくとも１つの井戸タップ
２８及び基板タップ３２を有しており、前記タップ・セ
ル１０は、間隔２６をあけて固定されており、前記間隔
２６が最長許容距離を超えないことからなる、集積回
路。 ２．前記間隔２６が、ほぼ等間隔である、上項１の集積
回路。 ３．各タップ・セル１０が、井戸タップ２８及び基板タ
ップ３２を有しており、前記井戸タップ２８が、前記タ
ップ・セル１０の井戸領域１８内に配置され、前記基板
タップ３２が、前記タップ・セル１０の基板領域２０内
に配置される、上項１の集積回路。 ４．前記集積回路が、１組の行１６に区分化され、前記
タップ・セル１０が、交互行１６に配置される、上項１
の集積回路。 ５．前記集積回路に１組の所望の機能を実施させるよう
構成及び適合された１組の論理セル１１を更に有し、前
記論理セル１１が、前記行１６に配置され、前記タップ
・セル１０と共に前記交互行１６に配置された前記論理
セル１１が、前記タップ・セル１０間の前記間隔２６内
に配置される、上項４の集積回路。 ６．前記最長許容距離が、前記集積回路に関連した１組
の設計ルールを使用して得られる、上項１の集積回路。 ７．集積回路を設計するための方法であって、１組のタ
ップ・セル１０を前記集積回路内に固定する１組の位置
を決定するステップ（８０）であって、前記タップ・セ
ル１０の各々は、少なくとも１つの井戸タップ２８及び
基板タップ３２を有しており、前記位置は間隔２６をあ
けて配置され、さらに、前記間隔２６は最長許容距離を
超えないことからなる、ステップと、前記集積回路用の
レイアウトを生成するステップ（１００）を含み、前記
レイアウトには、前記タップ・セル１０を固定する前記
位置が組み込まれることからなる、方法。 ８．前記間隔２６が、ほぼ等間隔である、上項７の方
法。 ９．前記レイアウトを生成する前記ステップが、配置及
び経路指定ツールを用いて実施される、上項７の方法。 １０．レイアウトを生成する前記ステップが、前記集積
回路に関連したフロアプランを修正して、前記タップ・
セルを固定する前記位置を組み込むステップと、前記配
置及び経路指定ツールに、前記フロアプランをデータ入
力として供給するステップと、前記配置及び経路指定ツ
ールに、前記フロアプランを前記レイアウトに組み込ま
せるようにするステップを更に含む、上項９の方法。

【００２３】本発明の概要は以下のようである。集積回
路は、タップ・セルと呼ばれる１組の標準セル１０を有
する。各タップ・セルは、井戸領域１８を電源に、基板
領域２０をアースにそれぞれ接続するための井戸タップ
２８と基板タップ３２を有する。タップ・セル１０は、
集積回路に関連する１組の設計ルールによって指定され
る最長許容可能距離を超えない間隔２６で配置される。
集積回路を設計するための方法は、タップ・セルを固定
する位置を決定するステップ（８０）と、その位置を組
み込む配置及び経路指定ツールを使用して集積回路用の
デザインレイアウトを生成するステップ（１００）を含
む。

【００２４】

【発明の効果】本発明による等間隔で固定されたタップ
・セルを有する集積回路は、設計コストをより安くあげ
ることができる。また、等間隔で配置されたタップ・セ
ルを有する集積回路の本発明による設計方法によれば、
ライブラリ・セルの寸法を縮小することが可能になる。

【図面の簡単な説明】

【図１】Ａは、本発明に従って配置されたタップ・セル
を有する集積回路の平面図である。Ｂは、層に関連した
特徴を示すために、集積回路の１組の層のいくつかの部
分を除去した、Ａに示した集積回路の平面図である。

【図２】本発明によるタップ・セルの平面図である。

【図３】本発明に従って、集積回路内にタップ・セルを
位置決めするための方法を例示したフローチャートであ
る。

【符号の説明】

１０ タップ・セル １１ 論理セル １２ 集積回路 １６ 行 １８ 井戸領域 ２０ 基板領域 ２６ 間隔 ２８ 井戸タップ ３２ 基板タップ

フロントページの続き (72)発明者 クリーブ・アルバ・バーニー アメリカ合衆国コロラド州80525，フォー トコリンズ，カリボウ・ドライブ・3801 (72)発明者 スコット・ライアン・グランジェ アメリカ合衆国コロラド州80525，フォー トコリンズ，アプルトン・コート・2613 Ｆターム(参考） 5F038 CA03 CA05 CD02 CD04 EZ09 EZ10 EZ12 EZ13 EZ20 5F064 AA04 BB09 CC02 DD02 DD07 DD14 DD24 DD34 EE02 HH06 HH09 HH12

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のタップ・セルを有する集積回路であ
   って、 各々のタップ・セル１０が、少なくとも１つの井戸タッ
   プ２８及び基板タップ３２を有しており、前記タップ・
   セル１０は、間隔２６をあけて固定されており、前記間
   隔２６が最長許容距離を超えないことからなる、集積回
   路。