CN104485332B - 阱连接单元的布置方法及包括该阱连接单元的半导体芯片 - Google Patents

阱连接单元的布置方法及包括该阱连接单元的半导体芯片 Download PDF

Info

Publication number
CN104485332B
CN104485332B CN201410754175.1A CN201410754175A CN104485332B CN 104485332 B CN104485332 B CN 104485332B CN 201410754175 A CN201410754175 A CN 201410754175A CN 104485332 B CN104485332 B CN 104485332B
Authority
CN
China
Prior art keywords
well
rows
row
distance
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410754175.1A
Other languages
English (en)
Other versions
CN104485332A (zh
Inventor
姜�硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 4 Research Institute
Original Assignee
CETC 4 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 4 Research Institute filed Critical CETC 4 Research Institute
Priority to CN201410754175.1A priority Critical patent/CN104485332B/zh
Publication of CN104485332A publication Critical patent/CN104485332A/zh
Application granted granted Critical
Publication of CN104485332B publication Critical patent/CN104485332B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种阱连接单元的布置方法，所述方法包括：在多个阱单元行中隔行布置阱连接单元，形成多个阱连接单元行；将所述多个阱连接单元行中的每一行的相邻阱连接单元之间的距离布置成：使得每个阱连接单元行中的阱连接单元以防闩锁效应的最小安全距离为半径形成的覆盖区的叠加足以覆盖全部的所述多个阱单元行。本发明还公开了包括该阱连接单元的半导体芯片。根据本发明的阱连接单元，由于为精心设计阱连接单元间的间距而采用的隔行布置，在预防闩锁效应和满足芯片的充分供电的情况下，使所加的阱连接单元数量尽可能的少，节省了加工成本，优化了芯片的时序，确保了精确合理的制定芯片的制造工艺，提高了芯片产品质量的可靠性和稳定性。

Description

阱连接单元的布置方法及包括该阱连接单元的半导体芯片
技术领域
本发明涉及集成电路的数字电路后端设计，特别涉及半导体COMS芯片中阱连接(well-tap)单元的布置方法。
背景技术
随着IC工艺的不断发展，集成电路的线条尺寸不断缩小，封装密度和集成度越来越高，产生闩锁效应(Latch up)的可能性会越来越大。在CMOS芯片中,在电源POW(VDD)和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路,它的存在会使VDD和GND之间产生大电流，足以对晶片造成不可恢复的损伤，这就产生了Latch up。
Well-tap单元作为一些工艺中的物理性填补单元，用来限制电源或地连接关系到阱底层之间的阻力。well-tap单元被设置在预置的地方后，布局命令就不能再移动它们。
现在传统的做法是对芯片中多行阱单元行中的每一行(row)都加well-tap单元以满足latch up的要求，在每一行的well-tap单元的功能覆盖距离为latch-up检查的最小距离要求，同时能够给n阱和p衬底充分供电。比如30um为latch-up检查的最小距离要求，那么每两个well-tap单元的最小距离就为60um。上述“行”是指后端工具所划分的阱单元行。
现有技术中，半导体芯片的每一行都需要布置well tap单元，因此，不论行数是奇数或者偶数，都满足第一行和最后一行的阱单元行的电源或地能够供电的需求，图1示意性的显示了现有技术的半导体芯片的行数为3时的well taps布置图，其中：第1行和第3行的well tap的布置位置相同，均在所在行的中心各布置1个，第2行的2个well-tap单元对称设置在行中心的两侧，上述可见，当阱单元行的行数为奇数3时，现有技术半导体芯片中的well-tap单元行的行数为3，well-tap单元的总数量为4。
图2示意性的显示了现有技术的半导体芯片的行数为4时的well taps布置图，其中：第1、3行的well tap的布置位置相同，均在所在行的中心布置1个，第2、4行的2个well-tap单元对称设置在行中心的两侧，第1、2行和第3、4行在阱结构中隔行交错布置。
上述可见，当阱单元行的行数为偶数4时，现有技术半导体芯片中的well-tap单元行的行数为4，well-tap单元的总数量为6。
后端工具通常会将芯片划分成一行一行的，每行距离相同，布局过程其实就是将相同距离的功能单元按一定的规则摆放到这一行一行中。这种做法就是well-tap单元加得比较多，一定程度影响了芯片的时序优化，没有达到最优化的处理。
发明内容
针对现有技术存在的各种缺陷，本发明解决的问题是：在满足数字电路后端设计中满足latch up和供电的前提下尽量少well-tap单元数目达到节约设计资源的问题，达到最优化处理。
根据本发明的一个方面，提供了一种在多个阱单元行中布置阱连接单元的布置方法，其特征在于：在多个阱单元行中隔行布置阱连接单元，形成多个阱连接单元行；将所述多个阱连接单元行中的每一行的相邻阱连接单元之间的距离布置成：使得每个阱连接单元行中的阱连接单元以防闩锁效应的最小安全距离为半径形成的覆盖区的叠加足以覆盖全部的所述多个阱单元行。本发明通过在加入well-tap单元时计算满足latch up时最小要求的well-tap单元的间距，放弃传统的每行加well-tap单元的方法，而采用隔行加well-tap单元的方法，不仅可以预防latch up，而且可以满足芯片的充分供电，再者可以使所加的well-tap单元数量尽可能的少，进而优化了芯片的时序。
在一些实施方式中，所述阱连接单元在所述多个阱单元行中采取逢奇布置，所述逢奇布置为：从所述多个阱单元行的第一行开始，在各个奇数行中进行布置，当所述多个阱单元行的个数为偶数时，增加一个阱单元行，得到一个新的奇数个阱单元行，然后对所述阱连接单元在所述新的奇数个阱单元行中采取逢奇布置。采用逢奇布置的方式，减少了well-tap单元数量，节省了芯片加工的成本，优化了芯片电路的时序。当所述多个阱单元行的个数为偶数时，增加一个阱单元行，得到一个新的奇数个阱单元行，使得第一行和最后一行的阱单元行的电源或地能够供电，确保了芯片质量的可靠性和稳定性。
在一些实施方式中，每个阱连接单元具有相同的防闩锁效应的最小安全距离S。
在一些实施方式中，根据所述防闩锁效应的最小安全距离及阱单元行之间的行间距离确定每一行中的相邻阱连接单元之间的距离，所述距离满足公式：其中：L为每一行中的相邻阱连接单元之间的距离；S为防闩锁效应的最小安全距离；H为阱单元行的行间距离。由此，通过精确计算得到的相邻阱连接单元之间的距离限定为长度(L)，确保了在版图设计时可以更加精确合理的制定芯片的制造工艺，提供了芯片产品质量的可靠性和稳定性。
在一些实施方式中，所述多个阱连接单元行中的每一行的相邻两个阱连接单元具有不同的防闩锁效应的最小安全距离S1和S2。
在一些实施方式中，根据所述两个不同的防闩锁效应的最小安全距离及阱单元行之间的行间距离确定每一行中的相邻阱连接单元之间的距离，所述距离满足公式：其中，L为每一行中的相邻阱连接单元之间的距离；S1、S2分别为相邻两个阱连接单元各自的防闩锁效应的最小安全距离；H为阱单元行的行间距离。
根据本发明的另一方面，本发明还提出了一种具有阱单元行和阱连接单元行的半导体芯片。本发明包括：多个阱单元行；隔行布置在所述多个阱单元行中的多个阱连接单元行；其中，所述多个阱连接单元行中的每一行的相邻阱连接单元之间的距离布置成：使得每个阱连接单元行中的阱连接单元以防闩锁效应的最小安全距离为半径形成的覆盖区的叠加足以覆盖全部的所述多个阱单元行。
在一些实施方式中，其中所述多个阱单元行的行数为奇数；所述阱连接单元在所述多个阱单元行中采取逢奇布置，所述逢奇布置为：从所述多个阱单元行的第一行开始，在各个奇数行中进行布置。
在一些实施方式中，其中每个阱连接单元具有相同的防闩锁效应的最小安全距离，根据所述防闩锁效应的最小安全距离及阱单元行之间的行间距离确定每一行中的相邻阱连接单元之间的距离，所述距离满足公式：其中：
L为每一行中的相邻阱连接单元之间的距离；
S为防闩锁效应的最小安全距离；
H为阱单元行的行间距离。
在一些实施方式中，其中所述多个阱连接单元行中的每一行的相邻两个阱连接单元具有不同的防闩锁效应的最小安全距离，根据所述两个不同的防闩锁效应的最小安全距离及阱单元行之间的行间距离确定每一行中的相邻阱连接单元之间的距离，所述距离满足公式：其中：
L为每一行中的相邻阱连接单元之间的距离；
S1、S2分别为相邻两个阱连接单元的各自的防闩锁效应的最小安全距离；
H为阱单元行的行间距离。
本发明放弃传统的每行加well-tap单元的方法，而采用隔行加well-tap单元的方法，精确计算了well-tap单元间的间距，在预防latch up和满足芯片的充分供电的情况下，使所加的well-tap单元数量尽可能的少，节省了加工成本，优化了芯片的时序，确保了精确合理的制定芯片的制造工艺，提高了芯片产品质量的可靠性和稳定性。
附图说明
图1为现有技术的半导体芯片的阱单元行的行数为3时的well taps布置示意图；
图2为现有技术的半导体芯片的阱单元行的行数为4时well taps布置示意图；
图3为根据本发明一实施方式的半导体芯片的阱单元行的行数为奇数3时welltaps布置示意图；
图4为根据本发明一实施方式的半导体芯片的阱单元行的行数为4或5时welltaps布置示意图；
图5为图3实施方式的一种变形实施方式的示意图。
具体实施方式
下面结合附图对本发明的实施方式作详细的说明。对于所属技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述目的、特征和优点将显而易见。
第一实施例：
图3示意性的显示了本发明一实施方式的半导体芯片的示意图，其中此半导体芯片包括行数为奇数3的阱单元，well taps单元布置在其中：第1行和第3行的2个well tap的布置位置相同，均对称布置在所在行的两侧，第2行中没有布置well tap。
我们选取具有相同的防闩锁效应的最小安全距离S的阱连接单元进行布置，假设两个well tap的距离为AD＝L，其计算方法如下：参考图3，当well tap防闩锁效应的最小安全距离为AC＝DC＝S，BC为row的距离＝H，B点为两个well tap之间的中心点，A，B，C构成了一个直角三角形，所述长度L满足公式：
其中：L为每一行中的相邻阱连接单元之间的距离；S为防闩锁效应的最小安全距离；H为阱单元行的行间距离。S和L这两个值都要根据具体工艺而定，从工艺厂可以得到这两个参数，例如S为30um，H为5um。
第二实施例：
图5为图3实施方式的一种变形实施方式的示意图，其中，选取具有不同的防闩锁效应的最小安全距离S1和S2的相邻两个阱连接单元进行布置，假设两个well tap的距离为AD＝L，其计算方法如下：
参考图5，当well tap防闩锁效应的最小安全距离为AC＝S1，DC＝S2，BC为row的距离＝H，所述长度L满足公式：其中，L为每一行中的相邻阱连接单元之间的距离；S1、S2为相邻两个阱连接单元的防闩锁效应的最小安全距离；H为阱单元行的行间距离。
另外，通过图5可见，当阱单元行的行数为奇数3时，well-tap单元行数为2，现有技术半导体芯片中的well-tap单元的总数量为4。
第三实施例：
为了确保芯片电源或地的供电，在芯片的第一行和最后一行均需要布置well tap单元，因此，本发明中半导体芯片的行数为偶数行时，则需复制了一行well tap单元使第一行row的电源或地能够顺利供电。因此，当行数为偶数4或奇数5时，阱连接单元在阱单元行中的布置位置是一样的。
图4示意性的显示了本发明一实施方式的半导体芯片的行数为偶数4或奇数5时well taps布置示意图，其中，第1、3、5行的well tap的布置位置相同，2个well-tap单元对称设置在行中心的两侧，第2、4行均不布置阱连接单元。
上述可见，当阱单元行的行数为偶数4或者奇数5时，well-tap单元行数为2现有技术半导体芯片中的well-tap单元的总数量均为6。
根据上述阱连接单元的布置方法，现有技术和本发明在同等条件下(例如：相同的行距离、行长度的情况下、相同的基材等情况)布置well-tap时所用的个数，得到下面表格(1)：
差别对照表
行数 现有技术well-tap用量(个) 本发明well-tap用量(个)
3 4 4
4 6 6
5 7 6
6 9 8
7 10 8
8 12 10
9 13 10
10 15 12
11 16 12
表格(1)
需要说明的是上述附图只是芯片中一个非常小的局部的示意性图，其它部分进行了省略，根据上述现有技术well-tap用量与现有技术well-tap用量差别表，我们可以知道随着行数的增加，本发明的所用的well-tap逐渐减少。通常芯片总行数至少几百，一般是几千，甚至上万，按本发明的一种阱连接单元的布置方法，在行数数量较少时，与现有技术相比没什么优势，但在一般的行数量较大的芯片中，随着行数的增加，优势将越来越明显。
值得注意的是，以上所述仅为本发明的较佳实施例，并非因此限定本发明的专利保护范围，本发明还可以对上述well-tap单元的布置方法进行附加地改进，或者是采用技术等同物进行替换，例如：增加进一步优化的其他单元等等。故凡运用本发明的说明书及图示内容所作的等效结构变化，或直接或间接运用于其他相关技术领域均同理皆包含于本发明所涵盖的范围内。

Claims (4)

1.一种在多个阱单元行中布置阱连接单元的布置方法，其特征在于：
在多个阱单元行中隔行布置阱连接单元，形成多个阱连接单元行；
将所述多个阱连接单元行中的每一行的相邻阱连接单元之间的距离布置成：使得每个阱连接单元行中的阱连接单元以防闩锁效应的最小安全距离为半径形成的覆盖区的叠加足以覆盖全部的所述多个阱单元行；
每个阱连接单元具有相同的防闩锁效应的最小安全距离；
根据所述防闩锁效应的最小安全距离及阱单元行之间的行间距离确定每一行中的相邻阱连接单元之间的距离，所述距离满足公式：其中：
L为每一行中的相邻阱连接单元之间的距离；
S为防闩锁效应的最小安全距离；
H为阱单元行的行间距离。
2.根据权利要求1所述的布置方法，其特征在于：
所述阱连接单元在所述多个阱单元行中采取逢奇布置，所述逢奇布置为：从所述多个阱单元行的第一行开始，在各个奇数行中进行布置，
当所述多个阱单元行的个数为偶数时，增加一个阱单元行，得到一个新的奇数个阱单元行，然后对所述阱连接单元在所述新的奇数个阱单元行中采取逢奇布置。
3.一种在多个阱单元行中布置阱连接单元的布置方法，其特征在于：
在多个阱单元行中隔行布置阱连接单元，形成多个阱连接单元行；
将所述多个阱连接单元行中的每一行的相邻阱连接单元之间的距离布置成：使得每个阱连接单元行中的阱连接单元以防闩锁效应的最小安全距离为半径形成的覆盖区的叠加足以覆盖全部的所述多个阱单元行；
所述多个阱连接单元行中的每一行的相邻两个阱连接单元具有不同的防闩锁效应的最小安全距离；
根据所述两个不同的防闩锁效应的最小安全距离及阱单元行之间的行间距离确定每一行中的相邻阱连接单元之间的距离，所述距离满足公式：其中，
L为每一行中的相邻阱连接单元之间的距离；
S1、S2分别为相邻两个阱连接单元的各自的防闩锁效应的最小安全距离；
H为阱单元行的行间距离。
4.根据权利要求3所述的布置方法，其特征在于：
所述阱连接单元在所述多个阱单元行中采取逢奇布置，所述逢奇布置为：从所述多个阱单元行的第一行开始，在各个奇数行中进行布置，
当所述多个阱单元行的个数为偶数时，增加一个阱单元行，得到一个新的奇数个阱单元行，然后对所述阱连接单元在所述新的奇数个阱单元行中采取逢奇布置。
CN201410754175.1A 2014-12-10 2014-12-10 阱连接单元的布置方法及包括该阱连接单元的半导体芯片 Expired - Fee Related CN104485332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410754175.1A CN104485332B (zh) 2014-12-10 2014-12-10 阱连接单元的布置方法及包括该阱连接单元的半导体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410754175.1A CN104485332B (zh) 2014-12-10 2014-12-10 阱连接单元的布置方法及包括该阱连接单元的半导体芯片

Publications (2)

Publication Number Publication Date
CN104485332A CN104485332A (zh) 2015-04-01
CN104485332B true CN104485332B (zh) 2017-05-03

Family

ID=52759864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410754175.1A Expired - Fee Related CN104485332B (zh) 2014-12-10 2014-12-10 阱连接单元的布置方法及包括该阱连接单元的半导体芯片

Country Status (1)

Country Link
CN (1) CN104485332B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111626015B (zh) * 2020-06-16 2021-03-16 深圳市芯天下技术有限公司 一种减小非易失型闪存核心尺寸的方法、装置及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177691B1 (en) * 1997-06-30 2001-01-23 Synopsys, Inc. Cell based array having compute drive ratios of N:1
CN204331730U (zh) * 2014-12-10 2015-05-13 中国电子科技集团公司第四十七研究所 具有阱单元行和阱连接单元行的半导体芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560753B2 (en) * 2001-02-07 2003-05-06 Hewlett-Packard Development Company, L.P. Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit
KR100744139B1 (ko) * 2006-06-28 2007-08-01 삼성전자주식회사 단일 게이트 구조를 가지는 ｅｅｐｒｏｍ 및 그 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177691B1 (en) * 1997-06-30 2001-01-23 Synopsys, Inc. Cell based array having compute drive ratios of N:1
CN204331730U (zh) * 2014-12-10 2015-05-13 中国电子科技集团公司第四十七研究所 具有阱单元行和阱连接单元行的半导体芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Latch-up Improvement For Tap Less Library Through Modified Decoupling Capacitors Cells;Shailesh Kumar;《www.design-reuse.com》;20130624;1-3 *

Also Published As

Publication number Publication date
CN104485332A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
US11409938B2 (en) Integrated circuit and method of manufacturing same
TWI826746B (zh) 鰭式場效電晶體(finfet)技術之半導體佈局
US9406815B2 (en) Adding decoupling function for TAP cells
US8685810B2 (en) Power layout for integrated circuits
US8661389B2 (en) Systems and methods of designing integrated circuits
US10886224B2 (en) Power distribution network using buried power rail
US9620452B2 (en) Via structure for optimizing signal porosity
US20130083436A1 (en) Electrostatic discharge protection
CN102768697A (zh) FinFET的适应性鳍设计
CN102799060A (zh) 虚设图案以及形成虚设图案的方法
US20090033368A1 (en) Logic block, a multi-track standard cell library, a method of designing a logic block and an asic employing the logic block
JP6001893B2 (ja) セルベースｉｃ、セルベースｉｃのレイアウトシステムおよびレイアウト方法
US20150149976A1 (en) Layout of an integrated circuit
KR102276030B1 (ko) 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
CN104485332B (zh) 阱连接单元的布置方法及包括该阱连接单元的半导体芯片
US8461920B2 (en) Semiconductor integrated circuit device
CN103346142A (zh) 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法
US8441130B2 (en) Power supply interconnect structure of semiconductor integrated circuit
CN204331730U (zh) 具有阱单元行和阱连接单元行的半导体芯片
CN205452285U (zh) 一种基于nt_n层的版图隔离环
US10247766B2 (en) System, method and test layout for detecting leakage current
CN101635298B (zh) 平面工艺的三维集成电路
Pavlidis et al. Power distribution paths in 3-D ICs
CN107038305B (zh) 半导体集成电路及其寄生二极管参数的提取方法
US9230960B1 (en) Combined tap cell and spare cell for logic circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170503

Termination date: 20201210