CN205452285U - 一种基于nt_n层的版图隔离环 - Google Patents
一种基于nt_n层的版图隔离环 Download PDFInfo
- Publication number
- CN205452285U CN205452285U CN201521080502.6U CN201521080502U CN205452285U CN 205452285 U CN205452285 U CN 205452285U CN 201521080502 U CN201521080502 U CN 201521080502U CN 205452285 U CN205452285 U CN 205452285U
- Authority
- CN
- China
- Prior art keywords
- protection ring
- layer
- trap
- ring
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种基于NT_N层的版图隔离环，其特征是包括Ptap保护环(101)、N阱保护环(201)、深N阱(301)和NT_N层(401)，需要隔离的器件和模块(102)外围依次环绕Ptap保护环(101)，N阱保护环(201),并直接放置在深N阱(301)层上，下层的深N阱层(301)的边缘与置于上层的N阱保护环(201)的N阱层(202)相接，N阱保护环(201)外围是NT_N(401)区域，以NT_N(401)区域的中心点作Y轴对称，右边具有跟左边相同的版图结构。本实用新型所述的隔离环能够适用不同类型的混合信号芯片，对不同频率下的噪声都有很好的隔离效果。
Description
技术领域
本实用新型涉及一种基于NT_N层的版图隔离环。
背景技术
随着半导体技术的发展，CMOS工艺由于其具有功耗低，高集成度，制作工艺相对简单等特点，已经成为当前集成电路制造的主流工艺。不管是从0.35um还是到更先进的纳米级工艺，虽然制作工艺复杂很多，但是其MOS晶体管的工作原理是一致的，而且为了防止在电路工作过程中发生的闩锁效应，都需要在版图设计中时在MOS晶体管的周围加上一圈隔离环，对MOS晶体管工作中产生的不必要的漏电流起到引导和隔离的作用，从而不影响其它MOS晶体管正常工作。在当前的版图设计中一般都采用NMOS管外包围Ptap保护环(图1中101)或者PMOS管外包围N阱保护环(图2中201)的方法来预防闩锁效应和基底噪声隔离，而射频管MOS管则是采用将器件放在深N阱(图3中301)上四周通过保护环(101、201)包围(如图3)的方法，但是这三种方法在高频电路模块中对于在一定距离范围内的高频信号起不到完全隔离的效果，噪声依然可以穿过衬底，甚至是深N阱(301)，从而影响其邻近的电路模块正常工作。
现有技术的缺陷和不足：
1.在单纯的模拟版图或者数字版图中通过图1和图2的方法，或者通过将图1和图2中隔离环加宽，或者通过增加图1图2中隔离环的数量的方法，或者适当的拉开MOS管或者电路模块间的距离的方法就可以有效的隔离噪声和防止闩锁效应。但是如果是数字和模拟混合的电路版图中，再采用上述几种方法就不能有效的防止高频或者比较杂乱的数字信号穿过衬底影响模拟电路模块。
2.在现有的射频版图设计中，一般设计者会直接调用器件库中的RFMOS管(如图3)进行设计，因为其本身自带有深N阱(301)和保护环(101、201)，所以在噪声的隔离上可以满足设计者的需求，但是深N阱(301)由于其必须满足designrulecheck的需求，在设计时两个深N阱(301)之间必须保证一定的距离，导致版图设计时结构不够紧凑，无形中增加版图的面积。
3.基于SoC的IC设计中，已经集成了数字和模拟以及射频等多种电路模块，各模块间需独立完成各自功能外，同时又相互影响，除了在版图设计上合理布局去尽量规避相互的影响，同时通过优化隔离环的结构和布局也是一个重要的手段，所以通过单一的常规的保护环(101、201)已经不能满足设计者的要求，对隔离环及其应用的研究也变得越来越重要。
综上所述，到目前为止，还没有一种隔离环能够在系统级的芯片中对不同的噪声起到有效的隔离和屏蔽的作用，同时又不过多占用版图面积。
发明内容
本实用新型的目的在于提供一种基于NT_N层的版图隔离环，此隔离环在系统级芯片中能有效的隔离不同频率的噪声，并能有效结合版图布局节省版图面积。本实用新型的技术方案是：
一种基于NT_N层的版图隔离环，包括Ptap保护环(101)、N阱保护环(201)、深N阱(301)和NT_N层(401)，需要隔离的器件和模块(102)外围依次环绕Ptap保护环(101)，N阱保护环(201),并直接放置在深N阱(301)层上，下层的深N阱层(301)的边缘与置于上层的N阱保护环(201)的N阱层(202)相接，N阱保护环(201)外围是NT_N(401)区域，以NT_N(401)区域的中心点作Y轴对称，右边具有跟左边相同的版图结构。
所述Ptap保护环(101)接地，给深N阱(301)上隔离的衬底提供电位，N阱保护环(201)接高电平，同时给与之相连的深N阱(301)提供电位。
本实用新型的有益效果是：
(1)本实用新型所述的隔离环能够适用不同类型的混合信号芯片，对不同频率下的噪声都有很好的隔离效果。
(2)本实用新型所述的隔离环将被隔离模块分隔，被隔离模块单独接地，被隔离模块之间的地与基板衬底之间被深N阱所分隔，阻止噪声向更深层次衬底传导从而减少模块间信号的串扰。
(3)本实用新型所述的隔离环能根据版图的面积和空隙进行灵活的缩放布局，不浪费版图面积，降低研发成本。
(4)本实用新型所述的隔离环只需在版图设计时添加，不用更改电路设计，也不同更改工艺流程和条件，降低了研发成本和生产制造成本。
附图说明
图1是现有技术的提供Ptap保护环的结构示意图。
图2是现有技术的N阱保护环的结构示意图。
图3是现有技术的射频MOS管的保护环的结构示意图。
图4是本实用新型的隔离环结构截面的结构示意图。
图5是本实用新型的隔离环结构平面的结构示意图。
图6是本实用新型的隔离环结构等效电路图。
图7是本实用新型的隔离环结构实施例1的结构示意图。
图8是本实用新型的隔离环结构实施例2的结构示意图。
具体实施方式
下面结合附图对本实用新型作进一步描述：
如图4至图8，一种基于NT_N层的版图隔离环，包括Ptap保护环(101)、N阱保护环(201)、深N阱(301)和NT_N层(401)，需要隔离的器件和模块(102)外围依次环绕Ptap保护环(101)，N阱保护环(201),并直接放置在深N阱(301)层上，下层的深N阱层(301)的边缘与置于上层的N阱保护环(201)的N阱层(202)相接，N阱保护环(201)外围是NT_N(401)区域，以NT_N(401)区域的中心点作Y轴对称，右边具有跟左边相同的版图结构。
所述Ptap保护环(101)接地，给深N阱(301)上隔离的衬底提供电位，N阱保护环(201)接高电平，同时给与之相连的深N阱(301)提供电位。
所述的新型隔离环主要由Ptap保护环(101)、N阱保护环(201)、深N阱(301)、NT_N层(401)组成，其组成结构截面图如图4所示。图5为图4对应的俯视图，从左到右来看，所有需要隔离的器件和模块(102)外围依次环绕Ptap保护环(101)，N阱保护环(201),并直接放置在深N阱(301)层上，下层的深N阱层(301)的边缘与置于上层的N阱保护环(201)的N阱层(202)相接，N阱保护环(201)外围是NT_N(401)区域，以NT_N(401)区域的中心点作Y轴对称，右边具有跟左边相同的版图结构。Ptap保护环(101)接地，给深N阱(301)上隔离的衬底提供电位，N阱保护环(201)接高电平，同时给与之相连的深N阱(301)提供电位。这样被隔离的器件和模块，从物理结构上来看，从下有深N阱(301)阻挡噪声从更深的衬底传导出去，从四周有两道保护环(101、201)引导和隔离游离的离子和噪声，其中Ptap保护环(101)与周围衬底相比具有重掺杂的特征，等效于一个低电阻接地，游离的离子和噪声会通过Ptap保护环(101)直接导向地，而N阱保护环(201)接高电平，与周围的衬底形成反向PN结，从而阻挡游离离子和噪声的通过。尽管少量的游离离子和噪声能够穿过N阱保护环(201)到达NT_N(401)区域，由于NT_N(401)区域不掺杂任何高浓度的离子而呈现高阻的本征半导体特征，这些游离离子和噪声很难二次穿透NT_N(401)区域而到达对面区域去影响同样被两道保护环(101、201)和深N阱(301)包围的另一被隔离器件和模块(102)。
如图6所示为图4图5的等效电路图，R11和R21分别对应NT_N(401)区域两边的Ptap保护环(101)的等效电阻，C11和C21为NT_N(401)区域两边深N阱层(301)的等效电容，C12和C22为NT_N(401)区域两边N阱保护环(201)的等效电容，C0为NT_N层(401)的等效电容。通过等效电路图可以看出，为了能更好更快速的将游离离子和噪声引导到地，同时又能强有效的阻挡游离离子和噪声的穿透，必须保证R11和R21的阻值尽量的小，而C11C12C0C22C21的容抗尽量大，也就是要求所有的等效电阻和电容尽量的小。而要达到这一要求，在不改变工艺的前提下，在版图上最为直接的方式就是a.增大Ptap保护环(101)和N阱保护环(201)的宽度，将其宽度设定在被隔离器件和模块(102)的宽度的1/10左右b.减小深N阱(301)的面积，被隔离模块(102)面积比较大的情况下，将模块分隔为若干个部分分别进行隔离(如图7所示)，被分隔的模块衬底分别接地。c.增大NT_N(401)区域的宽度，NT_N(401)区域的宽度设定在30um以上。
本实用新型所述的隔离环的其结构如图5所示，为深N阱+Ptap保护环+N阱保护环+NT_N+N阱保护环+Ptap保护环+深N阱组成，但是其形状不限制于像图1、图2、图3所示的为规则的封闭的矩形，隔离环可以是任意的矩形加多边形的组合如图7所示，也可以是非封闭的环加多边形的组合如图8所示。
如图7所示，对单个或者多个器件要隔离时，可以将被隔离器件放置在由深N阱,Ptap保护环,N阱保护环组成的环阱内，环阱与环阱之间用NT_N层隔开。或者将多个器件分成若干组，将每组的器件成员整个置于深N阱,Ptap保护环,N阱保护环组成的环阱内，组与组之间的环阱之间用NT_N层隔开。
图7中被隔离器件与被隔离器件之间的隔离环段结构满足本实用新型所述隔离环特征，而其环的其它段部分可以不按照本实用新型所述的隔离环来设计或者不做隔离环的设计，是因为图7中器件在水平方向可能会相互干扰，而在垂直方向不存在相互干扰的器件，故不用在垂直方向做有效的隔离，因此在版图设计中，可以将本实用新型所述的隔离环根据被隔离器件的大小和形状以及需要被隔离噪声的传导方向来布局穿插于版图中，在起到有效隔离作用的同时，尽量缩减版图的面积。而本实用新型所述的隔离环的宽度也需要根据器件的大小和被隔离噪声的强弱来合理的设置。
如图8所示，在版图总图的设计中，模块与模块之间采用本实用新型所述的隔离环(501)进行隔离能够有效的防止相邻模块之间的信号串扰，同时每个模块单独接各自的地pad(801/802/803/804),保证各自的模块在被隔离区域内有相对干净的地，减少衬底噪声对模块的影响。图8中所示的隔离环(501)由多段本实用新型所述的隔离环单元(如图5)组合而成，在两两模块之间进行隔离，不需要形成封闭的环。
在图7和图8中，本实用新型所述的隔离环结构所包含的Ptap保护环和N阱保护环分别接地和高电平(805、806)。
上面所述的实施例仅仅是对本实用新型的优选实施方式进行描述，并非对本实用新型的构思和范围进行限定，在不脱离本实用新型设计构思前提下，本领域中普通工程技术人员对本实用新型的技术方案做出的各种变型和改进，均应落入本实用新型的保护范围，本实用新型请求保护的技术内容已经全部记载在权利要求书中。
Claims (2)
1.一种基于NT_N层的版图隔离环，其特征是包括Ptap保护环(101)、N阱保护环(201)、深N阱(301)和NT_N层(401)，需要隔离的器件和模块(102)外围依次环绕Ptap保护环(101)，N阱保护环(201),并直接放置在深N阱(301)层上，下层的深N阱层(301)的边缘与置于上层的N阱保护环(201)的N阱层(202)相接，N阱保护环(201)外围是NT_N(401)区域，以NT_N(401)区域的中心点作Y轴对称，右边具有跟左边相同的版图结构。
2.根据权利要求1所述的一种基于NT_N层的版图隔离环，其特征在于所述Ptap保护环(101)接地，给深N阱(301)上隔离的衬底提供电位，N阱保护环(201)接高电平，同时给与之相连的深N阱(301)提供电位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521080502.6U CN205452285U (zh) | 2015-12-22 | 2015-12-22 | 一种基于nt_n层的版图隔离环 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521080502.6U CN205452285U (zh) | 2015-12-22 | 2015-12-22 | 一种基于nt_n层的版图隔离环 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205452285U true CN205452285U (zh) | 2016-08-10 |
Family
ID=56585270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201521080502.6U Expired - Fee Related CN205452285U (zh) | 2015-12-22 | 2015-12-22 | 一种基于nt_n层的版图隔离环 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205452285U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111009523A (zh) * | 2019-10-08 | 2020-04-14 | 芯创智（北京）微电子有限公司 | 一种衬底隔离环的版图结构 |
| CN111209715A (zh) * | 2018-11-21 | 2020-05-29 | 紫光同芯微电子有限公司 | 一种usb key芯片的版图结构 |
| CN113141192A (zh) * | 2021-04-27 | 2021-07-20 | 芯朴科技(上海)有限公司 | 射频芯片结构和增加射频芯片隔离度的方法 |
-
2015
- 2015-12-22 CN CN201521080502.6U patent/CN205452285U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111209715A (zh) * | 2018-11-21 | 2020-05-29 | 紫光同芯微电子有限公司 | 一种usb key芯片的版图结构 |
| CN111009523A (zh) * | 2019-10-08 | 2020-04-14 | 芯创智（北京）微电子有限公司 | 一种衬底隔离环的版图结构 |
| CN113141192A (zh) * | 2021-04-27 | 2021-07-20 | 芯朴科技(上海)有限公司 | 射频芯片结构和增加射频芯片隔离度的方法 |
| CN113141192B (zh) * | 2021-04-27 | 2024-01-02 | 芯朴科技(上海)有限公司 | 射频芯片结构和增加射频芯片隔离度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105575959B (zh) | 集成电路装置 | |
| CN104011857B (zh) | 具有多个可编程区的栅极阵列架构 | |
| CN205452285U (zh) | 一种基于nt_n层的版图隔离环 | |
| US9082886B2 (en) | Adding decoupling function for tap cells | |
| US6424022B1 (en) | Guard mesh for noise isolation in highly integrated circuits | |
| US6664608B1 (en) | Back-biased MOS device | |
| CN106952943A (zh) | 包括分接头单元的电路 | |
| US20140247525A1 (en) | Flexible, space-efficient I/O circuitry for integrated circuits | |
| US20150170996A1 (en) | Through-mesh-plane vias in a multi-layered package | |
| US20140117497A1 (en) | Decoupling Capacitors For Integrated Circuits | |
| CN103678771B (zh) | 一种3D集成电路中power/groundTSV位置自动布局方法 | |
| CN204966495U (zh) | 致使对集成电路的逆向工程更加困难的集成电路 | |
| Hsu et al. | Psub guard ring design and modeling for the purpose of substrate noise isolation in the SOC era | |
| US7804158B2 (en) | Electronic device with shielding structure and method of manufacturing the same | |
| JP2022516495A (ja) | 信号分離装置及び信号分離方法 | |
| US20090152675A1 (en) | Inductor of semiconductor device and method for manufacturing the same | |
| CN103956332B (zh) | 用于提升走线资源的集成电路结构及方法 | |
| CN104300001B (zh) | 一种mosfet芯片布局结构 | |
| CN106298869A (zh) | 一种功率半导体器件及其制造方法 | |
| CN106486465A (zh) | 具有用于非平面晶体管器件的保护环结构的集成电路 | |
| JPH0353561A (ja) | 半導体集積回路装置 | |
| CN214203694U (zh) | Nldmos器件、锂电保护器件、芯片及电子产品 | |
| Mei et al. | Analysis and optimization of coupling noise in TSV array | |
| Lim et al. | Shielding structures for through silicon via (TSV) to active circuit noise coupling in 3D IC | |
| US20200118948A1 (en) | Semiconductor device including dummy conductive cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160810 Termination date: 20201222 |