CN104300001B - 一种mosfet芯片布局结构 - Google Patents
一种mosfet芯片布局结构 Download PDFInfo
- Publication number
- CN104300001B CN104300001B CN201410605123.8A CN201410605123A CN104300001B CN 104300001 B CN104300001 B CN 104300001B CN 201410605123 A CN201410605123 A CN 201410605123A CN 104300001 B CN104300001 B CN 104300001B
- Authority
- CN
- China
- Prior art keywords
- grid
- ring
- shaped groove
- metal lines
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 12
- 239000002699 waste material Substances 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种MOSFET芯片布局结构，所述MOSFET芯片包括栅极焊盘、栅极金属线及至少一组环形沟槽栅，每组环形沟槽栅至少包括两条由内而外依次环绕排列的环形沟槽栅；所述栅极金属线将各环形沟槽栅并联起来，并连接至所述栅极焊盘。本发明在MOSFET芯片的版图布局设计时，将沟槽栅设置为环形，并优化栅极连接的方式，通过这种布局结构及其延伸，可以减少芯片面积的浪费，增加有源区面积，使得有源区面积占芯片总面积的比例最大化。在排除其它因素情况下，有源区面积占芯片总面积的比例越大，可以设计更多的原胞结构，从而使漏源导通电阻Rdson更小，使得MOSFET芯片性能得到提升。
Description
技术领域
本发明属于半导体器件领域，涉及一种MOSFET芯片布局结构。
背景技术
集成电路版图(integrated circuit layout)，是真实集成电路物理情况的平面几何形状描述。集成电路版图是集成电路设计中最底层步骤物理设计的成果，物理设计通过布局、布线技术将逻辑综合的成果——门级的网表转换成物理版图文件，这个文件包含了各个硬件单元在芯片上的形状、面积和位置信息。版图设计的结果必须遵守制造工艺、时序、面积、功耗等的约束。版图设计是借助电子设计自动化工具来完成的。集成电路版图完成后，整个集成电路设计流程基本结束。随后，半导体加工厂会接收版图文件，利用具体的半导体器件制造技术，来制造实际的硬件电路。
如果以标准的工业流程进行集成电路制造，即化学、热学以及一些与光刻有关的变量可以得到精确控制，那么最终制造出的集成电路的行为在很大程度上取决于不同“几何形状”之间的相互连接以及位置决定。集成电路布局工程师的工作是将组成集成电路芯片的所有组件安置和连接起来，并符合预先的技术要求。通常这些技术要求包括性能、尺寸和制造可行性。在版图图形中，不同颜色图形形状可以分别代表金属、二氧化硅或组成集成电路组件的其他半导体层。同时，版图可以提供导体、隔离层、接触、通孔、掺杂注入层等方面的信息。
生成的版图必须经过一系列被称为物理验证的检查流程。设计人员必须使版图满足制造工艺、设计流程和电路性能三方面带来的约束条件。其中，制造工艺往往要求电路符合最小线宽等工艺限制，而功率耗费、占用面积也是考虑的因素。
金属-氧化层半导体场效晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effect transistor)。MOSFET的原意是：MOS(Metal OxideSemiconductor金属氧化物半导体)，FET(Field Effect Transistor场效应晶体管)，即以金属层(M)的栅极隔着氧化层(O)利用电场的效应来控制半导体(S)的场效应晶体管。
功率晶体管一般用于控制功率电子器件合理工作，通过功率电子器件为负载提供大功率的输出。功率晶体管已广泛应用于控制功率输出，高频大功率晶体管的应用电子设备的扫描电路中，如彩电，显示器，示波器，大型游戏机的水平扫描电路，视放电路，发射极的功率放大器等，亦广泛应用到例如对讲机，手机的射频输出电路，高频振荡电路和高速电子开关电路等电路中。
功率场效应晶体管分为结型和绝缘栅型，但通常主要指绝缘栅型中的MOS型(Metal Oxide Semiconductor FET)，简称功率MOSFET(Power MOSFET)。功率MOSFET按导电沟道种类可分为P沟道和N沟道，按栅极电压幅值可分为耗尽型和增强型。其中，耗尽型的特点为：当栅极电压为零时漏源极之间就存在导电沟道；增强型的特点为：对于N(P)沟道器件，栅极电压大于(小于)零时才存在导电沟道。功率MOSFET主要是N沟道增强型。
作为功率MOSFET来说，有两项参数是最重要的。一个是RDS(ON)，即通态时的漏源电阻。另一个是QG，即栅极电荷，实际即栅极电容。为了提高功率MOSFET的性能，需要尽量降低RDS(ON)。沟道电阻是RDS(ON)的一个重要组成部分。沟道电阻，即栅极下沟道的电阻。当前功率MOSFET发展的一个重要趋势就是把单个原胞的面积愈做愈小，原胞的密度愈做愈高，其原因就是为了降低沟道电阻。
为进一步增加原胞密度，也可以采用挖槽工艺。通常称为TRENCH(沟槽)MOSFET。沟槽结构的沟道是纵向的，所以其占有面积比横向沟道为小，从而可进一步增加原胞密度。
随着科技的发展，对MOSFET芯片的要求越来越高，如何进一步合理安排MOSFET版图布局，使得有源区面积占芯片总面积的比例最大化，以设计更多的原胞结构，进一步降低漏源导通电阻RDS(ON)，成为本领域技术人员亟待解决的一个技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MOSFET芯片布局结构，用于解决现有技术中功率晶体管的漏源导通电阻有待进一步降低的问题。
为实现上述目的及其他相关目的，本发明提供一种MOSFET芯片布局结构，所述MOSFET芯片包括栅极焊盘、栅极金属线及至少一组环形沟槽栅，每组环形沟槽栅至少包括两条由内而外依次环绕排列的环形沟槽栅；所述栅极金属线将各环形沟槽栅并联起来，并连接至所述栅极焊盘。
可选地，所述MOSFET芯片包括两组环形沟槽栅，所述环形沟槽栅为跑道型，两组环形沟槽栅的直线部分互相平行，且两组环形沟槽栅的中心连线垂直所述环形沟槽栅的直线部分。
可选地，所述栅极焊盘位于两组环形沟槽栅第一端弧形部分之间的区域内，所述栅极金属线包括依次相连并围成四方形的第一段、第二段、第三段及第四段，其中，所述栅极金属线的第一段垂直连接两组环形沟槽栅的每条直线部分，所述栅极金属线的第二段及第三段靠近两组环形沟槽栅外侧并分别垂直连接于所述栅极金属线的第一段两端，所述栅极金属线的第四段靠近两组环形沟槽栅第一端，且两端分别连接所述栅极金属线的第二段及第三段；所述栅极焊盘连接于所述栅极金属线的第四段内侧。
可选地，所述栅极金属线的第一段经过两组环形沟槽栅的中心连线。
可选地，所述MOSFET芯片包括一组环形沟槽栅，所述栅极焊盘位于所述环形沟槽栅内部，所述栅极金属线为直线型，所述栅极金属线一端与所述栅极焊盘连接，另一端由内而外依次并联连接所有环形沟槽栅。
可选地，所述环形沟槽栅为跑道型，所述栅极金属线并联连接环形沟槽栅的直线部分。
可选地，所述环形沟槽栅为跑道型，所述栅极金属线并联连接环形沟槽栅的弧线部分。
可选地，所述栅极焊盘位于所述环形沟槽栅中心。
可选地，所述MOSFET芯片为纵向MOSFET，自下而上依次包括漏区、漂移区、沟道区及源区，所述环形沟槽栅从所述源区表面向下延伸至所述漂移区中。
如上所述，本发明的MOSFET芯片布局结构，具有以下有益效果：本发明在MOSFET芯片的版图布局设计时，将沟槽栅设置为环形，并优化栅极连接的方式，通过这种布局结构及其延伸，可以减少芯片面积的浪费，增加有源区面积，使得有源区面积占芯片总面积的比例最大化。在排除其它因素情况下，有源区面积占芯片总面积的比例越大，可以设计更多的原胞结构，从而使漏源导通电阻Rdson更小，使得MOSFET芯片性能得到提升。通过优化环形沟槽栅的形状及排布，以及栅极焊盘的位置，本发明的MOSFET芯片布局结构不仅适用于大面积芯片，也适用于小面积管芯，具有广泛的应用基础。
附图说明
图1显示为本发明的MOSFET芯片布局结构在实施例一中的俯视示意图。
图2显示为本发明的MOSFET芯片布局结构在实施例二中的俯视示意图。
图3显示为图2所示结构的A-A向剖面图。
元件标号说明
1 MOSFET芯片
2 栅极焊盘
3 栅极金属线
31 第一段
32 第二段
33 第三段
34 第四段
4 环形沟槽栅
41 栅极多晶硅
42 栅氧化层
5 漏区
6 漂移区
7 沟道区
8 源区
9 绝缘层
10 接触孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种MOSFET芯片布局结构，请参阅图1，显示为所述MOSFET芯片的俯视示意图，如图所示，所述MOSFET芯片1包括栅极焊盘2、栅极金属线3及至少一组环形沟槽栅4，每组环形沟槽栅至少包括两条由内而外依次环绕排列的环形沟槽栅4；所述栅极金属线3将各环形沟槽栅4并联起来，并连接至所述栅极焊盘2。
本实施例中，所述MOSFET芯片1以包括两组环形沟槽栅4为例，每组环形沟槽栅以包括5条环形沟槽栅为例。
具体的，所述环形沟槽栅4优选为跑道型，即所述环形沟槽栅4包括一对相对的直线部分及一对相对的弧线部分。本实施例中，两组环形沟槽栅的直线部分互相平行排列，且两组环形沟槽栅的中心连线垂直所述环形沟槽栅的直线部分，即两组环形沟槽栅纵向中心对齐排列。
具体的，所述栅极焊盘2位于两组环形沟槽栅4第一端弧形部分之间的区域内，所述栅极金属线3包括依次相连并围成四方形的第一段31、第二段32、第三段33及第四段34，其中，所述栅极金属线3的第一段31垂直连接两组环形沟槽栅的每条直线部分，所述栅极金属线3的第二段32及第三段33靠近两组环形沟槽栅外侧并分别垂直连接于所述栅极金属线3的第一段31两端，所述栅极金属线3的第四段34靠近两组环形沟槽栅第一端，且两端分别连接所述栅极金属线3的第二段32及第三段33；所述栅极焊盘2连接于所述栅极金属线3的第四段34内侧。
具体的，所述栅极金属线3的第一段31可以经过两组环形沟槽栅的中心连线，即位于芯片中心区域，也可以位于所述中心连线左侧或右侧。本实施例中，所述栅极金属线3的第一段31优选为经过两组环形沟槽栅的中心连线，将芯片一分为二。
此外，源极金属可以在栅极焊盘及栅极金属线周围按预设图形设置，此处不应过分限制本发明的保护范围。
相对于常规芯片(栅极金属线通常包围整个芯片边缘)，本发明的芯片布局结构取消了芯片右侧的栅极金属线(如图1中虚线所示)，从而获得了更多有源区面积，且本发明将沟槽栅设置为环形，并将栅极焊盘布局于两组环形沟槽栅端部之间的空闲区域内，从而充分利用了芯片面积，且使得两组环形沟槽栅相对于共用的栅极焊盘对称布置，优化了栅极连接的方式，在相同的芯片面积下，可以设置更多的原胞结构，从而进一步降低漏源导通电阻Rdson，使得MOSFET芯片性能得到提升。
本实施例的MOSFET芯片布局结构适用于大面积芯片，栅极金属线3的第一段31连接垂直连接两组环形沟槽栅的每条直线部分，即跑道中心两侧的直线部分沟槽栅均被连接，栅极金属线与每条环形沟槽栅连接两次，这种连接方式可以降低连接电阻，并增加连接的可靠性。
实施例二
本实施例与实施例一采用基本相同的技术方案，不同之处在于，实施例一中，MOSFET芯片包括两组环形沟槽栅，而本实施例中，MOSFET芯片仅包括一组环形沟槽栅。
请参阅图2，显示为本实施例中所述MOSFET芯片的俯视示意图，如图所示，所述MOSFET芯片1包括栅极焊盘2、栅极金属线3及一组环形沟槽栅4，所述栅极金属线3将各环形沟槽栅4并联起来，并连接至所述栅极焊盘2。
本实施例中，该组环形沟槽栅以包括3条环形沟槽栅为例，各条环形沟槽栅由内而外依次环绕排列。
具体的，所述栅极焊盘2位于所述环形沟槽栅4内部，所述栅极金属线3为直线型，所述栅极金属线3一端与所述栅极焊盘2连接，另一端由内而外依次并联连接所有环形沟槽栅。即对于每条环形沟槽栅，所述栅极金属线3仅与其连接一次。
作为示例，所述环形沟槽栅4优选为跑道型，所述栅极金属线3可以并联连接环形沟槽栅4的直线部分，也可以并联连接环形沟槽栅的弧线部分。图2所示为栅极金属线3并联连接环形沟槽栅4的直线部分的情形。
本实施例中，所述栅极焊盘2在所述环形沟槽栅内部并靠近端部，在另一实施例中，所述栅极焊盘2也可以位于所述环形沟槽栅中心。
本实施例的MOSFET芯片布局结构适用于小面积管芯，栅极焊盘放置在环区内部，从而获得更多有源区面积，在相同的芯片面积下，可以设计更多的原胞结构，从而使得漏源导通电阻Rdson更小。由于管芯面积较小，栅极金属线仅连接环形沟槽栅一次也具有很高的可靠性，且连接电阻也不会太大。
实施例三
本发明的MOSFET芯片布局结构适用于各种采用沟槽栅的场效应晶体管结构，本实施例中，所述MOSFET芯片以纵向MOSFET为例，可采用实施例一、实施例二的任一种布局结构。
以实施例二中的MOSFET芯片布局结构为例，请参阅图3，显示为图2所示结构的A-A向剖视图，如图所示，所述MOSFET芯片自下而上依次包括漏区5、漂移区6、沟道区7及源区8，所述环形沟槽栅4从所述源区8表面向下延伸至所述漂移区6中。
作为示例，所述漏区5为N型重掺杂，所述漂移区为6型掺杂，所述沟道区7为P型掺杂，所述源区8为N型重掺杂。所述环形沟槽栅包括栅极多晶硅41及包围所述栅极多晶硅41底部及侧面的栅氧化层42。所述栅极金属线3形成于芯片表面并通过穿通绝缘层9的接触孔10与所述多晶硅栅极连接。
本实施例的MOSFET芯片可以作为功率场效应晶体管，其在器件处于导通状态时具有非常低的导通电阻，最小化器件本身的功率损耗，当器件处于关断状态时，能拥有足够高的反向击穿电压。
需要指出的是，本实施例仅为一个示例，在其它实施例中，所述MOSFET芯片还可以采用其它现有类型，其采用本发明的布局结构，此处不应过分限制本发明的保护范围。
综上所述，本发明在MOSFET芯片的版图布局设计时，将沟槽栅设置为环形，并优化栅极连接的方式，通过这种布局结构及其延伸，可以减少芯片面积的浪费，增加有源区面积，使得有源区面积占芯片总面积的比例最大化。在排除其它因素情况下，有源区面积占芯片总面积的比例越大，可以设计更多的原胞结构，从而使漏源导通电阻Rdson更小，使得MOSFET芯片性能得到提升。通过优化环形沟槽栅的形状及排布，以及栅极焊盘的位置，本发明的MOSFET芯片布局结构不仅适用于大面积芯片，也适用于小面积管芯，具有广泛的应用基础。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种MOSFET芯片布局结构，其特征在于，所述MOSFET芯片包括栅极焊盘、栅极金属线及至少一组环形沟槽栅，每组环形沟槽栅至少包括两条由内而外依次环绕排列的环形沟槽栅；所述栅极金属线将各环形沟槽栅并联起来，并连接至所述栅极焊盘；所述MOSFET芯片为纵向MOSFET，自下而上依次包括漏区、漂移区、沟道区及源区，所述环形沟槽栅从所述源区表面向下延伸至所述漂移区中。
2.根据权利要求1所述的MOSFET芯片布局结构，其特征在于：所述MOSFET芯片包括两组环形沟槽栅，所述环形沟槽栅为跑道型，两组环形沟槽栅的直线部分互相平行，且两组环形沟槽栅的中心连线垂直所述环形沟槽栅的直线部分。
3.根据权利要求2所述的MOSFET芯片布局结构，其特征在于：所述栅极焊盘位于两组环形沟槽栅第一端弧形部分之间的区域内，所述栅极金属线包括依次相连并围成四方形的第一段、第二段、第三段及第四段，其中，所述栅极金属线的第一段垂直连接两组环形沟槽栅的每条直线部分，所述栅极金属线的第二段及第三段靠近两组环形沟槽栅外侧并分别垂直连接于所述栅极金属线的第一段两端，所述栅极金属线的第四段靠近两组环形沟槽栅第一端，且两端分别连接所述栅极金属线的第二段及第三段；所述栅极焊盘连接于所述栅极金属线的第四段内侧。
4.根据权利要求3所述的MOSFET芯片布局结构，其特征在于：所述栅极金属线的第一段经过两组环形沟槽栅的中心连线。
5.根据权利要求1所述的MOSFET芯片布局结构，其特征在于：所述MOSFET芯片包括一组环形沟槽栅，所述栅极焊盘位于所述环形沟槽栅内部，所述栅极金属线为直线型，所述栅极金属线一端与所述栅极焊盘连接，另一端由内而外依次并联连接所有环形沟槽栅。
6.根据权利要求5所述的MOSFET芯片布局结构，其特征在于：所述环形沟槽栅为跑道型，所述栅极金属线并联连接环形沟槽栅的直线部分。
7.根据权利要求5所述的MOSFET芯片布局结构，其特征在于：所述环形沟槽栅为跑道型，所述栅极金属线并联连接环形沟槽栅的弧线部分。
8.根据权利要求5所述的MOSFET芯片布局结构，其特征在于：所述栅极焊盘位于所述环形沟槽栅中心。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410605123.8A CN104300001B (zh) | 2014-10-31 | 2014-10-31 | 一种mosfet芯片布局结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410605123.8A CN104300001B (zh) | 2014-10-31 | 2014-10-31 | 一种mosfet芯片布局结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104300001A CN104300001A (zh) | 2015-01-21 |
| CN104300001B true CN104300001B (zh) | 2017-06-13 |
Family
ID=52319661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410605123.8A Active CN104300001B (zh) | 2014-10-31 | 2014-10-31 | 一种mosfet芯片布局结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104300001B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658293A (zh) * | 2017-08-29 | 2018-02-02 | 上海芯导电子科技有限公司 | 一种mosfet芯片的版图结构及mosfet芯片 |
| CN113228417B (zh) | 2018-12-29 | 2022-12-06 | 华为技术有限公司 | 一种多频段射频前端器件，多频段接收机及多频段发射机 |
| CN112768447A (zh) * | 2021-01-11 | 2021-05-07 | 杭州士兰集昕微电子有限公司 | 逆导型绝缘栅双极型晶体管及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101499473A (zh) * | 2008-01-28 | 2009-08-05 | 株式会社电装 | 具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216385A (ja) * | 1999-01-26 | 2000-08-04 | Toyota Motor Corp | トレンチゲ―ト型半導体装置 |
| JP5348276B2 (ja) * | 2011-07-04 | 2013-11-20 | 株式会社デンソー | 半導体装置 |
-
2014
- 2014-10-31 CN CN201410605123.8A patent/CN104300001B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101499473A (zh) * | 2008-01-28 | 2009-08-05 | 株式会社电装 | 具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104300001A (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8173491B2 (en) | Standard cell architecture and methods with variable design rules | |
| CN102136496B (zh) | 半导体元件及半导体器件 | |
| JP5240614B2 (ja) | 集積回路レイアウトを自動的に形成する方法 | |
| CN105428349B (zh) | 集成电路结构 | |
| KR20190019952A (ko) | 핀 카운트에 기반한 확산을 위한 표준 셀 아키텍처 | |
| US9997626B2 (en) | NLDMOS device and method for manufacturing the same | |
| CN109314080B (zh) | 半导体集成电路装置 | |
| CN104300001B (zh) | 一种mosfet芯片布局结构 | |
| CN104362174B (zh) | Soi动态阈值晶体管 | |
| De Lima et al. | Modeling and characterization of overlapping circular-gate MOSFET and its application to power devices | |
| CN103730449A (zh) | 半导体装置用的先进法拉第屏蔽 | |
| CN106783840B (zh) | 一种标准单元库的版图结构 | |
| CN103855208A (zh) | 一种高压ldmos集成器件 | |
| CN104409503B (zh) | 多叉指栅极结构mosfet的版图设计 | |
| CN104638011B (zh) | 一种沟槽mosfet器件及其制作方法 | |
| US8458638B2 (en) | Cell library, integrated circuit, and methods of making same | |
| CN107221558B (zh) | 一种soi层变掺杂的bcd器件及其制造方法 | |
| CN105590958A (zh) | 双沟槽高压屏蔽的横向绝缘栅双极器件及其制备方法 | |
| US7265396B2 (en) | Semiconductor device | |
| CN105206608A (zh) | 一种双管芯的Trench MOSFET及其加工方法 | |
| CN208589441U (zh) | 电源管理芯片 | |
| CN204361105U (zh) | 一种沟槽mosfet器件 | |
| CN204424263U (zh) | 一种沟槽mosfet结构 | |
| CN108987391A (zh) | 电源管理芯片及其形成方法 | |
| CN103400839B (zh) | 高压esd器件版图结构以及包含该版图结构的芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 214135 D2 four, China International Innovation Network, China sensor network, No. 200 Linghu Avenue, new Wu District, Wuxi, Jiangsu. Patentee after: WUXI UNIGROUP MICROELECTRONICS CO.,LTD. Address before: 214000 Second Floor, G8 International Innovation Park, China Sensor Network, 200 Linghu Avenue, Wuxi New District, Jiangsu Province Patentee before: WUXI TONGFANG MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20240613 Address after: 100000 106A, Floor 1, B-1, Zhongguancun Dongsheng Science Park, 66 Xixiaokou Road, Haidian District, Northern Territory, Beijing Patentee after: ZIGUANG TONGXIN MICROELECTRONICS CO.,LTD. Country or region after: China Address before: 214135 Jiangsu Wuxi New District, 200, Linghu Road, China, four floor, D2 International Innovation Park, China sensor network. Patentee before: WUXI UNIGROUP MICROELECTRONICS CO.,LTD. Country or region before: China |