CN104362174B - Soi动态阈值晶体管 - Google Patents

Soi动态阈值晶体管 Download PDF

Info

Publication number
CN104362174B
CN104362174B CN201410675314.1A CN201410675314A CN104362174B CN 104362174 B CN104362174 B CN 104362174B CN 201410675314 A CN201410675314 A CN 201410675314A CN 104362174 B CN104362174 B CN 104362174B
Authority
CN
China
Prior art keywords
body contact
fork finger
grid structure
strip
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410675314.1A
Other languages
English (en)
Other versions
CN104362174A (zh
Inventor
陈静
吕凯
罗杰馨
柴展
何伟伟
黄建强
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201410675314.1A priority Critical patent/CN104362174B/zh
Publication of CN104362174A publication Critical patent/CN104362174A/zh
Application granted granted Critical
Publication of CN104362174B publication Critical patent/CN104362174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提出了一种SOI动态阈值晶体管，包括半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区、漏区及第一接触孔；栅极通过第一接触孔与体接触区相连接。通过采用体接触区公用的方法，可以提高体接触区利用率，降低寄生电容，同时，采用多边连接的方式，可以实现较低的栅电阻。当器件处于截止状态时，器件阈值较高，泄露电流低，当器件处于开启状态时，由于体效应的影响，器件阈值电压降低，电流增大。因此器件可以具有陡峭的亚阈值斜率和较大的饱和电流，同时，器件工作电压低，十分适用于低功耗应用。采用本发明的设计方法，可以改善寄生电阻电容，在射频应用领域具有一定的应用价值。

Description

SOI动态阈值晶体管
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种SOI动态阈值晶体管。
背景技术
随着半导体技术的不断发展，金属氧化物半导体场效应晶体管(MOSFET)广泛应用于集成电路设计中。对于手持应用，如手机，音乐播放器，平板电脑等应用来说，较低的功耗可以大大延长设备的使用时间。绝缘硅技术(SOI)，由于具有埋氧层，其寄生电容低，器件的直接频率相对于体硅技术更高，而且，SOI技术实现了单个器件的全介质隔离，消除了闩锁效应，并且泄漏电流低，十分适合低功耗，高性能的应用领域。同时，动态阈值晶体管的出现，使得SOI器件和电路功耗大大降低，同时也抑制了浮体效应。随着高阻衬底的应用，绝缘硅衬底上集成高品质的集成电感成为可能，且集成度更高，同时由于其抗串扰能力强，在SoC芯片领域具有有数，有利于数字、模拟、射频电路的集成。相对于射频技术中广泛使用的化合物技术，其成本低廉，更适合民用消费类电子。基于以上优点，绝缘硅技术在射频技术领域获得了广泛的关注。SOI动态阈值晶体管一般采用栅极与体接触区域相连接的方式实现动态阈值控制，然后，体接触区会增加器件的寄生效应，如寄生电阻、寄生电容，从而会影响器件的射频性能，尤其是震荡频率降低了器件的截止频率和振荡频率，如何改善器件的频率特性一直是器件工作着的研究重点。
发明内容
鉴于现有技术中的缺陷，本发明的目的是提供一种经过优化的SOI动态阈值晶体管的设计方法，该方法可以有效的减小寄生电阻和寄生电容，提高最大震荡频率,尤其是针对插指数较少的应用条件下，相对于传统的设计方法，效果明显。
为实现上述目的及其他相关目的，本发明提供一种SOI动态阈值晶体管，所述SOI动态阈值晶体管至少包括：半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区、漏区及第一接触孔；所述第一多叉指栅极结构与所述第二多叉指栅极结构均包括：两个平行分布的第一条状栅极及多个位于所述两个第一条状栅极之间且与所述第一条状栅极垂直连接的第二条状栅极；所述第一条状栅极及第二条状栅极将所述半导体衬底隔成多个区域，所述源区及漏区交替分布于所述多个区域内；所述体接触区为多个，平行分布于所述第一多叉指栅极结构及所述第二多叉指栅极结构之间，为所述第一多叉指栅极结构及所述第二多叉指栅极结构所共用；靠近所述体接触区的两个第一条状栅极通过所述第一接触孔与所述体接触区相连接。
优选地，所述靠近体接触区的两个所述第一条状栅极分别横跨所有所述体接触区，且与所述体接触区部分重叠；所述靠近体接触区的两个第一条状栅极之间相隔一定的间距。
优选地，所述第一接触孔横跨所述靠近体接触区的两个第一条状栅极之间的体接触区部分，其两端分别位于所述靠近体接触区的两个第一条状栅极与所述体接触区重叠的区域。
优选地，所述第一多叉指栅极结构及所述第二多叉指栅极结构均包括位于所述半导体衬底上的栅介质层及位于所述栅介质层上的栅极材料层。
优选地，位于所述靠近体接触区的两个第一条状栅极与所述体接触区重叠的区域内的第一接触孔的端部贯穿所述栅极材料层，所述第一接触孔端部的底部位于所述栅介质层的上表面。
优选地，所述第一多叉指栅极结构内的栅极与所述第二多叉指栅极结构内的栅极通过金属线并联。
优选地，所述第一多叉指栅极结构内的各个所述漏区分别通过金属线短接，所述第二多叉指栅极结构内的各个所述漏区通过金属线短接；所述第一多叉指栅极结构内的漏区与所述第二多叉指栅极结构内的漏区通过金属线并联。
优选地，所述第一多叉指栅极结构与所述第二多叉指栅极结构对称地分布在所述体接触区的两端。
优选地，所述体接触区的数量与每个多叉指栅极结构内的所述第二条状栅极的数量相同，所述体接触区与所述第一条状栅极垂直；且每个所述体接触区位于其两端的所述第二条状栅极在所述半导体衬底上的投影连线上。
优选地，所述SOI动态阈值晶体管还包括虚拟栅极，所述虚拟栅极分别位于所述第一多叉指栅极结构及所述第二多叉指栅极结构的两端，且位于每个多叉指栅极结构内的所述两个第一条状栅极之间的区域，与每个多叉指栅极结构内的所述第一条状栅极及所述第二条状栅极均相隔一定的间距。
如上所述，本发明的SOI动态阈值晶体管，具有以下有益效果：(1)相比较普通的SOI动态阈值晶体管，其有源区的利用率高，在相同总的栅宽条件下，体接触区域面积减小了一半，集成度可以提高；(2)体接触区被其两侧有源区公用，金属连线所占面积降低，可以降低寄生电容；(3)相比较普通的动态阈值晶体管，将体接触区与栅极在晶体管中间实现互连，可以减小沿着宽度方向的体电阻，从而改善了晶体管的射频性能；(4)在不增加布线难度的情况下实现第一多叉指栅极结构及第二多叉指栅极结构的并联，减小了栅极电阻；(5)在不增加布线难度的情况下实现第一多叉指栅极结构内的漏区与第二多叉指栅极结构内的漏区的并联，减小了漏区电阻(6)具有陡峭的亚阈值斜率和较大的饱和电流；具有较低的工作电压，十分适用于低功耗应用。
附图说明
图1显示为本发明的SOI动态阈值晶体管的俯视结构示意图。
图2显示为本发明的SOI动态阈值晶体管沿AA’截面的结构示意图。
图3显示为本发明的SOI动态阈值晶体管沿BB’截面的结构示意图。
元件标号说明
10 半导体衬底
101 背衬底
102 埋氧层
103 顶层硅
20 第一多叉指栅极结构
201 第一条状栅极
202 第二条状栅极
2021 栅介质层
2022 栅极材料层
21 第二多叉指栅极结构
22 虚拟栅极
30 体接触区
31 体区
40 源区
50 漏区
60 金属线层
70 第一接触孔
71 第二接触孔
80 隔离结构
90 第一导电类型离子注入区
91 第二导电类型离子注入区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供一种SOI动态阈值晶体管，所述SOI动态阈值晶体管至少包括：半导体衬底10、第一多叉指栅极结构20、第二多叉指栅极结构21、体接触区30、源区40、漏区50及第一接触孔70；所述第一多叉指栅极结构20与所述第二多叉指栅极结构21均包括：两个平行分布的第一条状栅极201及多个位于所述两个第一条状栅极201之间且与所述第一条状栅极201垂直连接的第二条状栅极202；所述第一条状栅极201及所述第二条状栅极202将所述半导体衬底10隔成多个区域，所述源区40及漏区50交替分布于所述多个区域内；所述体接触区30为多个，平行分布于所述第一多叉指栅极结构20及所述第二多叉指栅极结构21之间，为所述第一多叉指栅极结构20及所述第二多叉指栅极结构21所共用；靠近所述体接触区30的两个所述第一条状栅极201通过所述第一接触孔70与所述体接触区30相连接。将一个所述体接触区30为两边的所述第一多叉指栅极结构20及所述第二多叉指栅极结构21共用并进行有效地体接触，相较于传统的SOI动态阈值晶体管，在总的栅宽不便的前提下，体接触区的面积减小了一半，节省了器件在芯片中所占的空间，提高了器件的集成度；同时，使得金属连线所占的面积降低，进而有效地降低器件的寄生电容。将所述体接触区30与所述栅极通过所述第一接触孔70相连接，相较于现有的动态阈值晶体管来说，由于所述栅极与所述体接触区30是在晶体管内上下连接，这就减小了器件沿着宽度方向的体电阻，从而改善了晶体管的射频性能。
具体的，所述靠近体接触区30的两个所述第一条状栅极201分别横跨所有所述体接触区30，所述靠近体接触区30的两个第一条状栅极201与所述体接触区30部分重叠，且所述两个第一条状栅极201之间相隔一定的间距。
具体的，所述靠近体接触区30的两个所述第一条状栅极201通过第一接触孔70相连接，即如图1中所示，所述第一接触孔70横跨所述靠近体接触区30的两个第一条状栅极201之间的体接触区30部分，其两端分别位于所述靠近体接触区30的两个第一条状栅极201与所述体接触区30重叠的区域。
具体的，所述半导体衬底10可以为SOI衬底、体硅衬底、GaAs衬底、GaN衬底、InP衬底等，优选地，本实施例中，所述半导体衬底10为SOI衬底。
具体的，所述多叉指栅极结构还包括第一有源区(未示出)、第二有源区(未示出)及连接所述第一有源区及第二有源区的多个支有源区(未示出)。所述第一多叉指栅极结构20内的所述第二条状栅极202、所述源区40及所述漏区50均位于所述第一有源区对应的区域；所述第二多叉指栅极结构21内的所述第二条状栅极202、所述源区40及所述漏区50均位于所述第二有源区对应的区域；所述体接触区30位于所述支有源区对应的区域。即所述第一有源区与所述第一多叉指栅极结构20内的所述第二条状栅极202、所述源区40及所述漏区50所在的区域相重合；所述第二有源区与所述第二多叉指栅极结构21内的所述第二条状栅极202、所述源区40及所述漏区50所在的区域相重合；所述支有源区对应的区域与所述体接触区30所在的区域重合。
具体的，所述源区40及所述漏区50通过对第一导电类型离子注入区域90内的第一有源区及第二有源区进行第一导电类型的离子注入而形成；所述体接触区30通过对第二导电类型离子注入区域91进行第二导电类型的离子注入而形成。
具体的，所述第一多叉指栅极结构20与所述第二多叉指栅极结构21对称地分布在所述体接触区30的两端。所述体接触区30的数量与每个多叉指栅极结构内的所述第二条状栅极202的数量相同，所述体接触区30与所述第一条状栅极201垂直；且每个所述体接触区30位于其两端的所述第二条状栅极202在所述半导体衬底10上的投影连线上。
具体的，所述第一多叉指栅极结构20内的各个所述漏区50经由第二接触孔71通过金属线(未示出)短接，所述第二多叉指栅极结构21内的各个所述漏区50经由第二接触孔71通过金属线短接；所述第一多叉指栅极结构20内的漏区50与所述第二多叉指栅极结构21内的漏区50通过金属线并联。在不增加布线难度的情况下将所述第一多叉指栅极结构20内的漏区50与所述第二多叉指栅极结构21内的漏区50通过金属线并联，可以有效地降低漏区电阻，提高器件的性能，并在一定程度上降低电流在漏区电阻上的功耗。
具体的，所述第一多叉指栅极结构20内的栅极与所述第二多叉指栅极结构21内的栅极经由第二接触孔71通过金属线并联。在不增加布线难度的情况下将所述第一多叉指栅极结构20内的栅极与所述第二多叉指栅极结构21内的栅极通过金属线并联，可以有效地降低器件的栅极电阻。需要说明的是，所述第一多叉指栅极结构20内的栅极及所述第二多叉指栅极结构21内的栅极均由远离所述体接触区30的第一条状栅极201引出，即在远离所述体接触区30的第一条状栅极201上方形成连接所述栅极及金属线层的第二接触孔71最终实现所述第一多叉指栅极结构20内的栅极与所述第二多叉指栅极结构21内的栅极的并联。
具体的，所述SOI动态阈值晶体管还可以包括虚拟栅极22，所述虚拟栅极22分别位于所述第一多叉指栅极结构20及所述第二多叉指栅极结构21的两端，且位于每个多叉指栅极结构内的所述两个第一条状栅极201之间的区域，与每个多叉指栅极结构内的所述第一条状栅极201及所述第二条状栅极202均相隔一定的间距。
如图2所示，图2为图1沿AA’截面的结构示意图。由图2可知，所述半导体衬底10为SOI衬底，由下至上依次包括背衬底101、埋氧层102和顶层硅103；所述顶层硅103内形成有体区31、与所述体区31相连接的所述体接触区30及位于所述体区31远离所述体接触区30一侧的隔离结构80；所述半导体衬底10上形成有栅极，所述栅极包括结合于所述半导体衬底10上的栅介质层2021及位于所述栅介质层2021上的栅极材料层2022；所述第一接触孔70将所述栅极及所述体接触区30上下连接。所述栅介质层2021的材料可以为二氧化硅、氮化硅或高k介质材料等，所述栅极材料层2022的材料可以为多晶硅等。需要说明的是，以上所列举的几种材料仅为本发明的几种优选方案，在实际的生产中，并不限定于此。
具体的，位于所述靠近体接触区30的两个第一条状栅极201与所述体接触区30重叠的区域内的第一接触孔70的端部贯穿所述栅极材料层2022，所述第一接触孔70端部的底部位于所述栅介质层2021的上表面。
需要说明的是，所述第二条状栅极202的上方及四周形成有隔离介质层(未示出)，所述第一接触孔70形成于所述隔离介质层内，所述金属线层60形成于隔离介质层上方。
如图3所示，图3为图1沿BB’截面的结构示意图。由图3可知，所述体区9将各所述源区40及各漏区50隔开。
需要说明的是，所述SOI动态阈值晶体管还包括用于隔离各栅极、金属线及覆盖于漏区、源区及体接触区上的介质层，本实施例的附图中并未予以示出。
本发明的SOI动态阈值晶体管的制作方法至少包括以下步骤：
步骤一：提供一半导体衬底，在所述半导体衬底上形成有源区；
步骤二：在形成有有源区的半导体衬底上生长栅介质层；
步骤三：在所述栅介质层上形成栅极材料层；
步骤四：对源区及漏区所对应的区域进行离子注入，所注入的离子为第一导电类型的离子，第一导电类型的离子注入区域为图1中的第一导电类型离子注入区域90；
步骤五：对体接触区对应的区域进行离子注入，所注入的离子为第二导电类型的离子，所述第二导电类型的离子注入区域为图1中的第二导电类型离子注入区域91；
步骤六：刻蚀形成接触孔；
步骤七：沉积金属形成金属电极的互联。
具体的，所述第一导电类型的离子可以为N型离子，而此时所述第二导电类型的离子为P型离子。
具体的，所述第一导电类型的离子可以为P型离子，而此时所述第二导电类型的离子为N型离子。
综上所述，本发明提出了一种SOI动态阈值晶体管，本发明的SOI动态阈值晶体管通过采用体接触区公用的方法，可以提高体接触区利用率，降低寄生电容，同时，采用多边连接的方式，可以实现较低的栅电阻。当器件处于截止状态时，器件阈值较高，泄露电流低，当器件处于开启状态时，由于体效应的影响，器件阈值电压降低，电流增大。因此器件可以具有陡峭的亚阈值斜率和较大的饱和电流，同时，器件工作电压低，十分适用于低功耗应用。采用本发明的设计方法，可以改善寄生电阻电容，在射频应用领域具有一定的应用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种SOI动态阈值晶体管，其特征在于，包括：半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区、漏区及第一接触孔；
所述第一多叉指栅极结构与所述第二多叉指栅极结构均包括：两个平行分布的第一条状栅极及多个位于所述两个第一条状栅极之间且与所述第一条状栅极垂直连接的第二条状栅极；所述第一条状栅极及第二条状栅极将所述半导体衬底隔成多个区域，所述源区及漏区交替分布于所述多个区域内；
所述体接触区为多个，平行分布于所述第一多叉指栅极结构及所述第二多叉指栅极结构之间，为所述第一多叉指栅极结构及所述第二多叉指栅极结构所共用；
靠近所述体接触区的两个第一条状栅极通过所述第一接触孔与所述体接触区相连接。
2.根据权利要求1所述的SOI动态阈值晶体管，其特征在于：所述靠近体接触区的两个第一条状栅极分别横跨所有所述体接触区，且与所述体接触区部分重叠；所述靠近体接触区的两个第一条状栅极之间相隔有间距。
3.根据权利要求2所述的SOI动态阈值晶体管，其特征在于：所述第一接触孔横跨所述靠近体接触区的两个第一条状栅极之间的体接触区部分，其两端分别位于所述靠近体接触区的两个第一条状栅极与所述体接触区重叠的区域。
4.根据权利要求3所述的SOI动态阈值晶体管，其特征在于：所述第一多叉指栅极结构及所述第二多叉指栅极结构均包括位于所述半导体衬底上的栅介质层及位于所述栅介质层上的栅极材料层。
5.根据权利要求4所述的SOI动态阈值晶体管，其特征在于：位于所述靠近体接触区的两个第一条状栅极与所述体接触区重叠的区域内的第一接触孔的端部贯穿所述栅极材料层，所述第一接触孔端部的底部位于所述栅介质层的上表面。
6.根据权利要求1所述的SOI动态阈值晶体管，其特征在于：所述第一多叉指栅极结构内的栅极与所述第二多叉指栅极结构内的栅极通过金属线并联。
7.根据权利要求1所述的SOI动态阈值晶体管，其特征在于：所述第一多叉指栅极结构内的各个所述漏区分别通过金属线短接，所述第二多叉指栅极结构内的各个所述漏区通过金属线短接；所述第一多叉指栅极结构内的漏区与所述第二多叉指栅极结构内的漏区通过金属线并联。
8.根据权利要求1所述的SOI动态阈值晶体管，其特征在于：所述第一多叉指栅极结构与所述第二多叉指栅极结构对称地分布在所述体接触区的两端。
9.根据权利要求8所述的SOI动态阈值晶体管，其特征在于：所述体接触区的数量与每个多叉指栅极结构内的所述第二条状栅极的数量相同，所述体接触区与所述第一条状栅极垂直；且每个所述体接触区位于其两端的所述第二条状栅极在所述半导体衬底上的投影连线上。
10.根据权利要求1至9中任一项所述的SOI动态阈值晶体管，其特征在于：所述SOI动态阈值晶体管还包括虚拟栅极，所述虚拟栅极分别位于所述第一多叉指栅极结构及所述第二多叉指栅极结构的两端，且位于每个多叉指栅极结构内的所述两个第一条状栅极之间的区域，与每个多叉指栅极结构内的所述第一条状栅极及所述第二条状栅极均相隔有间距。
CN201410675314.1A 2014-11-21 2014-11-21 Soi动态阈值晶体管 Active CN104362174B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410675314.1A CN104362174B (zh) 2014-11-21 2014-11-21 Soi动态阈值晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410675314.1A CN104362174B (zh) 2014-11-21 2014-11-21 Soi动态阈值晶体管

Publications (2)

Publication Number Publication Date
CN104362174A CN104362174A (zh) 2015-02-18
CN104362174B true CN104362174B (zh) 2017-05-17

Family

ID=52529418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410675314.1A Active CN104362174B (zh) 2014-11-21 2014-11-21 Soi动态阈值晶体管

Country Status (1)

Country Link
CN (1) CN104362174B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895703B (zh) * 2016-04-15 2019-09-13 中国科学院上海微系统与信息技术研究所 N型动态阈值晶体管、制备方法及提高工作电压的方法
CN105845733B (zh) * 2016-04-15 2019-09-13 中国科学院上海微系统与信息技术研究所 P型动态阈值晶体管、制备方法及提高工作电压的方法
CN105870186B (zh) * 2016-04-15 2019-09-13 中国科学院上海微系统与信息技术研究所 P型动态阈值晶体管、制备方法及提高工作电压的方法
CN105895702B (zh) * 2016-04-15 2019-09-13 中国科学院上海微系统与信息技术研究所 N型动态阈值晶体管、制备方法及提高工作电压的方法
CN105845734B (zh) * 2016-04-15 2019-09-13 中国科学院上海微系统与信息技术研究所 P型动态阈值晶体管、制备方法及提高工作电压的方法
CN105742366B (zh) * 2016-04-15 2019-09-13 中国科学院上海微系统与信息技术研究所 N型动态阈值晶体管、制备方法及提高工作电压的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906387B1 (en) * 2003-10-15 2005-06-14 Altera Corporation Method for implementing electro-static discharge protection in silicon-on-insulator devices
CN100343949C (zh) * 2004-02-27 2007-10-17 富士通株式会社 微开关元件的制备方法及微开关元件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4781620B2 (ja) * 2003-08-12 2011-09-28 ルネサスエレクトロニクス株式会社 静電気放電保護素子
US20050127475A1 (en) * 2003-12-03 2005-06-16 International Business Machines Corporation Apparatus and method for electronic fuse with improved esd tolerance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906387B1 (en) * 2003-10-15 2005-06-14 Altera Corporation Method for implementing electro-static discharge protection in silicon-on-insulator devices
CN100343949C (zh) * 2004-02-27 2007-10-17 富士通株式会社 微开关元件的制备方法及微开关元件

Also Published As

Publication number Publication date
CN104362174A (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
CN104362174B (zh) Soi动态阈值晶体管
CN101630681B (zh) 具有单片集成的rc缓冲器的功率器件
CN101752368B (zh) 具有可变设计规则的标准单元架构和方法
CN103972303A (zh) 二极管、esd保护电路及其制造方法
CN106252328B (zh) 半导体装置
US20150021658A1 (en) Semiconductor device and method for fabricating the same
CN104409503B (zh) 多叉指栅极结构mosfet的版图设计
CN105845734B (zh) P型动态阈值晶体管、制备方法及提高工作电压的方法
CN104218020A (zh) 接地屏蔽结构及半导体器件
CN106024784A (zh) 包括场效应晶体管的半导体装置
CN106558509A (zh) 一种FinFET器件接触电阻的测量结构及测量方法、电子装置
CN105914192A (zh) 基于级联电路的半导体封装结构
CN104240762B (zh) 反熔丝结构及编程方法
CN102136497B (zh) 集成的共源极功率mosfet器件及其制造方法
CN105742366B (zh) N型动态阈值晶体管、制备方法及提高工作电压的方法
CN106298564A (zh) 一种FinFET器件界面态的测量结构及测量方法、电子装置
CN104300001B (zh) 一种mosfet芯片布局结构
CN206134681U (zh) 高速的沟槽mos器件
CN105680107B (zh) 一种基于soi工艺的电池管理芯片电路
CN109148450A (zh) 半导体器件和制造该半导体器件的方法
CN103152944A (zh) 一种led驱动电路
CN104658999B (zh) 用于多层结构的层间连接件
CN103311293B (zh) 高压晶体管
CN105321946A (zh) 半导体装置
CN104899343B (zh) 交叉栅结构mosfet及多叉指栅结构mosfet的版图设计

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant