CN115274653A - 一种低导通电阻双沟槽栅soi-ldmos版图结构及其形成方法 - Google Patents

一种低导通电阻双沟槽栅soi-ldmos版图结构及其形成方法 Download PDF

Info

Publication number
CN115274653A
CN115274653A CN202210884794.7A CN202210884794A CN115274653A CN 115274653 A CN115274653 A CN 115274653A CN 202210884794 A CN202210884794 A CN 202210884794A CN 115274653 A CN115274653 A CN 115274653A
Authority
CN
China
Prior art keywords
layer
gate
oxide layer
trench
ldmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210884794.7A
Other languages
English (en)
Inventor
陈天
阚博
肖莉
王黎
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202210884794.7A priority Critical patent/CN115274653A/zh
Publication of CN115274653A publication Critical patent/CN115274653A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors

Abstract

本发明提供一种低导通电阻双沟槽栅SOI‑LDMOS版图结构及其形成方法，所述结构至少包括SOI衬底和形成于所述SOI衬底的顶层硅中的多个阵列排列的六边形LDMOS单元。本发明通过六边形单元的拼接形成LDMOS功率模块，由于形成了两个沟槽栅，所以，模块中有两条纵向的导电沟道，可以使得电流导通电阻减小，器件电流密度增加，器件性能明显提升；六边环形沟槽栅使得电流通道也是6个方向的，比传统的条形栅器件电流处理能力提升一倍；六边形陈列分布的LDMOS单元可以使芯片面积利用达到最优，无面积浪费，明显优于传统的圆型阵列分布。

Description

一种低导通电阻双沟槽栅SOI-LDMOS版图结构及其形成方法
技术领域
本发明半导体器件技术领域，特别是涉及一种低导通电阻双沟槽栅SOI-LDMOS版图结构及其形成方法。
背景技术
SOI(Silicon on Insulator)指绝缘体上硅技术。SOI工艺技术是一种全介质隔离技术，MOS等器件做在顶层硅膜上，顶层硅膜和衬底之间有一层氧化层作为隔离。该技术彻底消除了传统体硅工艺的闩锁效应，寄生电容小，具有高速、低功耗、高集成度以及高可靠性等优点。LDMOS(Lateral Double Diffused Metal Oxide Semiconductor Field EffectTransistor，横向双扩散金属氧化物场效应晶体管)增益高，线性范围宽，互调失真小，被广泛应用在无线通信、医疗电子等各个领域中。在SOI工艺基础上所制的LDMOS作为高压大功率器件便综合了以上优点，具有明显的优势。
但是目前常规的功率LDMOS采用平面型栅极分布，单一的沟道，使电流密度无法有效提升。而常规的大功率LDMOS是采用条形或者圆形的阵列分布，无法有效利用芯片面积。如果可以保证功率性能的同时，将占据芯片大面积的功率LDMOS进行缩小，则可以显著提升BCD工艺平台的竞争力。
因此，提供一种新的低导通电阻双沟槽栅SOI-LDMOS版图结构及其形成方法是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低导通电阻双沟槽栅SOI-LDMOS版图结构及其形成方法，用于解决现有技术中大功率LDMOS占用芯片面积大等问题。
为实现上述目的及其他相关目的，本发明提供一种低导通电阻双沟槽栅SOI-LDMOS版图结构，所述结构至少包括SOI衬底和形成于所述SOI衬底的顶层硅中的多个阵列排列的六边形LDMOS单元，所述六边形LDMOS单元包括：
有源区，呈六边形；
第一沟槽氧化层，呈六边环形，形成于所述有源区中；
阱区，呈六边环形，形成于所述第一沟槽氧化层的外围，且所述阱区低于所述有源区表面；
第二沟槽氧化层，呈六边环形，形成于所述第一沟槽氧化层的外围且贯穿所述阱区；
第一栅极层，呈六边环形，形成于所述第一沟槽氧化层中；
第二栅极层，呈六边环形，形成于所述第二沟槽氧化层中；
漏掺杂区，呈六边形，形成于所述第一沟槽氧化层的环形包围区域；
源掺杂区，呈六边环形，形成于所述阱区上方；
体掺杂区，呈六边环形，形成于所述阱区上方的源掺杂区之中。
优选地，所述第一栅极层靠近所述第一沟槽氧化层的外边缘。
优选地，所述第二沟槽氧化层的深度大于所述第一沟槽氧化层的深度。
优选地，所述有源区、所述第一沟槽氧化层、所述阱区、所述第二沟槽氧化层、所述第一栅极层、所述第二栅极层、所述漏掺杂区、所述源掺杂区以及所述体掺杂区为同心结构，具有共同的对称轴。
本发明还提供一种低导通电阻双沟槽栅SOI-LDMOS版图结构的形成方法，所述形成方法至少包括：首先提供SOI衬底；然后在所述SOI衬底的顶层硅中形成多个阵列排列的六边形LDMOS单元，其中，形成六边形LDMOS单元的方法包括：
于所述SOI衬底的顶层硅中形成六边形有源区；
于所述有源区中形成第一沟槽氧化层，所述第一沟槽氧化层呈六边环形；
于所述第一沟槽氧化层的外围形成阱区，所述阱区呈六边环形且低于所述有源区表面；
于所述第一沟槽氧化层的外围形成第二沟槽氧化层，所述第二沟槽氧化层呈六边环形且贯穿所述阱区；
于所述第一沟槽氧化层中形成第一栅极层，所述第一栅极层呈六边环形；
于所述第二沟槽氧化层中形成第二栅极层，所述第二栅极层呈六边环形；
于所述第一沟槽氧化层的环形包围区域形成六边形漏掺杂区；
于所述阱区上方形成源掺杂区，所述源掺杂区层呈六边环形；
于所述阱区上方的源掺杂区之中形成体掺杂区，所述体掺杂区呈六边环形。
优选地，采用刻蚀和沉积工艺于所述第一沟槽氧化层中形成第一栅极层，所述第一栅极层靠近所述第一沟槽氧化层的外边缘。
优选地，采用刻蚀和沉积工艺于所述第二沟槽氧化层中形成第二栅极层，所述第二沟槽氧化层的深度大于所述第一沟槽氧化层的深度。
优选地，所述有源区、所述第一沟槽氧化层、所述阱区、所述第二沟槽氧化层、所述第一栅极层、所述第二栅极层、所述漏掺杂区、所述源掺杂区以及所述体掺杂区为同心结构，具有共同的对称轴。
如上所述，本发明的一种低导通电阻双沟槽栅SOI-LDMOS版图结构及其形成方法，具有以下有益效果：本发明通过六边形单元的拼接形成LDMOS功率模块，由于形成了两个沟槽栅，所以，模块中有两条纵向的导电沟道，可以使得电流导通电阻减小，器件电流密度增加，器件性能明显提升；本发明由于形成了六边环形沟槽栅，因此，电流通道也是6个方向的，比传统的条形栅器件电流处理能力提升一倍；本发明中LDMOS单元呈六边形阵列分布，这样，可以使芯片面积利用达到最优，无面积浪费，明显优于传统的圆型阵列分布。
附图说明
图1～图10为本发明低导通电阻双沟槽栅SOI-LDMOS版图结构的形成方法的各个步骤呈现的结构示意图，其中，图9和图10为本发明低导通电阻双沟槽栅SOI-LDMOS版图结构；
图11为本发明版图结构的金属引线图；
图12为低导通电阻双沟槽栅SOI-LDMOS版图结构的整体俯视图。
元件标号说明
10 SOI衬底
101 底层硅
102 埋氧层
103 顶层硅
20 LDMOS单元
201 有源区
202 第一沟槽氧化层
203 阱区
204 第二沟槽氧化层
205 第一栅极层
206 第二栅极层
207 漏掺杂区
208 源掺杂区
209 体掺杂区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种低导通电阻双沟槽栅SOI-LDMOS版图结构的形成方法，如图1～图10所示，所述形成方法至少包括：首先提供SOI衬底10；然后在所述SOI衬底10的顶层硅中形成多个阵列排列的六边形LDMOS单元20，其中，形成六边形LDMOS单元20的方法包括以下步骤：
首先，请参照图1和图2，于所述SOI衬底10的顶层硅103中形成六边形有源区(Active Area)201。
所述SOI衬底1包括底层硅101、中间埋氧层(BOX)102和顶层硅103。所述六边形LDMOS单元20形成于所述顶层硅103中。
其中，图1为俯视图，图2为沿图1中AA'方向剖面图，附图中所有的剖面图均为AA'方向的剖面图，以下不再说明。本步骤中，在顶层硅103中定义有源区201的位置。
然后，请参照图3和图4，于所述有源区201中形成第一沟槽氧化层202，所述第一沟槽氧化层202呈六边环形。
可以采用先刻蚀再沉积的步骤形成所述第一沟槽氧化层202，刻蚀可以包括干法刻蚀或者湿法刻蚀中的一种或两种的组合，沉积步骤可以是热氧化方法或者化学气相沉积工艺等，在此不限。
其中，图3为俯视图，图4为剖面图。
然后，还请参照图4，于所述第一沟槽氧化层202的外围形成阱区203，所述阱区203呈六边环形且低于所述有源区201表面。
所述阱区203根据具体器件类型进行离子注入掺杂，本实施例中，所述阱区203为P型阱区(PW)。
接着，请参照图5和图6，于所述第一沟槽氧化层202的外围形成第二沟槽氧化层204，所述第二沟槽氧化层204呈六边环形且贯穿所述阱区203。
作为示例，所述第二沟槽氧化层204的深度大于所述第一沟槽氧化层202的深度。
其中，图5为俯视图，图6为剖面图。
接着，请参照图7和图8，于所述第一沟槽氧化层202中形成第一栅极层205，所述第一栅极层205呈六边环形。于所述第二沟槽氧化层204中形成第二栅极层206，所述第二栅极层206呈六边环形。
优选地，采用刻蚀和沉积工艺于所述第一沟槽氧化层202中形成第一栅极层205，所述第一栅极层205靠近所述第一沟槽氧化层202的外边缘。
优选地，采用刻蚀和沉积工艺于所述第二沟槽氧化层204中形成第二栅极层206，所述第二栅极层206的深度大于所述第一栅极层205的深度。
其中，图7为俯视图，图8为剖面图。
需要说明的是，由于第二栅极层206的宽度与所述第二沟槽氧化层204的宽度几乎接近，因此，为图示方便，图7的俯视图中没有展示出所述第二沟槽氧化层204。
接着，请参照图9和图10，于所述第一沟槽氧化层202的环形包围区域形成六边形漏掺杂区207。于所述阱区203上方形成源掺杂区208，所述源掺杂区208层呈六边环形。于所述阱区203上方的源掺杂区208之中形成体掺杂区209，所述体掺杂区209呈六边环形。
其中，图9为俯视图，图10为剖面图。
作为示例，所述六边形漏掺杂区207根据需要通过离子注入形成为N+掺杂区，所述源掺杂区208通过离子注入也为N+掺杂区，所述体掺杂区209通过离子注入形成为P+掺杂区。
另外，还需要制作金属引线层将器件的电性引出，具体地，如图11所示，由所述漏掺杂区(N+)207通过金属引线引出(D)，所述源掺杂区(N+)208通过金属引线引出(S)，所述体掺杂区(P+)209通过金属引线引出(B)，所述第一栅极层205和第二栅极层206通过金属引线并联引出(G)。
最后，如图12所示俯视图，将六边形的LDMOS单元20进行组合拼接成阵列(array)，形成LDMOS功率模块。
该模块中，形成有第一栅极层205和第二栅极层206两个沟槽栅极，具有两条纵向的导电沟道，可以使得电流导通电阻减小，器件电流密度增加，器件性能明显提升。并且，六边形的环形沟槽栅，具有6个方向的电流通道，电流处理能力增强。另外，六边形的LDMOS单元20可以充分利用芯片面积，减少面积浪费。
作为示例，所述有源区201、所述第一沟槽氧化层202、所述阱区203、所述第二沟槽氧化层204、所述第一栅极层205、所述第二栅极层206、所述漏掺杂区207、所述源掺杂区208以及所述体掺杂区209为同心结构，具有共同的对称轴。
如图9～图12所示，本实施例还提供一种低导通电阻双沟槽栅SOI-LDMOS版图结构，该结构包括但不限于利用以上方法形成，所述结构至少包括SOI衬底10和形成于所述SOI衬底10的顶层硅中的多个阵列排列的六边形LDMOS单元20，所述六边形LDMOS单元20包括：有源区201、第一沟槽氧化层202、阱区203、第二沟槽氧化层204、第一栅极层205、第二栅极层206、漏掺杂区207、源掺杂区208以及体掺杂区209。
有源区201，呈六边形；
第一沟槽氧化层202，呈六边环形，形成于所述有源区201中；
阱区203，呈六边环形，形成于所述第一沟槽氧化层202的外围，且所述阱区203低于所述有源区201表面；
第二沟槽氧化层204，呈六边环形，形成于所述第一沟槽氧化层202的外围且贯穿所述阱区203；
第一栅极层205，呈六边环形，形成于所述第一沟槽氧化层202中；
第二栅极层206，呈六边环形，形成于所述第二沟槽氧化层204中；
漏掺杂区207，呈六边形，形成于所述第一沟槽氧化层202的环形包围区域；
源掺杂区208，呈六边环形，形成于所述阱区203上方；
体掺杂区209，呈六边环形，形成于所述阱区203上方的源掺杂区208之中。
作为示例，所述第一栅极层靠205近所述第一沟槽氧化层202的外边缘。
作为示例，所述第二沟槽氧化层204的深度大于所述第一沟槽氧化层202的深度。
作为示例，所述有源区201、所述第一沟槽氧化层202、所述阱区203、所述第二沟槽氧化层204、所述第一栅极层205、所述第二栅极层206、所述漏掺杂区207、所述源掺杂区208以及所述体掺杂区209为同心结构，具有共同的对称轴。
该版图结构的其他特征和有益效果在形成方法的实施例中已阐述，在此不再赘述。
综上所述，本发明提供一种低导通电阻双沟槽栅SOI-LDMOS版图结构及其形成方法，所述结构至少包括SOI衬底10和形成于所述SOI衬底10的顶层硅中的多个阵列排列的六边形LDMOS单元20。本发明通过六边形单元的拼接形成LDMOS功率模块，由于形成了两个沟槽栅，所以，模块中有两条纵向的导电沟道，可以使得电流导通电阻减小，器件电流密度增加，器件性能明显提升；六边环形沟槽栅使得电流通道也是6个方向的，比传统的条形栅器件电流处理能力提升一倍；六边形陈列分布的LDMOS单元可以使芯片面积利用达到最优，无面积浪费，明显优于传统的圆型阵列分布。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种低导通电阻双沟槽栅SOI-LDMOS版图结构，其特征在于，所述结构至少包括SOI衬底和形成于所述SOI衬底的顶层硅中的多个阵列排列的六边形LDMOS单元，所述六边形LDMOS单元包括：
有源区，呈六边形；
第一沟槽氧化层，呈六边环形，形成于所述有源区中；
阱区，呈六边环形，形成于所述第一沟槽氧化层的外围，且所述阱区低于所述有源区表面；
第二沟槽氧化层，呈六边环形，形成于所述第一沟槽氧化层的外围且贯穿所述阱区；
第一栅极层，呈六边环形，形成于所述第一沟槽氧化层中；
第二栅极层，呈六边环形，形成于所述第二沟槽氧化层中；
漏掺杂区，呈六边形，形成于所述第一沟槽氧化层的环形包围区域；
源掺杂区，呈六边环形，形成于所述阱区上方；
体掺杂区，呈六边环形，形成于所述阱区上方的源掺杂区之中。
2.根据权利要求1所述的低导通电阻双沟槽栅SOI-LDMOS版图结构，其特征在于：所述第一栅极层靠近所述第一沟槽氧化层的外边缘。
3.根据权利要求1所述的低导通电阻双沟槽栅SOI-LDMOS版图结构，其特征在于：所述第二沟槽氧化层的深度大于所述第一沟槽氧化层的深度。
4.根据权利要求1所述的低导通电阻双沟槽栅SOI-LDMOS版图版图结构，其特征在于：所述有源区、所述第一沟槽氧化层、所述阱区、所述第二沟槽氧化层、所述第一栅极层、所述第二栅极层、所述漏掺杂区、所述源掺杂区以及所述体掺杂区为同心结构，具有共同的对称轴。
5.一种低导通电阻双沟槽栅SOI-LDMOS版图结构的形成方法，其特征在于，所述形成方法至少包括：首先提供SOI衬底；然后在所述SOI衬底的顶层硅中形成多个阵列排列的六边形LDMOS单元，其中，形成六边形LDMOS单元的方法包括：
于所述SOI衬底的顶层硅中形成六边形有源区；
于所述有源区中形成第一沟槽氧化层，所述第一沟槽氧化层呈六边环形；
于所述第一沟槽氧化层的外围形成阱区，所述阱区呈六边环形且低于所述有源区表面；
于所述第一沟槽氧化层的外围形成第二沟槽氧化层，所述第二沟槽氧化层呈六边环形且贯穿所述阱区；
于所述第一沟槽氧化层中形成第一栅极层，所述第一栅极层呈六边环形；
于所述第二沟槽氧化层中形成第二栅极层，所述第二栅极层呈六边环形；
于所述第一沟槽氧化层的环形包围区域形成六边形漏掺杂区；
于所述阱区上方形成源掺杂区，所述源掺杂区层呈六边环形；
于所述阱区上方的源掺杂区之中形成体掺杂区，所述体掺杂区呈六边环形。
6.根据权利要求5所述的低导通电阻双沟槽栅SOI-LDMOS版图结构的形成方法，其特征在于：采用刻蚀和沉积工艺于所述第一沟槽氧化层中形成第一栅极层，所述第一栅极层靠近所述第一沟槽氧化层的外边缘。
7.根据权利要求5所述的低导通电阻双沟槽栅SOI-LDMOS版图结构的形成方法，其特征在于：采用刻蚀和沉积工艺于所述第二沟槽氧化层中形成第二栅极层，所述第二沟槽氧化层的深度大于所述第一沟槽氧化层的深度。
8.根据权利要求5所述的低导通电阻双沟槽栅SOI-LDMOS版图结构的形成方法，其特征在于：所述有源区、所述第一沟槽氧化层、所述阱区、所述第二沟槽氧化层、所述第一栅极层、所述第二栅极层、所述漏掺杂区、所述源掺杂区以及所述体掺杂区为同心结构，具有共同的对称轴。
CN202210884794.7A 2022-07-26 2022-07-26 一种低导通电阻双沟槽栅soi-ldmos版图结构及其形成方法 Pending CN115274653A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210884794.7A CN115274653A (zh) 2022-07-26 2022-07-26 一种低导通电阻双沟槽栅soi-ldmos版图结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210884794.7A CN115274653A (zh) 2022-07-26 2022-07-26 一种低导通电阻双沟槽栅soi-ldmos版图结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115274653A true CN115274653A (zh) 2022-11-01

Family

ID=83768259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210884794.7A Pending CN115274653A (zh) 2022-07-26 2022-07-26 一种低导通电阻双沟槽栅soi-ldmos版图结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115274653A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613212A (zh) * 2023-03-20 2023-08-18 杭州芯迈半导体技术有限公司 一种沟槽型半导体功率器件及版图

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613212A (zh) * 2023-03-20 2023-08-18 杭州芯迈半导体技术有限公司 一种沟槽型半导体功率器件及版图
CN116613212B (zh) * 2023-03-20 2024-01-30 杭州芯迈半导体技术有限公司 一种沟槽型半导体功率器件及版图

Similar Documents

Publication Publication Date Title
KR900001225B1 (ko) 반도체기억장치와 그 제조방법
US9472622B2 (en) Semiconductor device and method for fabricating the same
US4717942A (en) Dynamic ram with capacitor groove surrounding switching transistor
US20190280119A1 (en) Super junction power transistor and preparation method thereof
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
WO2020135464A1 (zh) 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
CN104103640A (zh) 一种u形沟道的半导体器件及其制造方法
CN110459539A (zh) 集成esd保护的屏蔽栅沟槽mosfet及制造方法
CN115274653A (zh) 一种低导通电阻双沟槽栅soi-ldmos版图结构及其形成方法
CN111029408A (zh) 一种集成esd的vdmos器件及制备方法
CN108511521B (zh) 一种具有含虚栅的复合栅结构的igbt芯片的制作方法
CN104576732B (zh) 一种寄生FinFET的横向双扩散半导体器件
CN107221558B (zh) 一种soi层变掺杂的bcd器件及其制造方法
CN112071909A (zh) 三维金属-氧化物场效应晶体管及制备方法
CN211455694U (zh) 一种平面vdmos器件
CN116960061A (zh) 具有不同工作电压的mos晶体管的集成结构和制造方法
CN108831832B (zh) 沟槽台阶栅igbt芯片的制作方法
CN111969038A (zh) 一种场效应管制备方法及场效应管
CN112133740A (zh) 一种多层外延mos管器件及其制备方法
CN215731728U (zh) 微沟槽igbt
CN220821570U (zh) 半导体结构的版图和半导体结构
CN211017088U (zh) 一种集成esd的vdmos器件
US20230413539A1 (en) Semiconductor structure and semiconductor memory
CN108767014A (zh) 场效应晶体管、存储记忆体及其应用
CN112054061B (zh) 一种部分耗尽绝缘体上硅的体接触结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination