CN116960061A - 具有不同工作电压的mos晶体管的集成结构和制造方法 - Google Patents

具有不同工作电压的mos晶体管的集成结构和制造方法 Download PDF

Info

Publication number
CN116960061A
CN116960061A CN202210395908.1A CN202210395908A CN116960061A CN 116960061 A CN116960061 A CN 116960061A CN 202210395908 A CN202210395908 A CN 202210395908A CN 116960061 A CN116960061 A CN 116960061A
Authority
CN
China
Prior art keywords
side wall
sub
mos transistor
drain region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210395908.1A
Other languages
English (en)
Inventor
程器
邹海华
杨振兴
刘涛
王奇伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210395908.1A priority Critical patent/CN116960061A/zh
Priority to US18/174,767 priority patent/US20230335641A1/en
Publication of CN116960061A publication Critical patent/CN116960061A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有不同工作电压的MOS晶体管的集成结构中，具有中间的第二工作电压的第二MOS晶体管的第二侧墙是在具有较低的第一工作电压的第一MOS晶体管的第一侧墙的基础上增加第三子侧墙形成，第一侧墙则由第一子侧墙和第二子侧墙叠加形成。使第二侧墙的厚度通过第三子侧墙调节，用以保证在第二工作电压下第二MOS晶体管的GIDL漏电满足要求。本发明还公开了一种具有不同工作电压的MOS晶体管的集成结构的制造方法。本发明能保证较低的第一工作电压的第一MOS晶体管的第一侧墙的厚度较薄的条件下，单独增加中间的第二工作电压的第二MOS晶体管的第二侧墙厚度，从而能减少第二MOS晶体管的GIDL漏电。

Description

具有不同工作电压的MOS晶体管的集成结构和制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种具有不同工作电压的MOS晶体管的集成结构。本发明还涉及一种具有不同工作电压的MOS晶体管的集成结构的制造方法。
背景技术
如图1A至图1C所示，是现有具有不同工作电压的MOS晶体管的集成结构和制造方法各步骤中的器件结构示意图；现有具有不同工作电压的MOS晶体管的集成结构的制造方法包括如下步骤：
步骤一、如图1A所示，在半导体衬底101上的第一MOS晶体管的形成区域、第二MOS晶体管的形成区域和第三MOS晶体管的形成区域分别形成第一栅极结构、第二栅极结构和第三栅极结构。
图1A中，区域1表示第一MOS晶体管的形成区域；区域2表示第二MOS晶体管的形成区域；区域3表示第三MOS晶体管的形成区域。区域1中通常会形成多个所述第一MOS晶体管，图1A中仅显示了一个所述第一MOS晶体管。同样，区域2中会集成多个所述第二MOS晶体管，区域3中会集成多个所述第三MOS晶体管。
第一MOS晶体管具有第一工作电压，第二MOS晶体管具有第二工作电压，第三MOS晶体管具有第三工作电压；所述第三工作电压大于所述第二工作电压以及所述第二工作电压大于所述第一工作电压。所述第三工作电压为高压(HV)，所述第二工作电压为中压(MV)，所述第一工作电压为低压(LV)。通常，将第一MOS晶体管称为LV器件，将第二MOS晶体管称为MV器件，将第三MOS晶体管称为HV器件。LV器件通常应用于核心器件区域中如SRAM的存储区域中，LV器件具有工作电压降低和集成度较高的特点。MV器件则通常应用处输入输出(IO)区域中。HV器件则应用于一些需要耐压的区域中。
所述第一栅极结构由第一栅介质层103a和第一栅极导电材料层104a叠加而成，所述第二栅极结构由第二栅介质层103b和第二栅极导电材料层104b叠加而成，所述第三栅极结构由第三栅介质层103c和第三栅极导电材料层104c叠加而成。
所述第二栅介质层103b的厚度大于所述第一栅介质层103a的厚度，所述第三栅介质层103c的厚度大于所述第二栅介质层103b的厚度。
所述第一栅介质层103a、所述第二栅介质层203b和所述第三栅介质层103c通常独立形成，以满足各自的厚度要求。
通常，所述第一栅极导电材料层104a、所述第二栅极导电材料层104b和所述第三栅极导电材料层104c都为多晶硅栅，且是采用多晶硅沉积加图形化刻蚀工艺同时形成。
步骤二、如图1A所示，在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面形成第一子侧墙105。
通常，所述第一子侧墙105的材料包括氧化硅。直接对所述多晶硅栅进行氧化即可形成所述第一子侧墙105，由于所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的所述第一子侧墙105是采用相同的工艺同时形成，仅是位置不同，故都采用标记105表示。
步骤三、如图1B所示，沉积第二子侧墙材料层106a。所述第二子侧墙材料层106a会覆盖在第一至第三栅极结构的顶部表面和侧面以及外部表面。
步骤四、如图1C所示，对所述第二子侧墙材料层106a进行全面刻蚀使所述第二子侧墙材料层106a自对准保留在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面并组成第二子侧墙106。
由图1C所示可知，所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧墙都是由所述第一子侧墙105和所述第二子侧墙106叠加而成。
通常所述侧墙的厚度需要满足核心器件区域的要求，通过降低所述侧墙的厚度能减少LV器件的尺寸，从而提高核心器件区域的集成度。在MV器件中，现有集成结构容易产生栅诱导漏极漏电(gate-induced drain leakage，GIDL)。通常，MV器件的Ioff需要小于10pA/μm，但是实际Ioff会大于100pA/μm。而Ioff主要是由GIDL漏电贡献，所以，需要进一步降低MV器件的GIDL漏电。
发明内容
本发明所要解决的技术问题是提供一种具有不同工作电压的MOS晶体管的集成结构，能保证较低的第一工作电压的第一MOS晶体管的第一侧墙的厚度较薄的条件下，单独增加中间的第二工作电压的第二MOS晶体管的第二侧墙厚度，从而能减少第二MOS晶体管的GIDL漏电。为此，本发明还提供一种具有不同工作电压的MOS晶体管的集成结构的制造方法。
为解决上述技术问题，本发明提供的具有不同工作电压的MOS晶体管的集成结构中，在半导体衬底上同时集成有第一工作电压的第一MOS晶体管、第二工作电压的第二MOS晶体管以及第三工作电压的第三MOS晶体管；所述第三工作电压大于所述第二工作电压以及所述第二工作电压大于所述第一工作电压。
所述第一MOS晶体管具有第一栅极结构，所述第二MOS晶体管具有第二栅极结构，所述第三MOS晶体管具有第三栅极结构。
所述第一栅极结构由第一栅介质层和第一栅极导电材料层叠加而成，所述第二栅极结构由第二栅介质层和第二栅极导电材料层叠加而成，所述第三栅极结构由第三栅介质层和第三栅极导电材料层叠加而成。
所述第二栅介质层的厚度大于所述第一栅介质层的厚度，所述第三栅介质层的厚度大于所述第二栅介质层的厚度。
在所述第一栅极结构的侧面自对准形成有由第一子侧墙和第二子侧墙叠加形成的第一侧墙。
在所述第二栅极结构的侧面自对准形成有由第一子侧墙、第二子侧墙和第三子侧墙叠加形成的第二侧墙。
在所述第三栅极结构的侧面自对准形成有第三侧墙，所述第三侧墙由第一子侧墙和第二子侧墙叠加而成或者由第一子侧墙、第二子侧墙和第三子侧墙叠加而成。
在所述第一侧墙的厚度的基础上，所述第二侧墙的厚度通过所述第三子侧墙调节，用以保证在所述第二工作电压下所述第二MOS晶体管的GIDL漏电满足要求，所述第二侧墙的厚度越厚，所述第二MOS晶体管的GIDL漏电越小。
进一步的改进是，所述第二MOS晶体管还包括：
第二漂移区，形成在所述第二栅极结构两侧的所述半导体衬底中，所述第二漂移区和所述第一子侧墙的侧面自对准，所述第二漂移区还扩散延伸到所述第二栅极结构的底部。
第二源漏区，形成在所述第二栅极结构两侧的所述第二漂移区中，所述第二源漏区和所述第二侧墙的侧面自对准，所述第二漂移区的结深大于所述第二源漏区的结深，所述第二源漏区的掺杂浓度大于所述第二漂移区的掺杂浓度。
进一步的改进是，所述第二MOS晶体管的GIDL漏电满足要求的条件为：所述第二MOS晶体管的GIDL漏电小于10pA/μm。
进一步的改进是，所述第一MOS晶体管还包括：
第一轻掺杂漏区，形成在所述第一栅极结构两侧的所述半导体衬底中且所述第一轻掺杂漏区和所述第一子侧墙的侧面自对准。
第一源漏区，形成在所述第一栅极结构两侧的所述半导体衬底中且所述第一源漏区和所述第一侧墙的侧面自对准；所述第一轻掺杂漏区的结深小于所述第一源漏区的结深，所述第一源漏区的掺杂浓度大于所述第一轻掺杂漏区的掺杂浓度。
进一步的改进是，所述第一栅极结构的宽度小于所述第二栅极结构的宽度。
所述第一栅极结构之间的间距小于所述第二栅极结构之间的间距。
在所述第一MOS晶体管的形成区域中，所述第一MOS晶体管周期性分布，所述第一侧墙的厚度保证所述第一MOS晶体管在沿沟道长度方向上的单元尺寸满足要求，以提升所述第一MOS晶体管的集成度；所述第一侧墙的厚度越小，所述第一MOS晶体管在沿沟道长度方向上的单元尺寸越小。
进一步的改进是，所述第三MOS晶体管还包括：
第三漂移区，形成在所述第三栅极结构两侧的所述半导体衬底中，所述第三漂移区和所述第一子侧墙的侧面自对准，所述第三漂移区还扩散延伸到所述第三栅极结构的底部。
第三源漏区，形成于所述第三漂移区中，所述第三漂移区的结深大于所述第三源漏区的结深，所述第三源漏区的掺杂浓度大于所述第三漂移区的掺杂浓度。
在所述第三源漏区和所述第三栅极结构的侧面之间的所述第三漂移区中形成有漂移区场氧。
进一步的改进是，所述第一子侧墙的材料包括氧化硅。
所述第二子侧墙的材料包括氮化硅或低介电常数材料。
所述第三子侧墙的材料保护氧化硅。
进一步的改进是，所述第一栅极导电材料层、所述第二栅极导电材料层和所述第三栅极导电材料层都为多晶硅栅或者都为金属栅。
为解决上述技术问题，本发明提供的具有不同工作电压的MOS晶体管的集成结构的制造方法包括如下步骤：
步骤一、在半导体衬底上的第一MOS晶体管的形成区域、第二MOS晶体管的形成区域和第三MOS晶体管的形成区域分别形成第一栅极结构、第二栅极结构和第三栅极结构。
第一MOS晶体管具有第一工作电压，第二MOS晶体管具有第二工作电压，第三MOS晶体管具有第三工作电压；所述第三工作电压大于所述第二工作电压以及所述第二工作电压大于所述第一工作电压。
所述第一栅极结构由第一栅介质层和第一栅极导电材料层叠加而成，所述第二栅极结构由第二栅介质层和第二栅极导电材料层叠加而成，所述第三栅极结构由第三栅介质层和第三栅极导电材料层叠加而成。
所述第二栅介质层的厚度大于所述第一栅介质层的厚度，所述第三栅介质层的厚度大于所述第二栅介质层的厚度。
步骤二、在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面形成第一子侧墙。
步骤三、依次沉积第二子侧墙材料层和第三子侧墙材料层。
步骤五、对所述第三子侧墙材料层进行全面刻蚀使所述第三子侧墙材料层自对准保留在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面并组成第三子侧墙。
步骤六、形成掩膜层将所述第二MOS晶体管的形成区域覆盖、将所述第一MOS晶体管的形成区域打开以及将所述第三MOS晶体管的形成区域覆盖或打开。
步骤七、进行湿法刻蚀将所述掩膜层打开区域的所述第三子侧墙都去除。
步骤八、对所述第二子侧墙材料层进行全面刻蚀使所述第二子侧墙材料层自对准保留在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面并组成第二子侧墙。
第一侧墙由自对准形成在所述第一栅极结构的侧面的所述第一子侧墙和所述第二子侧墙叠加而成。
第二侧墙由自对准形成在所述第二栅极结构的侧面的所述第一子侧墙、所述第二子侧墙和所述第三子侧墙叠加而成。
所述第三侧墙由第一子侧墙和第二子侧墙叠加而成或者由第一子侧墙、第二子侧墙和第三子侧墙叠加而成。
在所述第一侧墙的厚度的基础上，所述第二侧墙的厚度通过所述第三子侧墙调节，用以保证在所述第二工作电压下所述第二MOS晶体管的GIDL漏电满足要求，所述第二侧墙的厚度越厚，所述第二MOS晶体管的GIDL漏电越小。
进一步的改进是，所述第二MOS晶体管的形成工艺还包括：
在完成步骤二的形成所述第一子侧墙之后，采用离子注入加退火扩散工艺在所述第二栅极结构两侧的所述半导体衬底中形成第二漂移区，所述第二漂移区的离子注入以所述第一子侧墙的侧面为自对准条件，所述第二漂移区在退火扩散后延伸到所述第二栅极结构的底部。
在完成步骤八之后，进行源漏注入在所述第二栅极结构两侧的所述第二漂移区中形成第二源漏区，所述第二源漏区和所述第二侧墙的侧面自对准，所述第二漂移区的结深大于所述第二源漏区的结深，所述第二源漏区的掺杂浓度大于所述第二漂移区的掺杂浓度。
进一步的改进是，所述第二MOS晶体管的GIDL漏电满足要求的条件为：所述第二MOS晶体管的GIDL漏电小于10pA/μm。
进一步的改进是，所述第一MOS晶体管的形成工艺还包括：
在完成步骤二的形成所述第一子侧墙之后，进行轻掺杂漏注入在所述第一栅极结构两侧的所述半导体衬底中形成第一轻掺杂漏区，所述第一轻掺杂漏区的轻掺杂漏注入以所述第一子侧墙的侧面为自对准条件。
在完成步骤八之后，进行源漏注入在所述第一栅极结构两侧的所述半导体衬底中形成第一源漏区，所述第一源漏区和所述第一侧墙的侧面自对准，所述第一轻掺杂漏区的结深小于所述第一源漏区的结深，所述第一源漏区的掺杂浓度大于所述第一轻掺杂漏区的掺杂浓度。
进一步的改进是，所述第一栅极结构的宽度小于所述第二栅极结构的宽度。
所述第一栅极结构之间的间距小于所述第二栅极结构之间的间距。
在所述第一MOS晶体管的形成区域中，所述第一MOS晶体管周期性分布，所述第一侧墙的厚度保证所述第一MOS晶体管在沿沟道长度方向上的单元尺寸满足要求，以提升所述第一MOS晶体管的集成度；所述第一侧墙的厚度越小，所述第一MOS晶体管在沿沟道长度方向上的单元尺寸越小。
进一步的改进是，所述第三MOS晶体管还包括：
在步骤一之前，还包括在所述半导体衬底上形成所述第三MOS晶体管的漂移区场氧的步骤。
在完成步骤二的形成所述第一子侧墙之后，采用离子注入加退火扩散工艺在所述第三栅极结构两侧的所述半导体衬底中形成第三漂移区，所述第三漂移区的离子注入以所述第一子侧墙的侧面为自对准条件，所述第三漂移区在退火扩散后延伸到所述第三栅极结构的底部。
在完成步骤八之后，进行源漏注入在所述第三栅极结构两侧的所述第三漂移区中形成第三源漏区，所述第三漂移区的结深大于所述第三源漏区的结深，所述第三源漏区的掺杂浓度大于所述第三漂移区的掺杂浓度；所述漂移区场氧形成在所述第三源漏区和所述第三栅极结构的侧面之间的所述第三漂移区中。
进一步的改进是，所述第一子侧墙的材料包括氧化硅。
所述第二子侧墙的材料包括氮化硅或低介电常数材料。
所述第三子侧墙的材料保护氧化硅。
进一步的改进是，步骤六中，采用步骤一中定义所述第二栅介质层的形成区域的光罩定义所述掩膜层的图形结构。
本发明的第二工作电压的第二MOS晶体管的第二侧墙是在第一工作电压的第一MOS晶体管的第一侧墙所具有的第一子侧墙和第二子侧墙的基础上增加了第三子侧墙形成的，在通过第一子侧墙和第二子侧墙能保证使第一侧墙的厚度较薄从而能减少第一MOS晶体管的尺寸并提升第一MOS晶体管的形成区域的器件密度的条件下，能通过第三子侧墙单独调节第二侧墙的厚度，从而能增加第二MOS晶体管的第二源漏区和第二栅极导电材料层之间的间距，能减少第二MOS晶体管的GIDL漏电。
本发明的第二MOS晶体管的第三子侧墙能通过第三子侧墙材料层的沉积加全面刻蚀后再增加一层光罩和湿法刻蚀得到。
本发明中，形成第二MOS晶体管的第三子侧墙所增加的光罩能借用定义第二栅介质层的形成区域的光罩，这样就不必要增加额外的光罩。定义第二栅介质层的形成区域的光罩也称为双栅(dual gate，DG)层光罩。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1C是现有具有不同工作电压的MOS晶体管的集成结构和制造方法各步骤中的器件结构示意图；
图2是本发明实施例具有不同工作电压的MOS晶体管的集成结构的结构示意图；
图3是图2中第一MOS晶体管的结构放大图；
图4是图2中第二MOS晶体管的结构放大图；
图5A-图5F是本发明实施例具有不同工作电压的MOS晶体管的集成结构和制造方法各步骤中的器件结构示意图；
图6是本发明实施例中的第二MOS晶体管的Ioff的仿真曲线。
具体实施方式
如图2所示，是本发明实施例具有不同工作电压的MOS晶体管的集成结构的结构示意图；图3是图2中第一MOS晶体管304的结构放大图；图4是图2中第二MOS晶体管305的结构放大图；本发明实施例具有不同工作电压的MOS晶体管的集成结构中，在半导体衬底201上同时集成有第一工作电压的第一MOS晶体管304、第二工作电压的第二MOS晶体管305以及第三工作电压的第三MOS晶体管306；所述第三工作电压大于所述第二工作电压以及所述第二工作电压大于所述第一工作电压。本发明实施例中，所述第三工作电压为高压，所述第二工作电压为中压，所述第一工作电压为低压。
图2中，省略了形成于所述半导体衬底201上的掺杂区。所述半导体衬底201的掺杂区分别在图3和图4中显示。
在所述半导体衬底201上形成有场氧202，所述场氧202所环绕的区域形成有源区。本发明实施例中，所述场氧201采用浅沟槽隔离(STI)。在其他实施例中，也能为：所述场氧201采用局部场氧(LOCOS)。
图2中，区域301为所述第一MOS晶体管304的形成区域，区域302为所述第二MOS晶体管305的形成区域，区域303为所述第三MOS晶体管306的形成区域。
所述第一MOS晶体管304具有第一栅极结构，所述第二MOS晶体管305具有第二栅极结构，所述第三MOS晶体管306具有第三栅极结构。
所述第一栅极结构由第一栅介质层203a和第一栅极导电材料层204a叠加而成，所述第二栅极结构由第二栅介质层203b和第二栅极导电材料层204b叠加而成，所述第三栅极结构由第三栅介质层203c和第三栅极导电材料层204c叠加而成。
所述第二栅介质层203b的厚度大于所述第一栅介质层203a的厚度，所述第三栅介质层203c的厚度大于所述第二栅介质层203b的厚度。
在所述第一栅极结构的侧面自对准形成有由第一子侧墙205和第二子侧墙206叠加形成的第一侧墙307。
在所述第二栅极结构的侧面自对准形成有由第一子侧墙205、第二子侧墙206和第三子侧墙207叠加形成的第二侧墙308。
在所述第三栅极结构的侧面自对准形成有第三侧墙309，所述第三侧墙309由第一子侧墙205和第二子侧墙206叠加而成。在其他实施例中也能为：所述第三侧墙309由由第一子侧墙205、第二子侧墙206和第三子侧墙207叠加而成。
在所述第一侧墙307的厚度的基础上，所述第二侧墙308的厚度通过所述第三子侧墙207调节，用以保证在所述第二工作电压下所述第二MOS晶体管305的GIDL漏电满足要求，所述第二侧墙308的厚度越厚，所述第二MOS晶体管305的GIDL漏电越小。
如图4所示，所述第二MOS晶体管305还包括：
第二漂移区209b，形成在所述第二栅极结构两侧的所述半导体衬底201中，所述第二漂移区209b和所述第一子侧墙205的侧面自对准，所述第二漂移区209b还扩散延伸到所述第二栅极结构的底部。
第二源漏区210b，形成在所述第二栅极结构两侧的所述第二漂移区209b中，所述第二源漏区210b和所述第二侧墙308的侧面自对准，所述第二漂移区209b的结深大于所述第二源漏区210b的结深，所述第二源漏区210b的掺杂浓度大于所述第二漂移区209b的掺杂浓度。
在一些实施例中，所述第二MOS晶体管305的GIDL漏电满足要求的条件为：所述第二MOS晶体管305的GIDL漏电小于10pA/μm。
如图3所示，所述第一MOS晶体管304还包括：
第一轻掺杂漏区209a，形成在所述第一栅极结构两侧的所述半导体衬底201中且所述第一轻掺杂漏区209a和所述第一子侧墙205的侧面自对准。
第一源漏区210a，形成在所述第一栅极结构两侧的所述半导体衬底201中且所述第一源漏区210a和所述第一侧墙307的侧面自对准；所述第一轻掺杂漏区209a的结深小于所述第一源漏区210a的结深，所述第一源漏区210a的掺杂浓度大于所述第一轻掺杂漏区209a的掺杂浓度。
所述第一栅极结构的宽度小于所述第二栅极结构的宽度。
所述第一栅极结构之间的间距小于所述第二栅极结构之间的间距。
在所述第一MOS晶体管304的形成区域中，所述第一MOS晶体管304周期性分布，所述第一侧墙307的厚度保证所述第一MOS晶体管304在沿沟道长度方向上的单元尺寸满足要求，以提升所述第一MOS晶体管304的集成度；所述第一侧墙307的厚度越小，所述第一MOS晶体管304在沿沟道长度方向上的单元尺寸越小。
在一些实施例中，所述第一MOS晶体管304能应用于SRAM的存储区域中，所述第一MOS晶体管304的单元尺寸越小，则相同的存储区域中集成的存储单元会增加。
所述第三MOS晶体管306还包括：
第三漂移区，形成在所述第三栅极结构两侧的所述半导体衬底201中，所述第三漂移区和所述第一子侧墙205的侧面自对准，所述第三漂移区还扩散延伸到所述第三栅极结构的底部。
第三源漏区，形成于所述第三漂移区中，所述第三漂移区的结深大于所述第三源漏区的结深，所述第三源漏区的掺杂浓度大于所述第三漂移区的掺杂浓度。
在所述第三源漏区和所述第三栅极结构的侧面之间的所述第三漂移区中形成有漂移区场氧202a。所述漂移区场氧202a也属于所述场氧202a，图2中，单独采用标记202a表示所述漂移区场氧。
本发明实施例中，所述第一栅极导电材料层204a、所述第二栅极导电材料层204b和所述第三栅极导电材料层204c都为多晶硅栅。在其他实施例中，也能为：所述第一栅极导电材料层204a、所述第二栅极导电材料层204b和所述第三栅极导电材料层204c为金属栅。
所述第一子侧墙205的材料包括氧化硅。在一些实施例中，所述第一子侧墙205能通过对所述多晶硅栅氧化形成。
所述第二子侧墙206的材料包括氮化硅或低介电常数材料。
所述第三子侧墙207的材料保护氧化硅。在一些实施例中，所述第三子侧墙207的氧化硅采用O3 TEOS工艺形成，O3 TEOS工艺中，采用O3作为氧源以及采用TEOS作为硅源进行反应形成。
本发明实施例中，由于所述第一MOS晶体管304的第一工作电压为低压，故不容易出现GIDL漏电；而所述第三MOS晶体管306的第三工作电压虽然为高压，但是由于所述第三MOS晶体管306的所述第三漂移区中形成有所述漂移区场氧202a，故所述第三MOS晶体管306也不容易出现GIDL漏电问题。而，所述第二MOS晶体管305的第二工作电压为中压，会容易出现GIDL问题，但是本发明实施例对所述第二MOS晶体管305的所述第二侧墙308的结构做了特别的设置，即相对于所述第一侧墙307增加了所述第三子侧墙207，所以，能使所述第二侧墙308增加，通过增加所述第二侧墙308的厚度，能增加所述第二源漏区210b和所述第二栅极结构的间隔，故能降低GIDL。
本发明实施例的第二工作电压的第二MOS晶体管305的第二侧墙308是在第一工作电压的第一MOS晶体管304的第一侧墙307所具有的第一子侧墙205和第二子侧墙206的基础上增加了第三子侧墙207形成的，在通过第一子侧墙205和第二子侧墙206能保证使第一侧墙307的厚度较薄从而能减少第一MOS晶体管304的尺寸并提升第一MOS晶体管304的形成区域的器件密度的条件下，能通过第三子侧墙207单独调节第二侧墙308的厚度，从而能增加第二MOS晶体管305的第二源漏区210b和第二栅极导电材料层204b之间的间距，能减少第二MOS晶体管305的GIDL漏电。
本发明实施例的第二MOS晶体管305的第三子侧墙207能通过第三子侧墙207材料层的沉积加全面刻蚀后再增加一层光罩和湿法刻蚀得到。
本发明实施例中，形成第二MOS晶体管305的第三子侧墙207所增加的光罩能借用DG层光罩，这样就不必要增加额外的光罩。
如图6所示，是本发明实施例中的第二MOS晶体管的Ioff的仿真曲线。曲线401对应的所述第二侧墙308的厚度为0.03μm，曲线402对应的所述第二侧墙308的厚度为0.04μm，曲线403对应的所述第二侧墙308的厚度为0.05μm，曲线404对应的所述第二侧墙308的厚度为0.08μm。可以看出，相同漏极电压Vd时，漏极电流Id对应的Ioff会依次减少，故GIDL的性能会随所述第二侧墙308的厚度增加而改善。
如图5A至图5F所示，是本发明实施例具有不同工作电压的MOS晶体管的集成结构和制造方法各步骤中的器件结构示意图；本发明实施例具有不同工作电压的MOS晶体管的集成结构的制造方法包括如下步骤：
步骤一、如图5A所示，在半导体衬底201上的第一MOS晶体管304的形成区域、第二MOS晶体管305的形成区域和第三MOS晶体管306的形成区域分别形成第一栅极结构、第二栅极结构和第三栅极结构。
图5A中，区域301表示第一MOS晶体管304的形成区域；区域302表示第二MOS晶体管305的形成区域；区域303表示第三MOS晶体管306的形成区域。区域301中通常会形成多个所述第一MOS晶体管304，图5A中仅显示了一个所述第一MOS晶体管304。同样，区域302中会集成多个所述第二MOS晶体管305，区域303中会集成多个所述第三MOS晶体管306。所述第一MOS晶体管304、所述第二MOS晶体管305和所述第三MOS晶体管306形成后的结构请参考图2所示。
第一MOS晶体管304具有第一工作电压，第二MOS晶体管305具有第二工作电压，第三MOS晶体管306具有第三工作电压；所述第三工作电压大于所述第二工作电压以及所述第二工作电压大于所述第一工作电压。
所述第一栅极结构由第一栅介质层203a和第一栅极导电材料层204a叠加而成，所述第二栅极结构由第二栅介质层203b和第二栅极导电材料层204b叠加而成，所述第三栅极结构由第三栅介质层203c和第三栅极导电材料层204c叠加而成。
所述第二栅介质层203b的厚度大于所述第一栅介质层203a的厚度，所述第三栅介质层203c的厚度大于所述第二栅介质层203b的厚度。
所述第一栅介质层203a、所述第二栅介质层203b和所述第三栅介质层203c采用现有公知的工艺即可形成。
本发明实施例方法中，所述第一栅极导电材料层204a、所述第二栅极导电材料层204b和所述第三栅极导电材料层204c都为多晶硅栅，且是采用多晶硅沉积加图形化刻蚀工艺同时形成。在其他实施例方法中，也能为：图2中最后形成的所述第一栅极导电材料层204a、所述第二栅极导电材料层204b和所述第三栅极导电材料层204c为金属栅，但是在步骤一中，所述第一栅极导电材料层204a、所述第二栅极导电材料层204b和所述第三栅极导电材料层204c需要采用多晶硅伪栅替换，在源漏区完成之后，在进行金属栅的置换。
步骤二、如图5A所示，在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面形成第一子侧墙205。
本发明实施例方法中，所述第一子侧墙205的材料包括氧化硅。直接对所述多晶硅栅进行氧化即可形成所述第一子侧墙205，由于所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的所述第一子侧墙205是采用相同的工艺同时形成，仅是位置不同，故都采用标记205表示。
步骤三、如图5B所示，沉积第二子侧墙材料层206a。所述第二子侧墙材料层206a会覆盖在第一至第三栅极结构的顶部表面和侧面以及外部表面。
如图5C所示，第三子侧墙材料层207a。第三子侧墙材料层207a形成在所述第二子侧墙材料层206a表面上。
在一些实施例中，所述第二子侧墙206的材料包括氮化硅或低介电常数材料。
所述第三子侧墙207的材料保护氧化硅。所述第三子侧墙207的氧化硅采用O3TEOS工艺形成，O3 TEOS工艺中，采用O3作为氧源以及采用TEOS作为硅源进行反应形成。
步骤五、如图5D所示，对所述第三子侧墙材料层207a进行全面刻蚀使所述第三子侧墙材料层207a自对准保留在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面并组成第三子侧墙207。
步骤六、如图5E所示，形成掩膜层208将所述第二MOS晶体管305的形成区域覆盖、将所述第一MOS晶体管304的形成区域打开以及将所述第三MOS晶体管306的形成区域覆盖或打开。
本发明实施例中，所述掩膜层208能通过光刻工艺形成的光刻胶组成。在一些较佳实施例中，定义所述掩膜层208的图形结构的光刻工艺的光罩采用DG层光罩即定义所述第二栅介质层203b的形成区域的光罩，这样就不必要增加额外的光罩。
步骤七、如图5F所示，进行湿法刻蚀将所述掩膜层208打开区域的所述第三子侧墙207都去除。之后，去除所述掩膜层208。
步骤八、如图2所示，对所述第二子侧墙材料层206a进行全面刻蚀使所述第二子侧墙材料层206a自对准保留在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面并组成第二子侧墙206。
第一侧墙307由自对准形成在所述第一栅极结构的侧面的所述第一子侧墙205和所述第二子侧墙206叠加而成。
第二侧墙308由自对准形成在所述第二栅极结构的侧面的所述第一子侧墙205、所述第二子侧墙206和所述第三子侧墙207叠加而成。
所述第三侧墙309由第一子侧墙205和第二子侧墙206叠加而成或者由第一子侧墙205、第二子侧墙206和第三子侧墙207叠加而成。
在所述第一侧墙307的厚度的基础上，所述第二侧墙308的厚度通过所述第三子侧墙207调节，用以保证在所述第二工作电压下所述第二MOS晶体管305的GIDL漏电满足要求，所述第二侧墙308的厚度越厚，所述第二MOS晶体管305的GIDL漏电越小。
本发明实施例中，所述第二MOS晶体管305的形成工艺还包括：
如图4所示，在完成步骤二的形成所述第一子侧墙205之后，采用离子注入加退火扩散工艺在所述第二栅极结构两侧的所述半导体衬底201中形成第二漂移区209b，所述第二漂移区209b的离子注入以所述第一子侧墙205的侧面为自对准条件，所述第二漂移区209b在退火扩散后延伸到所述第二栅极结构的底部。
在完成步骤八之后，进行源漏注入在所述第二栅极结构两侧的所述第二漂移区209b中形成第二源漏区210b，所述第二源漏区210b和所述第二侧墙308的侧面自对准，所述第二漂移区209b的结深大于所述第二源漏区210b的结深，所述第二源漏区210b的掺杂浓度大于所述第二漂移区209b的掺杂浓度。
所述第二MOS晶体管305的GIDL漏电满足要求的条件为：所述第二MOS晶体管305的GIDL漏电小于10pA/μm。
所述第一MOS晶体管304的形成工艺还包括：
如图3所示，在完成步骤二的形成所述第一子侧墙205之后，进行轻掺杂漏注入在所述第一栅极结构两侧的所述半导体衬底201中形成第一轻掺杂漏区209a，所述第一轻掺杂漏区209a的轻掺杂漏注入以所述第一子侧墙205的侧面为自对准条件。
在完成步骤八之后，进行源漏注入在所述第一栅极结构两侧的所述半导体衬底201中形成第一源漏区210a，所述第一源漏区210a和所述第一侧墙307的侧面自对准，所述第一轻掺杂漏区209a的结深小于所述第一源漏区210a的结深，所述第一源漏区210a的掺杂浓度大于所述第一轻掺杂漏区209a的掺杂浓度。
所述第一栅极结构的宽度小于所述第二栅极结构的宽度。
所述第一栅极结构之间的间距小于所述第二栅极结构之间的间距。
在所述第一MOS晶体管304的形成区域中，所述第一MOS晶体管304周期性分布，所述第一侧墙307的厚度保证所述第一MOS晶体管304在沿沟道长度方向上的单元尺寸满足要求，以提升所述第一MOS晶体管304的集成度；所述第一侧墙307的厚度越小，所述第一MOS晶体管304在沿沟道长度方向上的单元尺寸越小。
所述第三MOS晶体管306还包括：
在步骤一之前，还包括在所述半导体衬底201上形成所述第三MOS晶体管306的漂移区场氧202a的步骤。
在完成步骤二的形成所述第一子侧墙205之后，采用离子注入加退火扩散工艺在所述第三栅极结构两侧的所述半导体衬底201中形成第三漂移区，所述第三漂移区的离子注入以所述第一子侧墙205的侧面为自对准条件，所述第三漂移区在退火扩散后延伸到所述第三栅极结构的底部。
在完成步骤八之后，进行源漏注入在所述第三栅极结构两侧的所述第三漂移区中形成第三源漏区，所述第三漂移区的结深大于所述第三源漏区的结深，所述第三源漏区的掺杂浓度大于所述第三漂移区的掺杂浓度；所述漂移区场氧202a形成在所述第三源漏区和所述第三栅极结构的侧面之间的所述第三漂移区中。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种具有不同工作电压的MOS晶体管的集成结构，其特征在于：在半导体衬底上同时集成有第一工作电压的第一MOS晶体管、第二工作电压的第二MOS晶体管以及第三工作电压的第三MOS晶体管；所述第三工作电压大于所述第二工作电压以及所述第二工作电压大于所述第一工作电压；
所述第一MOS晶体管具有第一栅极结构，所述第二MOS晶体管具有第二栅极结构，所述第三MOS晶体管具有第三栅极结构；
所述第一栅极结构由第一栅介质层和第一栅极导电材料层叠加而成，所述第二栅极结构由第二栅介质层和第二栅极导电材料层叠加而成，所述第三栅极结构由第三栅介质层和第三栅极导电材料层叠加而成；
所述第二栅介质层的厚度大于所述第一栅介质层的厚度，所述第三栅介质层的厚度大于所述第二栅介质层的厚度；
在所述第一栅极结构的侧面自对准形成有由第一子侧墙和第二子侧墙叠加形成的第一侧墙；
在所述第二栅极结构的侧面自对准形成有由第一子侧墙、第二子侧墙和第三子侧墙叠加形成的第二侧墙；
在所述第三栅极结构的侧面自对准形成有第三侧墙，所述第三侧墙由第一子侧墙和第二子侧墙叠加而成或者由第一子侧墙、第二子侧墙和第三子侧墙叠加而成；
在所述第一侧墙的厚度的基础上，所述第二侧墙的厚度通过所述第三子侧墙调节，用以保证在所述第二工作电压下所述第二MOS晶体管的GIDL漏电满足要求，所述第二侧墙的厚度越厚，所述第二MOS晶体管的GIDL漏电越小。
2.如权利要求1所述的具有不同工作电压的MOS晶体管的集成结构，其特征在于：所述第二MOS晶体管还包括：
第二漂移区，形成在所述第二栅极结构两侧的所述半导体衬底中，所述第二漂移区和所述第一子侧墙的侧面自对准，所述第二漂移区还扩散延伸到所述第二栅极结构的底部；
第二源漏区，形成在所述第二栅极结构两侧的所述第二漂移区中，所述第二源漏区和所述第二侧墙的侧面自对准，所述第二漂移区的结深大于所述第二源漏区的结深，所述第二源漏区的掺杂浓度大于所述第二漂移区的掺杂浓度。
3.如权利要求2所述的具有不同工作电压的MOS晶体管的集成结构，其特征在于：所述第二MOS晶体管的GIDL漏电满足要求的条件为：所述第二MOS晶体管的GIDL漏电小于10pA/μm。
4.如权利要求2所述的具有不同工作电压的MOS晶体管的集成结构，其特征在于：所述第一MOS晶体管还包括：
第一轻掺杂漏区，形成在所述第一栅极结构两侧的所述半导体衬底中且所述第一轻掺杂漏区和所述第一子侧墙的侧面自对准；
第一源漏区，形成在所述第一栅极结构两侧的所述半导体衬底中且所述第一源漏区和所述第一侧墙的侧面自对准；所述第一轻掺杂漏区的结深小于所述第一源漏区的结深，所述第一源漏区的掺杂浓度大于所述第一轻掺杂漏区的掺杂浓度。
5.如权利要求4所述的具有不同工作电压的MOS晶体管的集成结构，其特征在于：所述第一栅极结构的宽度小于所述第二栅极结构的宽度；
所述第一栅极结构之间的间距小于所述第二栅极结构之间的间距；
在所述第一MOS晶体管的形成区域中，所述第一MOS晶体管周期性分布，所述第一侧墙的厚度保证所述第一MOS晶体管在沿沟道长度方向上的单元尺寸满足要求，以提升所述第一MOS晶体管的集成度；所述第一侧墙的厚度越小，所述第一MOS晶体管在沿沟道长度方向上的单元尺寸越小。
6.如权利要求4所述的具有不同工作电压的MOS晶体管的集成结构，其特征在于：所述第三MOS晶体管还包括：
第三漂移区，形成在所述第三栅极结构两侧的所述半导体衬底中，所述第三漂移区和所述第一子侧墙的侧面自对准，所述第三漂移区还扩散延伸到所述第三栅极结构的底部；
第三源漏区，形成于所述第三漂移区中，所述第三漂移区的结深大于所述第三源漏区的结深，所述第三源漏区的掺杂浓度大于所述第三漂移区的掺杂浓度；
在所述第三源漏区和所述第三栅极结构的侧面之间的所述第三漂移区中形成有漂移区场氧。
7.如权利要求1所述的具有不同工作电压的MOS晶体管的集成结构，其特征在于：所述第一子侧墙的材料包括氧化硅；
所述第二子侧墙的材料包括氮化硅或低介电常数材料；
所述第三子侧墙的材料保护氧化硅。
8.如权利要求1所述的具有不同工作电压的MOS晶体管的集成结构，其特征在于：所述第一栅极导电材料层、所述第二栅极导电材料层和所述第三栅极导电材料层都为多晶硅栅或者都为金属栅。
9.一种具有不同工作电压的MOS晶体管的集成结构的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上的第一MOS晶体管的形成区域、第二MOS晶体管的形成区域和第三MOS晶体管的形成区域分别形成第一栅极结构、第二栅极结构和第三栅极结构；
第一MOS晶体管具有第一工作电压，第二MOS晶体管具有第二工作电压，第三MOS晶体管具有第三工作电压；所述第三工作电压大于所述第二工作电压以及所述第二工作电压大于所述第一工作电压；
所述第一栅极结构由第一栅介质层和第一栅极导电材料层叠加而成，所述第二栅极结构由第二栅介质层和第二栅极导电材料层叠加而成，所述第三栅极结构由第三栅介质层和第三栅极导电材料层叠加而成；
所述第二栅介质层的厚度大于所述第一栅介质层的厚度，所述第三栅介质层的厚度大于所述第二栅介质层的厚度；
步骤二、在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面形成第一子侧墙；
步骤三、依次沉积第二子侧墙材料层和第三子侧墙材料层；
步骤五、对所述第三子侧墙材料层进行全面刻蚀使所述第三子侧墙材料层自对准保留在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面并组成第三子侧墙；
步骤六、形成掩膜层将所述第二MOS晶体管的形成区域覆盖、将所述第一MOS晶体管的形成区域打开以及将所述第三MOS晶体管的形成区域覆盖或打开；
步骤七、进行湿法刻蚀将所述掩膜层打开区域的所述第三子侧墙都去除；
步骤八、对所述第二子侧墙材料层进行全面刻蚀使所述第二子侧墙材料层自对准保留在所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面并组成第二子侧墙；
第一侧墙由自对准形成在所述第一栅极结构的侧面的所述第一子侧墙和所述第二子侧墙叠加而成；
第二侧墙由自对准形成在所述第二栅极结构的侧面的所述第一子侧墙、所述第二子侧墙和所述第三子侧墙叠加而成；
所述第三侧墙由第一子侧墙和第二子侧墙叠加而成或者由第一子侧墙、第二子侧墙和第三子侧墙叠加而成；
在所述第一侧墙的厚度的基础上，所述第二侧墙的厚度通过所述第三子侧墙调节，用以保证在所述第二工作电压下所述第二MOS晶体管的GIDL漏电满足要求，所述第二侧墙的厚度越厚，所述第二MOS晶体管的GIDL漏电越小。
10.如权利要求9所述的具有不同工作电压的MOS晶体管的集成结构的制造方法，其特征在于：所述第二MOS晶体管的形成工艺还包括：
在完成步骤二的形成所述第一子侧墙之后，采用离子注入加退火扩散工艺在所述第二栅极结构两侧的所述半导体衬底中形成第二漂移区，所述第二漂移区的离子注入以所述第一子侧墙的侧面为自对准条件，所述第二漂移区在退火扩散后延伸到所述第二栅极结构的底部；
在完成步骤八之后，进行源漏注入在所述第二栅极结构两侧的所述第二漂移区中形成第二源漏区，所述第二源漏区和所述第二侧墙的侧面自对准，所述第二漂移区的结深大于所述第二源漏区的结深，所述第二源漏区的掺杂浓度大于所述第二漂移区的掺杂浓度。
11.如权利要求10所述的具有不同工作电压的MOS晶体管的集成结构的制造方法，其特征在于：所述第二MOS晶体管的GIDL漏电满足要求的条件为：所述第二MOS晶体管的GIDL漏电小于10pA/μm。
12.如权利要求10所述的具有不同工作电压的MOS晶体管的集成结构的制造方法，其特征在于：所述第一MOS晶体管的形成工艺还包括：
在完成步骤二的形成所述第一子侧墙之后，进行轻掺杂漏注入在所述第一栅极结构两侧的所述半导体衬底中形成第一轻掺杂漏区，所述第一轻掺杂漏区的轻掺杂漏注入以所述第一子侧墙的侧面为自对准条件；
在完成步骤八之后，进行源漏注入在所述第一栅极结构两侧的所述半导体衬底中形成第一源漏区，所述第一源漏区和所述第一侧墙的侧面自对准，所述第一轻掺杂漏区的结深小于所述第一源漏区的结深，所述第一源漏区的掺杂浓度大于所述第一轻掺杂漏区的掺杂浓度。
13.如权利要求12所述的具有不同工作电压的MOS晶体管的集成结构的制造方法，其特征在于：所述第一栅极结构的宽度小于所述第二栅极结构的宽度；
所述第一栅极结构之间的间距小于所述第二栅极结构之间的间距；
在所述第一MOS晶体管的形成区域中，所述第一MOS晶体管周期性分布，所述第一侧墙的厚度保证所述第一MOS晶体管在沿沟道长度方向上的单元尺寸满足要求，以提升所述第一MOS晶体管的集成度；所述第一侧墙的厚度越小，所述第一MOS晶体管在沿沟道长度方向上的单元尺寸越小。
14.如权利要求12所述的具有不同工作电压的MOS晶体管的集成结构的制造方法，其特征在于：所述第三MOS晶体管还包括：
在步骤一之前，还包括在所述半导体衬底上形成所述第三MOS晶体管的漂移区场氧的步骤；
在完成步骤二的形成所述第一子侧墙之后，采用离子注入加退火扩散工艺在所述第三栅极结构两侧的所述半导体衬底中形成第三漂移区，所述第三漂移区的离子注入以所述第一子侧墙的侧面为自对准条件，所述第三漂移区在退火扩散后延伸到所述第三栅极结构的底部；
在完成步骤八之后，进行源漏注入在所述第三栅极结构两侧的所述第三漂移区中形成第三源漏区，所述第三漂移区的结深大于所述第三源漏区的结深，所述第三源漏区的掺杂浓度大于所述第三漂移区的掺杂浓度；所述漂移区场氧形成在所述第三源漏区和所述第三栅极结构的侧面之间的所述第三漂移区中。
15.如权利要求9所述的具有不同工作电压的MOS晶体管的集成结构的制造方法，其特征在于：所述第一子侧墙的材料包括氧化硅；
所述第二子侧墙的材料包括氮化硅或低介电常数材料；
所述第三子侧墙的材料保护氧化硅。
16.如权利要求9所述的具有不同工作电压的MOS晶体管的集成结构的制造方法，
步骤六中，采用步骤一中定义所述第二栅介质层的形成区域的光罩定义所述掩膜层的图形结构。
CN202210395908.1A 2022-04-14 2022-04-14 具有不同工作电压的mos晶体管的集成结构和制造方法 Pending CN116960061A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210395908.1A CN116960061A (zh) 2022-04-14 2022-04-14 具有不同工作电压的mos晶体管的集成结构和制造方法
US18/174,767 US20230335641A1 (en) 2022-04-14 2023-02-27 Integrated Structure of MOS Transistors Having Different Working Voltages and Method for Manufacturing Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210395908.1A CN116960061A (zh) 2022-04-14 2022-04-14 具有不同工作电压的mos晶体管的集成结构和制造方法

Publications (1)

Publication Number Publication Date
CN116960061A true CN116960061A (zh) 2023-10-27

Family

ID=88307159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210395908.1A Pending CN116960061A (zh) 2022-04-14 2022-04-14 具有不同工作电压的mos晶体管的集成结构和制造方法

Country Status (2)

Country Link
US (1) US20230335641A1 (zh)
CN (1) CN116960061A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114446879A (zh) * 2020-11-02 2022-05-06 上海华力集成电路制造有限公司 整合不同厚度的栅介质层的制造方法

Also Published As

Publication number Publication date
US20230335641A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US7378312B2 (en) Recess gate transistor structure for use in semiconductor device and method thereof
CN108364952B (zh) 闪存的制造方法
US20120146137A1 (en) Semiconductor device and method of manufacturing semiconductor device
US8329539B2 (en) Semiconductor device having recessed gate electrode and method of fabricating the same
KR930009131B1 (ko) 초고집적 반도체 메모리장치의 제조방법
JP2002110976A (ja) 半導体装置及び半導体装置の製造方法
US20230335641A1 (en) Integrated Structure of MOS Transistors Having Different Working Voltages and Method for Manufacturing Same
WO2010143332A1 (ja) 半導体装置及びその製造方法
US6372579B1 (en) Producing laterally diffused metal-oxide semiconductor
US7851855B2 (en) Semiconductor device and a method for manufacturing the same
KR100240682B1 (ko) 반도체장치의 제조방법
CN107275333B (zh) Sonos非挥发性存储器工艺中的dmos器件及制造方法
KR101060697B1 (ko) 채널 폭이 증가된 ｍｏｓ 트랜지스터 및 그 제조 방법
US20130154017A1 (en) Self-Aligned Gate Structure for Field Effect Transistor
US20050133831A1 (en) Body contact formation in partially depleted silicon on insulator device
KR100234692B1 (ko) 트랜지스터 및 그 제조방법
KR100505395B1 (ko) 반도체 장치의 제조방법
KR100863687B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR20050122475A (ko) 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법
KR20000004528A (ko) 반도체소자의 소자분리절연막 형성방법
KR20040003115A (ko) 고전압 트랜지스터 형성방법
KR100598170B1 (ko) 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법
KR100405450B1 (ko) 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법
KR0132507B1 (ko) 반도체 소자 및 그 제조방법
KR20050122474A (ko) 리세스 게이트를 갖는 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication