KR20050122475A - 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법 - Google Patents
리세스 게이트를 갖는 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20050122475A KR20050122475A KR1020040047585A KR20040047585A KR20050122475A KR 20050122475 A KR20050122475 A KR 20050122475A KR 1020040047585 A KR1020040047585 A KR 1020040047585A KR 20040047585 A KR20040047585 A KR 20040047585A KR 20050122475 A KR20050122475 A KR 20050122475A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- film
- trench
- gate pattern
- transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 3
- 150000004767 nitrides Chemical class 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Abstract
본 발명은 고집적화에 따른 디램 메모리 셀의 리프레쉬 특성을 개선하는 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법에 관한 것이다.
본 발명에 따른 리세스 게이트를 갖는 트랜지스터는 활성 영역과 소자 분리 영역이 구분되어 있는 반도체 기판과, 상기 활성 영역의 기판 내에 형성되어 있는 복수의 트렌치와, 트렌치의 측벽에 형성되어 있는 도전 스페이서와, 트렌치 위에 형성되어 있는 게이트 패턴과, 게이트 패턴의 측벽에 형성되어 있는 절연 스페이서 및 게이트 패턴의 양측 기판 내에 형성되어 있는 소오스/드레인을 포함하여 이루어진다.
Description
본 발명은 리세스 게이트 구조의 트랜지스터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 디램 메모리 셀의 리프레쉬 특성을 개선할 수 있는 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법에 관한 것이다.
현재 디램 메모리 셀의 고집적화로 인하여 소자의 디자인 룰(design rule)이 감소됨에 따라, 셀 트랜지스터의 크기가 감소되어 트랜지스터의 채널 길이 또한 짧아지고 있다. 채널 길이가 짧아지게 되면, 트랜지스터의 단채널 효과(Short-Channel Effect)를 심화시켜 문턱 전압을 감소시킨다.
이에 따라, 종래에는 트랜지스터의 단채널 효과로 인하여 문턱 전압이 감소하는 것을 방지하기 위해 채널의 도핑 농도를 증가시켜 원하는 크기의 문턱전압을 얻었다.
그러나, 이러한 채널 도핑 농도의 증가는 소오스 접합부에서의 전계 집중 현상을 유발하고, 누설 전류를 증가시켜 디램 메모리 셀의 리프레쉬 특성을 악화시키는 문제가 있다.
따라서, 이를 해결하기 위한 방안으로 최근에는 리세스 게이트(recess gate)를 갖는 트랜지스터에 대한 연구가 집중되고 있다.
도 1은 종래 기술에 따른 리세스 게이트를 갖는 트랜지스터의 구조를 나타낸 단면도이다.
도 1에 도시한 바와 같이, 종래의 리세스 게이트를 갖는 트랜지스터는 트렌치(Trench)를 가지는 반도체 기판(100)과, 상기 트렌치 위에 형성되어 있으며, 게이트 산화막(151), 게이트 전극(156), 마스크용 질화막(157) 및 반사방지막(159)이 순차 적층되어 이루어진 게이트 패턴(150)과, 상기 게이트 패턴(150)의 측벽에 형성되어 있는 절연 스페이서(160) 및 상기 게이트 패턴(150)의 양측 하부에 위치하는 기판(100) 내에 형성되어 있는 소오스/드레인(170)을 포함한다.
즉, 종래 기술에 의해 제조된 리세스 게이트를 갖는 트랜지스터는 게이트 패턴 아래에 위치하는 트렌치의 프로파일을 따라 채널의 길이가 길게 형성됨으로써, 채널 도핑 농도를 증가시키는 것을 방지하여 소오스 접합부에서의 전계 집중 현상의 발생을 차단하고, GIDL(Gate Induced Drain Leakage) 등 누설 전류를 감소시키는 이점이 있다.
그러나, 이와 같은 종래의 리세스 게이트를 갖는 트랜지스터는 트렌치의 프로파일에 따라 채널의 길이가 길어지는 동시에 소오스/드레인 간의 전류 경로 또한 길어지게 되는 바, 저항이 증가하는 문제가 있다(도 1의 점선 참조).
또한, 소오스/드레인은 위쪽에 비해 아래쪽의 도핑 농도가 낮기 때문에 저항을 더욱 증가시킨다. 이에 따라서, 전류량이 감소되며, 전류량의 감소는 트랜지스터의 구동 능력을 낮추고, 디램 메모리 셀의 리프레쉬 특성을 감소시키는 문제가 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 채널의 길이는 길게 하는 동시에 소오스/드레인 간에 저항이 작은 전류 경로를 형성함으로써, 고집적화에 따른 디램 메모리 셀의 리프레쉬 특성을 개선하는 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위해 본 발명은 활성 영역과 소자 분리 영역이 구분되어 있는 반도체 기판과, 상기 활성 영역의 기판 내에 형성되어 있는 복수의 트렌치와, 상기 트렌치의 측벽에 형성되어 있는 도전 스페이서와, 상기 트렌치 위에 형성되어 있으며, 다중막으로 이루어진 게이트 패턴과, 상기 게이트 패턴의 측벽에 형성되어 있는 절연 스페이서 및 상기 게이트 패턴의 양측 기판 내에 형성되어 있는 소오스/드레인 접합부를 포함하는 리세스 게이트를 갖는 트랜지스터를 마련한다.
여기서, 상기 게이트 패턴은 게이트 산화막, 게이트 도전막, 마스크용 질화막 및 반사방지막이 순차 적층되어 있는 구조를 가지는 것이 바람직하며, 이때, 상기 게이트 도전막은 폴리막 및 텅스텐실리사이드막이 순차 적층되어 있는 구조를 가진다.
또한, 상기 도전 스페이서는 폴리 실리콘으로 이루지는 것이 바람직하다.
상기한 다른 목적을 달성하기 위해 본 발명은 반도체 기판의 활성 영역에 복수의 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 기판에 선택적 에피택셜 성장 공정을 진행하여 소정 두께의 실리콘 에피택셜막을 형성하는 단계와, 상기 실리콘 에피택셜막을 선택적 식각하여 상기 트렌치 측벽에 도전 스페이서를 형성하는 단계를 포함하는 리세스 게이트를 갖는 트랜지스터의 제조 방법을 마련한다.
여기서, 상기 트렌치 측벽에 도전 스페이서를 형성하는 단계 이후에 상기 트렌치 위에 게이트 산화막, 게이트 도전막, 마스크용 질화막 및 반사 방지막을 순차 증착되어 있는 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴의 측벽에 절연 스페이서를 형성하는 단계와, 상기 게이트 패턴 및 상기 절연 스페이서를 마스크로 상기 기판 내에 정션 형성용 이온을 주입하여 소오스/드레인을 형성하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 게이트 도전막은 폴리막 및 텅스텐실리사이드막을 순착 적층하여 형성하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시예에 따른 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 2를 참고로 하여 본 발명의 실시예에 따른 리세스 게이트를 갖는 트랜지스터의 구조를 설명한다.
도 2는 본 발명의 실시예에 따른 리세스 게이트를 갖는 트랜지스터의 구조를 나타낸 단면도이다.
도 2에 도시한 바와 같이, 본 발명의 리세스 게이트를 갖는 트랜지스터는 활성 영역의 반도체 기판(100) 내에 채널 길이를 확보할 수 있는 복수의 트렌치(도시하지 않음)가 형성되어 있고, 그 트렌치의 측벽에는 트랜지스터의 소오스/드레인 간의 전류 경로를 결정하는 도전 스페이서(145)가 위치한다.
그리고, 상기 트렌치 위에는 다중막 즉, 게이트 산화막(151), 게이트 도전막(156), 마스크용 질화막(157) 및 반사방지막(159)이 순차 적층되어 있는 구조의 게이트 패턴(150)이 위치한다. 이때, 게이트 도전막(156)은 폴리막(153) 및 텅스텐실리사이드막(155)이 순차 적층되어 있는 구조를 가진다. 또한, 게이트 패턴(150)의 측벽에는 게이트 패턴(150)을 보호하기 위한 절연 스페이서(160)가 형성되어 있다.
상기 게이트 패턴(150)의 양측에 위치하는 기판(100) 내에는 정션을 이루는 소오스/드레인(170)이 위치한다.
앞서 설명한 바와 같이, 본 발명에 따른 리세스 게이트를 갖는 트랜지스터는 고집적화되어 감에 따라 감소하고 있는 채널의 길이를 트렌치의 프로파일을 통해 길게 하고 있는 동시에 트렌치 측벽에 형성되어 있는 도전 스페이서를 이용하여 트랜지스터에 전압 인가 시, 소오스/드레인 간에 저항이 작은 새로운 전류의 경로(도 2의 점선 참조)를 형성하고 있다. 전류의 저항이 감소하면, 전류량을 확보할 수 있고, 이는 트랜지스터의 구동 능력을 향상시키고, 디램 메모리 셀의 리프레쉬 특성을 개선시킨다.
그러면, 도 3a 내지 도 3d를 참고로 하여 본 발명의 실시예에 따른 리세스 게이트를 갖는 트랜지스터의 제조 방법을 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 리세스 게이트를 갖는 트랜지스터의 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
우선, 도 3a에 도시한 바와 같이, 활성 영역의 반도체 기판(100) 위에 버퍼 산화막(110) 및 질화막(도시하지 않음)을 순차 적층한 다음 그 위에 게이트 형성 영역을 정의하는 감광막 패턴(도시하지 않음)을 형성한다. 그리고, 감광막 패턴을 마스크로 질화막을 식각하여 하드 마스크(120)를 형성한다. 이때, 하드 마스크(120) 또한, 버퍼 산화막(110) 위에서 게이트 형성 영역을 정의한다.
이어, 상기 하드 마스크(120)를 마스크로 버퍼 산화막(120) 및 기판(100)을 선택적 식각하여 기판 내에 소정 깊이를 가지는 트렌치(130)를 형성한다. 이때, 트렌치(130)는 고집적화에 따라 짧아지고 있는 트랜지스터의 채널 길이를 트렌치(130)의 프로파일을 이용하여 길게 형성함으로써, 단채널 효과의 발생을 최소화한다.
그리고, 상기 트렌치(130)가 형성된 기판(100) 위에 존재하는 하드 마스크(120) 및 버퍼 산화막(110)을 제거한다.
다음, 도 3b에 도시한 바와 같이, 상기 트렌치(130)가 형성되어 있는 기판(100)의 표면 실리콘을 선택적 에피택셜 성장시켜 실리콘 에피택셜막(140)을 형성한다.
이어, 도 3c에 도시한 바와 같이, 상기 실리콘 에피택셜막(140)을 전면 식각 또는 에치백 등의 식각 방법으로 선택적 식각하여 트렌치(130)의 측벽에 도전 스페이서(145)를 형성한다. 도전 스페이서(145)는 추후 트랜지스터에 전압 인가 시, 소오스/드레인 간에 흐르는 전류의 경로 역할을 한다.
그리고, 도 3d에 도시한 바와 같이, 상기 기판(100)의 트렌치(130) 위에 일반적인 게이트 형성 공정을 진행하여 다중막 구조의 게이트 패턴(150)을 형성한다. 보다 상세하게, 본 발명은 게이트 패턴(150)을 게이트 산화막(151), 게이트 전극막(156), 마스크용 질화막(157) 및 반사방지막(159)이 순차 적층되어 있는 구조를 가지게 형성한다. 또한, 상기 게이트 전극막(156)은 폴리막(153) 및 텅스텐실리사이드막(155)이 순차 적층하여 형성한다.
이어, 상기 게이트 패턴(150) 측벽에 게이트 패턴(150)을 식각 및 세정 등의 후속 공정으로부터 보호하기 위한 절연 스페이서(190)를 형성한 다음, 절연 스페이서(160) 및 게이트 패턴(150)을 마스크로 기판(100) 내에 정션 형성용 이온을 주입하여 소오스/드레인(170)을 형성한다.(도 2 참조).
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기한 바와 같이 본 발명은 채널의 길이는 길게 확보하는 동시에 소오스/드레인 간의 저항이 작은 전류 경로를 형성함으로써, 고집적화에 따른 디램 메모리 셀의 단채널 효과의 발생을 방지하는 동시에 소오스/드레인 간의 전류량을 증가시킬 수 있다.
또한, 증가한 전류량에 의해 트랜지스터의 구동 속도를 빠르게 할 수 있어 디램 메모리 셀의 리프레쉬 특성을 개선할 수 있다.
도 1은 종래 기술에 따른 리세스 게이트를 갖는 트랜지스터의 구조를 나타낸 단면도이다.
도 2는 본 발명의 실시예에 따른 리세스 게이트를 갖는 트랜지스터의 구조를 나타낸 단면도이다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 리세스 게이트를 갖는 트랜지스터의 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 반도체 기판 130 : 트렌치
145 : 도전 스페이서 156 : 게이트 전극
150 : 게이트 패턴 160 : 절연 스페이서
170 : 소오스/드레인
Claims (7)
- 활성 영역과 소자 분리 영역이 구분되어 있는 반도체 기판과,상기 활성 영역의 기판 내에 형성되어 있는 복수의 트렌치와,상기 트렌치의 측벽에 형성되어 있는 도전 스페이서와,상기 트렌치 위에 형성되어 있으며, 다중막으로 이루어진 게이트 패턴과,상기 게이트 패턴의 측벽에 형성되어 있는 절연 스페이서 및상기 게이트 패턴의 양측 기판 내에 형성되어 있는 소오스/드레인 접합부를 포함하는 리세스 게이트를 갖는 트랜지스터.
- 제1항에 있어서,상기 게이트 패턴은 게이트 산화막, 게이트 도전막, 마스크용 질화막 및 반사방지막이 순차 적층되어 있는 구조를 가지는 리세스 게이트를 갖는 트랜지스터.
- 제1항에 있어서,상기 게이트 도전막은 폴리막 및 텅스텐실리사이드막이 순차 적층되어 있는 구조를 가지는 리세스 게이트를 갖는 트랜지스터.
- 제1항에 있어서,상기 도전 스페이서는 폴리 실리콘으로 이루어진 리세스 게이트를 갖는 트랜지스터.
- 반도체 기판의 활성 영역에 복수의 트렌치를 형성하는 단계와,상기 트렌치가 형성된 기판에 선택적 에피택셜 성장 공정을 진행하여 소정 두께의 실리콘 에피택셜막을 형성하는 단계와,상기 실리콘 에피택셜막을 선택적 식각하여 상기 트렌치 측벽에 도전 스페이서를 형성하는 단계를 포함하는 리세스 게이트를 갖는 트랜지스터의 제조 방법.
- 제5항에 있어서,상기 트렌치 측벽에 도전 스페이서를 형성하는 단계 이후에 상기 트렌치 위에 게이트 산화막, 게이트 도전막, 마스크용 질화막 및 반사 방지막을 순차 증착되어 있는 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴의 측벽에 절연 스페이서를 형성하는 단계와, 상기 게이트 패턴 및 상기 절연 스페이서를 마스크로 상기 기판 내에 정션 형성용 이온을 주입하여 소오스/드레인을 형성하는 단계를 더 포함하는 리세스 게이트를 갖는 트랜지스터의 제조 방법.
- 제6항에 있어서,상기 게이트 도전막은 폴리막 및 텅스텐실리사이드막을 순착 적층하여 형성하는 리세스 게이트를 갖는 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040047585A KR20050122475A (ko) | 2004-06-24 | 2004-06-24 | 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040047585A KR20050122475A (ko) | 2004-06-24 | 2004-06-24 | 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050122475A true KR20050122475A (ko) | 2005-12-29 |
Family
ID=37294303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040047585A KR20050122475A (ko) | 2004-06-24 | 2004-06-24 | 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050122475A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100854501B1 (ko) * | 2007-02-23 | 2008-08-26 | 삼성전자주식회사 | 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법 |
| KR100896849B1 (ko) * | 2007-12-26 | 2009-05-12 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| KR100905183B1 (ko) * | 2007-10-31 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US7659573B2 (en) | 2006-08-09 | 2010-02-09 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
2004
- 2004-06-24 KR KR1020040047585A patent/KR20050122475A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7659573B2 (en) | 2006-08-09 | 2010-02-09 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100854501B1 (ko) * | 2007-02-23 | 2008-08-26 | 삼성전자주식회사 | 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법 |
| US7750399B2 (en) | 2007-02-23 | 2010-07-06 | Samsung Electronics Co., Ltd. | MOS transistors having recessed channel regions and methods of fabricating the same |
| KR100905183B1 (ko) * | 2007-10-31 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| KR100896849B1 (ko) * | 2007-12-26 | 2009-05-12 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100564434B1 (ko) | 리세스 게이트 및 그 제조 방법 | |
| KR100549579B1 (ko) | 셀 트랜지스터의 제조 방법 | |
| KR20050122475A (ko) | 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법 | |
| KR100598172B1 (ko) | 리세스 게이트를 갖는 트랜지스터의 제조 방법 | |
| US8039907B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100668851B1 (ko) | 모스펫 소자 제조방법 | |
| KR100743627B1 (ko) | 반도체 소자의 제조방법 | |
| KR100598170B1 (ko) | 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법 | |
| KR100598180B1 (ko) | 트랜지스터 및 그 제조 방법 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| KR100602113B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR20080029266A (ko) | 반도체 소자의 제조방법 | |
| KR100642409B1 (ko) | 비대칭 리세스된 스텝 게이트를 갖는 ｍｏｓｆｅｔ 제조방법 | |
| KR100668740B1 (ko) | 셀 트랜지스터 및 그의 제조 방법 | |
| KR0130626B1 (ko) | 측면 소스/드레인 구조의 트랜지스터 및 그 제조방법 | |
| KR100650772B1 (ko) | 반도체 소자의 제조방법 | |
| KR100876833B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR100818111B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100668876B1 (ko) | 모스펫 소자의 제조방법 | |
| KR100772115B1 (ko) | 모스펫 소자의 제조방법 | |
| CN113948396A (zh) | 鳍式场效应晶体管的制造方法 | |
| KR20060042499A (ko) | 리세스 게이트의 게이트 전극 제조 방법 | |
| KR20040009752A (ko) | 모스펫의 제조방법 | |
| KR20060042692A (ko) | 반도체 소자의 셀 트랜지스터 제조 방법 | |
| KR20060006598A (ko) | 셀 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |