CN103956332B - 用于提升走线资源的集成电路结构及方法 - Google Patents

用于提升走线资源的集成电路结构及方法 Download PDF

Info

Publication number
CN103956332B
CN103956332B CN201410187053.9A CN201410187053A CN103956332B CN 103956332 B CN103956332 B CN 103956332B CN 201410187053 A CN201410187053 A CN 201410187053A CN 103956332 B CN103956332 B CN 103956332B
Authority
CN
China
Prior art keywords
region
cell block
area
cell
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410187053.9A
Other languages
English (en)
Other versions
CN103956332A (zh
Inventor
赵立新
俞大立
柳雅琳
庄群峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Galaxycore Shanghai Ltd Corp
Original Assignee
Galaxycore Shanghai Ltd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxycore Shanghai Ltd Corp filed Critical Galaxycore Shanghai Ltd Corp
Priority to CN201410187053.9A priority Critical patent/CN103956332B/zh
Publication of CN103956332A publication Critical patent/CN103956332A/zh
Application granted granted Critical
Publication of CN103956332B publication Critical patent/CN103956332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种用于提升走线资源的集成电路结构及方法，该方法包括：步骤A：提供包括有若干单元块的单元库，单元块具有沿至少两个方向延伸的单元块区域，单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域；的单元块区域的导体层包括若干导体、电源线、地线；步骤B：于版图中设定第一区域、第二区域，并于第一方向布设单元块于第一区域，于第二方向布设单元块于第二区域，其中，第一、第二区域分别设置有结构上相互对应的电性连接部，进行匹配的电性连接。通过本发明的技术方案，可以增加20％左右的走线资源，同时也可以增加电源线和地线连接的灵活性。

Description

用于提升走线资源的集成电路结构及方法
技术领域
本发明涉及集成电路设计领域，尤其是一种能够提升走线资源的集成电路结构及方法。
背景技术
目前，集成电路(IC)正在向高速化、小型化以及低功耗化的方向发展。在集成电路制造过程中，很多的IC制造企业会向IC设计企业提供符合其工艺标准的标准单元库电路，以便于IC设计企业使用。这些由IC制造企业提供的单元库电路往往具有较大的面积，不利于减小晶圆的面积，并导致IC的生产成本提升。
另外，在集成电路版图的布局中，一般遵循“L”形布局的规则。现有技术中，第一金属层在L形数字布局布线中的走线方向基本上均是水平方向，类似地，第三、五等奇数金属层的走线方向也与第一金属层的走线方向一致。同样，第二金属层的走线方向垂直水平方向，类似地，第四、六等偶数层的金属走线方向也一致，并且奇数层的金属走线方向垂直于偶数层的金属走线方向。大多数的集成电路仅会用到3-4层的金属，且第四金属层的布线较少，因此，在偶数层的走线资源基本上取决于第二金属层，并且这种布线方法虽然可以使得集成电路获得较佳的信号传输的匹配性，但在数字后端做布局布线时，容易造成走线资源紧张。
因此，如何基于现有的工艺标准，并且不影响电路性能，对集成电路的版图布局、结构进行改进，从而增加走线资源，是当前亟需解决的一个技术问题。
发明内容
基于以上考虑，如果提出一种能够保证电路布局的匹配性且提高电路走线资源的方法与电路结构，将是非常有利的。
根据本发明的一方面，提出了一种基于单元库的集成电路设计方法，包括：步骤A：提供包括有若干单元块的单元库，所述单元块具有沿至少两个方向延伸的单元块区域，所述单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域；所述的单元块区域的导体层包括若干导体、电源线、地线；步骤B：于版图中设定第一区域、第二区域，并于第一方向布设所述单元块于所述第一区域，于第二方向布设所述单元块于所述第二区域，其中，所述第一、第二区域分别设置有结构上相互对应的电性连接部，进行匹配的电性连接。
根据本发明的一个实施例，所述步骤B中还包括：于版图中设定第三区域，并于所述第三区域布设电性连通所述第一区域与第二区域的辅助单元块。
根据本发明的一个实施例，所述辅助单元块设置有：包括有源区域、扩散区域的底层区域，所述底层区域与所述MOS管区域衔接；所述辅助单元块还设置有：电源极与地极，其与所述导体层相接。
根据本发明的一个实施例，所述步骤B中，还包括通过预设的网表对所述单元块于版图中进行布局。
根据本发明的一个实施例，所述第一方向与第二方向之间的角度为：45度至135度。
根据本发明的一个实施例，所述单元块的内部的导体层存在至少一条电性连通所有单元块的金属走线，所述金属走线为信号线、电源线、地线之一。
根据本发明的一个实施例，所述若干单元块为：组合逻辑门或时序逻辑门。
本发明的另一方面提出了一种基于单元库形成的集成电路结构，其包括：若干单元块，所述单元块包括沿至少两个方向延伸的单元块区域，所述单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域，所述单元块区域的导体层包括有若干导体、电源线、地线；第一区域，包括于第一方向设置的至少一个单元块；第二区域，包括于第二方向设置的至少一个单元块；其中，所述第一区域与第二区域分别设置有：结构上相互对应的电性连接部，进行匹配的电性连接。
根据本发明的一个实施例，所述集成电路结构还包括：第三区域，其包括电性连通第一区域与第二区域的辅助单元块。
根据本发明的一个实施例，所述的辅助单元块设置有：包括有源区域、扩散区域的底层区域，所述底层区域与所述MOS管区域衔接；所述辅助单元块还设置有：电源极与地极，其与所述导体层衔接。
根据本发明的一个实施例，所述单元块基于预设的网表布局于所述版图中。
根据本发明的一个实施例，所述第一方向与第二方向之间的角度为：45度至135度。
根据本发明的一个实施例，所述单元块的内部的导体层存在至少一条电性连通所有单元块的金属走线，所述金属走线包括信号线、电源线、地线中的一个或多个。
根据本发明的一个实施例，所述单元块为：组合逻辑门或时序逻辑门。
根据本发明的一个实施例，所述单元块定义于半导体衬底中，其分别具有相同的高度。
本发明通过改变集成电路中各单元块的布局，能够在确保电路性能的情况下，提升走线资源，极大地方便了数字后端的布线，并且降低了成本。利用本发明的技术方案，可以增加20％左右的走线资源，同时也可以增加电源线和地线连接的灵活性。
本发明的各个方面将通过下文中的具体实施例的说明而更加清晰。
附图说明
通过参照附图并阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1是依据本发明实施例的集成电路设计方法的流程图；
图2为依据本发明实施例的第一金属层在L形数字布局布线中的示意图；
图3为依据本发明实施例的辅助单元块的示意图；
图4为依据本发明实施例的另一种类型的辅助单元块的示意图；
图5为依据本发明实施例的辅助单元块在集成电路版图中的应用示意图。
在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置(模块)或步骤。
具体实施方式
在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。
图1是依据本发明实施例的集成电路设计方法的流程图。
首先，执行步骤S11：提供包括有若干单元块的单元库。
在该步骤中，单元块(Cell)的区域沿至少两个方向延伸(譬如，矩形)，每个单元块区域的底层包括MOS管区域和导体层，其中，MOS管区域包括有源区域、扩散区域及栅极带区域，导体层包括若干导体、电源线、地线。
接着，执行步骤S12：在版图中设定第一、第二区域。
在该步骤中，第一、第二区域分别对应着走线方向的第一、二方向，以供布设相应的单元块。
然后，执行步骤S13：分别于第一、二方向布设单元块于第一、二区域。
在该步骤中，将把单元块分别以第一、第二方向进行布设，具体地，在第一方向布设单元块于第一区域，在第二方向布设单元块于第二区域。相较于现有技术，本实施例中连接单元块的金属线将不再只是具有一个走线方向，而是具有两个走线方向。
最后，执行步骤S14：于版图中设置第三区域，并于第三区域设置辅助单元块。
在该步骤中，辅助单元块包括有源区域、扩散区域的底层区域，该底层区域与上述的MOS管区域衔接；辅助单元块还设置有：电源极与地极，其与上述的导体层衔接。通过辅助单元块，可以使得第一、二区域的各层对应地连接，使得电路具有更好的匹配性。
可以理解的是，上述的第一方向与第二方向之间的角度为：45度至135度，譬如，90度。优选的，单元块的内部的导体层存在至少一条电性连通所有单元块的金属走线，该金属走线为信号线、电源线、地线之一。可以理解的是，单元块可以为组合逻辑门或时序逻辑门。
图2为依据本发明实施例的第一金属层在L形数字布局布线中的示意图。
如图所示，单元块在第一区域A1、第二区域A2的分布方向的夹角呈90度。多个单元块分别以两个方向进行排列，从而使得单元块中的第一金属层在整个版图中呈现L形布局。类似的，第二、三金属层也呈现L形布局。第二金属层的一部分的走线呈水平方向，与该区域的第一金属层的走线方向一致；同样，第二金属层的另一部分的走线呈垂直方向，与该区域的第一金属层走线方向一致。因此，采用本发明实施例的布局方法，能够在增大各金属的走线资源时，保证各金属层间的匹配性。
因此，通过改变单元块的布局，可以保证各金属层之间的匹配，并且增加走线资源。
由于同一金属层在第一、第二区域上的布线方向不同，因此，需要增加辅助单元块，以增加各单元块之间的匹配性。
图3为依据本发明实施例的辅助单元块的示意图。
如图所示，辅助单元块30包括有源区域31和33、扩散区域32、N阱323以及第一金属层331和332，其中，有源区域、扩散区域分别与单元块中的MOS管区域中对应的区域相接，也就是说，有源区域31与单元块中的有源区域相接，扩散区域32与单元块中的扩散区域相接。辅助单元块还设置有：电源极与地极，其与上述的导体层衔接。通过辅助单元块，可以使得第一、二区域的各层对应地连接，使得电路具有更好的匹配性。
可以理解的是，由于单元块中存在两种类型的MOS管，且版图中的地线、电源线为间隔地分布，因此，也需要存在两种类型的辅助单元块。因此，图中的第一金属层331将接高电位，第一金属层332将接低电位。
在一些实施例中，辅助单元块30还包含N型注入区(SN)321和P型注入区(SP)322。
图4为依据本发明实施例的另一种类型的辅助单元块的示意图。
如图所示，辅助单元块40包括有源区域41和43、扩散区域42、N阱423以及第一金属层431和432，其中，有源、扩散区域分别与单元块中的MOS管区域中对应的区域相接，也就是说，有源区域41与单元块中的有源区域相接，扩散区域42与单元块中的扩散区域相接。同样，辅助单元块还设置有电源极与地极，其与单元块中的导体层衔接。
与图3中的示例性的辅助单元块类似，图中的第一金属层431将接高电位，第一金属层432将接低电位。从而实现两种类型的辅助单元块之间能够相互匹配，保证了电路的性能。
在一些实施例中，辅助单元块还可以包含N型注入区(SN)421和P型注入区(SP)422。
图5为依据本发明实施例的辅助单元块的应用示意图。
由于版图中的地线VSS和电源线VDD通常是间隔地布局，因此，在第一区域的同一行和第二区域的同一列中的每个单元块中，设置第一种类型的辅助单元块(譬如，N型辅助单元块)，在该行和列的相邻的行和列中，设置第二种类型的辅助单元块(譬如，P型辅助单元块)。
如图中所示，第一区域的第一行R1对应于第二区域的第一列C1，第一区域的第二行R2对应于第二区域的第二列C2，相邻的两行R1、R2之间为电源线VDD，与电源线VDD相邻的则为地线VSS。因此，在第三区域A3，即第一区域与第二区域的交接处，设置的辅助单元块的类型也随着行列的变化而变化。在本实施例中，第一行R1/第一列C1对应着N型辅助单元块，第二行R2/第二列C2对应着P型辅助单元块，第三行R3/第三列C3对应着N型辅助单元块，以此类推。
通过采用辅助单元块，可以使得单元块在改变布局的方向后，仍然能够保持优异的匹配性，减少不利于电路性能的寄生效应的产生。
本发明还提出了一种基于单元库形成的集成电路结构。请再参照图2-5，该集成电路结构包括：若干单元块，该单元块包括沿至少两个方向延伸的单元块区域。单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域；单元块区域的导体层包括有若干导体(即第一至三金属层)、电源线、地线。
该集成电路结构还包括第一、二区域，其中，第一区域包括沿第一方向设置的至少一个单元块，第二区域包括沿第二方向设置的至少一个单元块。第一区域与第二区域分别设置有：结构上相互对应的电性连接部，进行匹配的电性连接，该电性连接部即为两个区域相接的区域。
优选的，集成电路结构还包括第三区域，其包括电性连通第一区域与第二区域的辅助单元块。辅助单元块用于将第一、第二区域中的单元块的电源线VDD、地线VSS以及相应的MOS管区域相连，以使各部分具有相应的电位。
进一步，辅助单元块设置有与MOS管区域相似的底层区域，该底层区域包括有源区域、扩散区域，且该底层区域与MOS管区域中的底层区域相接。可以理解的是，辅助单元块还设置有电源极与地极，其与单元块的导体层衔接，用于将属于同一行/同一列的电源线或地线相接。
优选的，该集成电路结构中的单元块是基于预设的网表布局于版图中，因此，可以快速地形成该集成电路结构。可以理解的是，上述的第一方向与第二方向之间的角度不仅限于90度，其可以为45度至135度之间的任意角度。
优选的，该集成电路结构中的单元块内部的导体层存在至少一条电性连通所有单元块的金属走线，所述金属走线包括信号线、电源线、地线中的一个或多个。
优选的，单元块为组合逻辑门或时序逻辑门，且其形成于半导体衬底中，分别具有相同的高度。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (11)

1.一种基于单元库的集成电路设计方法，其特征在于，包括如下步骤：
A：提供包括有若干单元块的单元库，所述单元块具有沿至少两个方向延伸的单元块区域，所述单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域；所述的单元块区域的导体层包括若干导体、电源线、地线；
B：于版图中设定第一区域、第二区域，并于第一方向布设所述单元块于所述第一区域，于第二方向布设所述单元块于所述第二区域，其中，所述第一、第二区域分别设置有结构上相互对应的电性连接部，使得在对应的电性连接部之间进行匹配的电性连接，
其中所述步骤B中还包括：于版图中设定第三区域，并于所述第三区域布设电性连通所述第一区域与第二区域的辅助单元块，以及
其中所述辅助单元块设置有：包括有源区域、扩散区域的底层区域，所述底层区域与所述MOS管区域衔接；所述辅助单元块还设置有：电源极与地极，其与所述导体层相接。
2.根据权利要求1所述的集成电路设计方法，其特征在于，所述步骤B中，还包括通过预设的网表对所述单元块于版图中进行布局。
3.根据权利要求1所述的集成电路设计方法，其特征在于，所述第一方向与第二方向之间的角度为：45度至135度。
4.根据权利要求3所述的集成电路设计方法，其特征在于，所述单元块的内部的导体层存在至少一条电性连通所有单元块的金属走线，所述金属走线为信号线、电源线、地线之一。
5.根据权利要求1所述的集成电路设计方法，其特征在于，所述若干单元块为：组合逻辑门或时序逻辑门。
6.一种基于单元库形成的集成电路结构，其特征在于，其包括：
若干单元块，所述单元块包括沿至少两个方向延伸的单元块区域，所述单元块区域的底层包括具有有源区域、扩散区域及栅极带区域的MOS管区域，所述单元块区域的导体层包括有若干导体、电源线、地线；
第一区域，包括于第一方向设置的至少一个单元块；
第二区域，包括于第二方向设置的至少一个单元块；
其中，所述第一区域与第二区域分别设置有：结构上相互对应的电性连接部，使得在对应的电性连接部之间进行匹配的电性连接，
其中所述集成电路结构还包括：第三区域，其包括电性连通第一区域与第二区域的辅助单元块，以及
其中所述的辅助单元块设置有：包括有源区域、扩散区域的底层区域，所述底层区域与所述MOS管区域衔接；所述辅助单元块还设置有：电源极与地极，其与所述导体层衔接。
7.根据权利要求6所述的集成电路结构，其特征在于，所述单元块基于预设的网表布局于版图中。
8.根据权利要求6所述的集成电路结构，其特征在于，所述第一方向与第二方向之间的角度为：45度至135度。
9.根据权利要求6所述的集成电路结构，其特征在于，所述单元块的内部的导体层存在至少一条电性连通所有单元块的金属走线，所述金属走线包括信号线、电源线、地线中的一个或多个。
10.根据权利要求6所述的集成电路结构，其特征在于，所述单元块为：组合逻辑门或时序逻辑门。
11.根据权利要求6所述的集成电路结构，其特征在于，所述单元块定义于半导体衬底中，其分别具有相同的高度。
CN201410187053.9A 2014-05-05 2014-05-05 用于提升走线资源的集成电路结构及方法 Active CN103956332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410187053.9A CN103956332B (zh) 2014-05-05 2014-05-05 用于提升走线资源的集成电路结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410187053.9A CN103956332B (zh) 2014-05-05 2014-05-05 用于提升走线资源的集成电路结构及方法

Publications (2)

Publication Number Publication Date
CN103956332A CN103956332A (zh) 2014-07-30
CN103956332B true CN103956332B (zh) 2017-06-20

Family

ID=51333588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410187053.9A Active CN103956332B (zh) 2014-05-05 2014-05-05 用于提升走线资源的集成电路结构及方法

Country Status (1)

Country Link
CN (1) CN103956332B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104951594B (zh) * 2015-05-28 2023-07-21 格科微电子（上海）有限公司 集成电路的布线方法以及集成电路结构
CN106783731B (zh) * 2016-12-30 2019-09-06 合肥恒烁半导体有限公司 提升集成电路角落处硅片使用效率的方法
US11152348B2 (en) * 2017-11-28 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with mixed row heights

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945830A (zh) * 2005-10-03 2007-04-11 松下电器产业株式会社 标准单元、半导体集成电路及其设计方法、设计装置及标准单元库
CN100355059C (zh) * 2001-11-21 2007-12-12 松下电器产业株式会社 半导体器件及制造方法、生成器件用图形的方法和装置
CN203983253U (zh) * 2014-05-05 2014-12-03 格科微电子（上海）有限公司 基于单元库形成的集成电路结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204349A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100355059C (zh) * 2001-11-21 2007-12-12 松下电器产业株式会社 半导体器件及制造方法、生成器件用图形的方法和装置
CN1945830A (zh) * 2005-10-03 2007-04-11 松下电器产业株式会社 标准单元、半导体集成电路及其设计方法、设计装置及标准单元库
CN203983253U (zh) * 2014-05-05 2014-12-03 格科微电子（上海）有限公司 基于单元库形成的集成电路结构

Also Published As

Publication number Publication date
CN103956332A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
US9768119B2 (en) Apparatus and method for mitigating dynamic IR voltage drop and electromigration affects
CN102779806B (zh) 为拼接单元加入去耦功能
US8698205B2 (en) Integrated circuit layout having mixed track standard cell
CN103955582B (zh) 基于单元库的集成电路设计方法及其结构
CN103427407A (zh) 静电放电保护装置及电路
CN101373768A (zh) 半导体器件
CN103956332B (zh) 用于提升走线资源的集成电路结构及方法
CN104157647B (zh) 静电放电保护装置
JP6407900B2 (ja) 半導体集積回路
CN106328660A (zh) 显示面板、显示装置及显示面板的制造方法
CN106165117A (zh) 用于具有改进的电池连接拓扑的光伏模块的背侧接触层
CN109599436A (zh) 具有浮置基极的硅控整流器
CN104835821A (zh) 具有全局布线通道的集成电路芯片及专用集成电路
US20130285196A1 (en) Esd protection circuit providing multiple protection levels
CN103310835B (zh) 存储单元以及存储阵列
CN109461731A (zh) 静电防护电路及制造方法、静电防护模块及液晶显示装置
CN203983253U (zh) 基于单元库形成的集成电路结构
US9293452B1 (en) ESD transistor and a method to design the ESD transistor
CN205282049U (zh) 阵列基板及显示装置
JP2012049444A (ja) 保護回路および半導体装置
CN111934684B (zh) 一种缓冲器、时钟网格电路和信号驱动方法
CN100395890C (zh) 集成电路结构与提供电源电压至集成电路的方法
CN104241247B (zh) 电源地网络及其布线方法
CN104600687B (zh) 三维集成电路的静电保护电路
CN203707130U (zh) 一种集成电路芯片的latch-up保护结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant