CN100395890C - 集成电路结构与提供电源电压至集成电路的方法 - Google Patents

集成电路结构与提供电源电压至集成电路的方法 Download PDF

Info

Publication number
CN100395890C
CN100395890C CNB2005100678487A CN200510067848A CN100395890C CN 100395890 C CN100395890 C CN 100395890C CN B2005100678487 A CNB2005100678487 A CN B2005100678487A CN 200510067848 A CN200510067848 A CN 200510067848A CN 100395890 C CN100395890 C CN 100395890C
Authority
CN
China
Prior art keywords
voltage
supply line
voltage supply
circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100678487A
Other languages
English (en)
Other versions
CN1700469A (zh
Inventor
侯永清
田丽钧
萧庆和
游万斌
郑嘉麟
鲁立忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1700469A publication Critical patent/CN1700469A/zh
Application granted granted Critical
Publication of CN100395890C publication Critical patent/CN100395890C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明是有关于集成电路结构与提供电源电压至集成电路的方法，所述供应电压至集成电路的方法。一高电压VddH以及/或一低电压VddL可被供应至一注入单元并被导引至其余单元。电压VddH与VddL当中的每一电压是经由一第一电压供应线与一第二电压线当中之一传达。一电压选择线路导引所需电压至一注入单元。该第一与第二电压供应线较佳上是平行于该电压选择线路互相平行，而且其边缘与该电压选择线路的边缘大体上校准。形成通孔以导引该所需电压。并且较佳上，第一电压供应线是一形成于该注入单元范围外的M1导线，而该第二电压供应线是一形成于该注入单元范围内的M2导线。

Description

集成电路结构与提供电源电压至集成电路的方法
技术领域
本发明概括上是有关于供应电压至集成电路的方法，特别是有关于极微细粒电压供应电路(very fine-grain voltage supplyschemes)。
背景技术
如移动应用类的电子装置的普及率上升已导致集成电路对于功率节省的需求。一个半导体集成电路可同时包括需要高操作电压的电路以及可允许低操作电压的电路。举例来说，一核心电路可能仅需要1.0V的操作电压，然而一I/O电路可能需要3.3V的操作电压。典型上，使用高操作电压的电路会耗费较高的功率。然而，较早几代的集成电路对如一设计区块的大范围区域仅具提供单一电压源的能力。部分电路必须与其余仅需使用低电源的电路共用一高操作电压，故而较多的功率被消耗掉。
美国专利申请号10/868,606已讨论一些现有技术，并引用参照以并入应用方面相关的说明。根据可提供电压的能力而定，这些现有技术的范围从粗糙粒(coarse-grain)，其中每一设计方块共用一电压，延伸至微细粒(fine-grain)，其中每一列具有一高电压(VddH)与/或一低电压(VddL)，再延伸至极细粒(veryfine-grain)，其中一列中的每一单元可具有一VddH与/或一VddL。VddH与VddL分别是相对高与低于彼此的高电压与低电压，并且电压位准依设计上的特定需求而定。
图1是显示一专利申请号10/868,606所提出的电压供应电路图。注入单元的形成是用以接收所需电压以及导引该等电压至邻近单元。一双电压源经由两电压供应线而供应至该注入单元，其中该两电压供应线分别传达两电压其中之一。该第一电压供应线设置于金属层一(M1)内并位于注入单元的范围外(亦即位于单元边界之外)。该第二电压供应线设置于金属层三(M3)内并位于该注入单元的范围内。一电压选择线路设置于M1内并将该所需电压导引至该注入单元内的装置与N阱。以下将描述图1的细节。一注入单元248具有两N阱区域250与252。一电压供应线230，用以提供一电压Vfirst至该注入单元248，是设置于该金属层一(M1)之内以及位于注入单元248的范围外。较佳的情况是该电压供应线230从由左至右延伸，用以提供电压至与该注入单元248平行的多个注入单元。一电压供应线254，用以提供一电源电压Vsecond，是设置于金属层三(M3)之内并位于该注入单元248的范围内，并同样由左至右延伸。Vfirst与Vsecond典型上是不同电压位准，比方说其中之一是VddH而另一个是VddL。电压供应线254是位于注入单元的上方，并且较佳的情况是位于N阱250和252的上方。通孔256将电压供应线254连接至金属层二(M2)，然后再连接至M1电压选择线路232。因此，N阱252以及形成于N阱252内的装置可获得一由电压选择线路232提供的电压源。同样地，N阱250可以获得一由M1电压选择线路231提供的电压源，其中该电压选择线路231于N阱250的上方形成并与M1电压供应线230短路。因此，可以根据每一注入单元的需要而提供VddH与/或VddL。
电压选择线路232可以连接至注入单元248左侧单元内的另一电压选择线路，而电压选择线路231亦可连接注入单元248右侧单元内的另一电压选择线路。因此，注入单元248可供作一电压选路单元。注入单元248亦可仅仅包括一N阱，比方是250或252，因此仅接受来自M1电压供应线230或M3电压供应线254当中之一的电压。
发明内容
本发明是呈现供应电压至集成电路的方法。两电压，即一高电压VddH以及一低电压VddL，可被供应至一注入单元(fillercell)并可被导引至其它单元。电压VddH与VddL当中的每一电压是利用该第一电压供应线与该第二电压供应线当中之一以传达。电压选择线路(voltage routing wires)是将所需电压导引至该注入单元。
依据本发明所提供的一特征，一集成电路是包括一具有N阱(n-well)的注入单元。一第一电压供应线以及一第二电压供应线分别于一金属层内形成，其中该金属层是由金属层二与金属层三组成的群组中选定。该第一与第二电压供应线大体上互相平行，而且彼此的间距大体上等于一电压选路(routing)线的线宽。如果该第一电压供应线传达的电压为该注入单元所需，通孔(vias)会形成，并且较佳上每一通孔的二分之一是与该电压选择线路连接，另二分之一则与该第一电压供应线连接。同样地，如果该第二电压供应线传达的电压为该注入单元所需，通孔将形成，并且较佳上每一通孔的二分之一是与该电压选择线路连接，另二分之一则与该第二电压供应线连接。
依据本发明提供的另一特征，该第一电压供应线是于金属层一内形成并位于该注入单元范围之外，而该第二电压供应线是于金属层二内形成并位于该注入单元范围之内。如果该第一电压供应线传达的电压为该注入单元所需，则该电压选择线路与该第一电压供应线短路。而如果该第二电压供应线传达的电压为该注入单元所需，将该电压选择线路连接至该第二电压供应线的通孔会被形成。
本发明是这样实现的：
本发明提供一种集成电路结构，所述集成电路结构包括：一注入单元，该注入单元包括一N阱；一电压选择线路，该电压选择线路设置于一第一金属层内并位于该注入单元的边界内；一导线组，包括一第一电压供应线以传达一第一电压与一第二电压供应线以传达一第二电压，其中该第一与第二电压供应线各自于一金属层内形成，该金属层是选自一第二金属层与一第三金属层所组成的群组；其中该第一与第二电压供应线大体上互相平行并具有一间距，该间距大体上等于该电压选择线路的线宽；其中该第一与第二电压供应线当中的每一电压供应线皆具有一边缘大体上与该电压选择线路的一边缘彼此校准；以及一通孔，用以将该电压选择线路连接至该导线组内的该第一与第二电压供应线当中之
本发明所述的集成电路结构，该通孔的大体上二分之一与该电压选择线路重叠，并且该通孔的大体上另二分之一与该第一与第二电压供应线当中的一电压供应线重叠。
本发明所述的集成电路结构，更包括：一附加N阱设置于该注入单元内；一附加电压选择线路设置于该附加N阱上方，其中该附加电压选择线路以及该电压选择线路彼此间具有一缺口；以及其中该电压选择线路经由该通孔连接至该第一电压供应线，并且该附加电压选择线路经由一附加通孔连接至该第二电压供应线。
本发明所述的集成电路结构，更包括一底层通孔群组，用以将该电压选择线路连接至该N阱。
本发明另提供一种提供电源电压至一集成电路的方法，所述提供电源电压至一集成电路的方法包括：提供一包括一N阱的注入单元；提供一位于一第一金属层内的电压供应线；提供一导线群组，该导线群组包括一第一与一第二电压供应线，该第一与第二电压供应线各自于一金属层内形成，该金属层是选自一第二金属层与一第三金属层所组成的群组；其中该第一与第二电压供应线大体上互相平行并具有一间距，该间距大体上等于该电压选择线路的线宽；其中该第一与第二电压供应线当中每一供应线皆具有一边缘大体上与该电压选择线路的一边缘彼此校准；以及利用一通孔将该电压选择线路连接至该导线组内的该第一与第二电压供应线当中之一。
本发明所述的提供电源电压至一集成电路的方法，该通孔的大体上二分之一与该电压选择线路重叠，并且该通孔的大体上另二分之一与该第一与第二电压供应线当中的一电压供应线重叠。
本发明所述的提供电源电压至一集成电路的方法，更包括利用一底层通孔将该电压选择线路连接至该N阱。
本发明所述的提供电源电压至一集成电路的方法，更包括：提供一附加N阱；提供一附加电压选择线路于该N阱的上方；利用该通孔将该电压选择线路连接至该第一电压供应线；以及利用一附加通孔将该附加电压选择线路连接至该第二电压供应线。
本发明还提供一集成电路结构，所述集成电路结构包括：一注入单元，该注入单元包括一N阱；一M1电压供应线，该M1电压供应线位于一第一金属层内与该注入单元的范围外，用以传达一第一电压；一M2电压供应线，该M2电压供应线位于一第二金属层内与该注入单元的范围内，用以传达一第二电压；一电压选择线路，该电压选择线路与该M1电压供应线位于同一平面；其中该M1电压供应线与该M2电压供应线大体上互相平行；其中该电压选择线路耦合至该M1电压供应线与该M2电压供应线其中之一。
本发明所述的集成电路结构，该电压选择线路借由短路而耦合至该M1电压供应线。
本发明所述的集成电路结构，该电压选择线路经由一通孔而耦合至该M2电压供应线。
本发明所述的集成电路结构，更包括：一附加电压供应线于一附加N阱上方；其中该电压供应线借由短路而连接至该M1电压供应线，并且该额外的M1电压供应线经由一附加通孔而连接至该M2电压供应线。
本发明所述的集成电路结构，更包括一底层通孔群组，用以连接该电压选择线路至该N阱。
本发明又提供一种提供电源电压至一集成电路的方法，所述提供电源电压至一集成电路的方法包括：提供一包括一N阱的注入单元；提供一M1电压供应线于第一金属层内，用以传达一第一电压，该M1电压供应线位于该注入单元的边界外；提供一M2电压供应线于一第二金属层之内，用以传达一第二电压，该M2电压供应线位于大体上该注入单元的边界内，其中该M1电压供应线与该M2电压供应线大体上互相平行；提供一电压选择线路于一平面，该电压选择线路与该M1电压供应线均位于该平面，该电压选择线路大体上位于该注入单元的边界内；将该电压选择线路耦合至该M1电压供应线与该M2电压供应线其中之一。
本发明所述的提供电源电压至一集成电路的方法，该电压选择线路借由短路而耦合至该M1电压供应线。
本发明所述的提供电源电压至一集成电路的方法，该电压选择线路经由一通孔而耦合至该M2电压供应线。
本发明所述的提供电源电压至一集成电路的方法，更包括：提供一附加N阱；供一附加电压供应线于该附加N阱上方，其中该附加电压选择线路是与该电压选择线路以一间距分离；将该电压选择线路短路至该M1电压供应线；以及利用通孔将该附加电压选择线路连接至该M2电压供应线。
本发明所述的提供电源电压至一集成电路的方法，更包括一底层通孔，用以连接该电压选择线路至该N阱。
附图说明
图1显示一注入单元，该注入单元具有一极细粒的电压供应电路；
图2与图3显示本发明一较佳实施例的剖面图；
图4显示图2与图3所呈现较佳实施例的一俯视图；
图5显示本发明该较佳实施例的一俯视图，其中两电压VddH与VddL皆供应至一注入单元；
图6显示本发明另一实施例，其中一注入单元借由将一电压选择线路经由通孔连接至一M2电压供应线而接收电压VddH；
图7显示一注入单元借由将一电压供应线短路至一位于该注入单元外的M1电压供应线而接收电压VddL；
图8显示一实施例，该实施例内电压源VddH与VddL皆供应至该注入单元。
具体实施方式
为了让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举若干较佳实施例，并配合所附图示，作详细说明如下。
本发明较佳实施例的制造与利用方式将于以下详加讨论。然而，需要理解的是，本发明提供许多可供应用的创造性观念能够利用种种不同的特定文字表示以使其具体化。在此讨论的特定实施例仅用以说明本发明特定的制造或使用方式，并不用以限制本发明的范畴。
在整份说明书中，如参考号码的数字是用以命名本发明内不同观看角度与不同说明用途的实施例内的元件。当欲将一金属线描述为位于一单元的范围内或外时，俯视图是较常被使用的。实际上，金属线是位于掺杂阱(doped well)与阱内装置上方的金属层内。
图2是显示本发明较佳实施例的一剖面图。假定有两电压，即一较低电压VddL以及/或一较高电压VddH，为一注入单元16所需。再假定较高电压VddH是由一电压供应线6传达，而较低电压VddL是由一电压供应线8传达。电压供应线6和8两者是位于金属层二(M2)以及金属层三(M3)当中之一内。一电压选择线路4是位于金属层一之内，并将来自电压供应线6或8的所需电压导引至位于注入单元16内的装置与N阱2。在此较佳实施例内，电压供应线6和8具有一水平间距D，该水平间距D是等于电压选择线路4的线宽W。电压选择线路4的边缘7和9分别与电压供应线6的边缘3和电压选择线路8的边缘5校准。在其它实施例内，电压供应线6和8的边缘与电压选择线路4的边缘有些许校准误差。此校准误差最好小于集成电路内相同金属层内的两电压供应线(M2或M3)的大约最小间距。较佳上，该校准误差小于约70％的电压选择线路4的线宽W。更佳上，该校准误差小于约50％的电压选择线路4的线宽W。同样地，该间距D较佳上小于约70％的线宽W。
在图2内，电压选择线路4经由通孔10连接至电压供应线6，并经由通孔12连接至一N阱2。虽然仅有一个通孔10以及一个通孔12于图中显示，本领域技术人员应能了解多个通孔可被使用。由M2电压供应线6所传达的电压继而供应至位于N阱2内的电路。电压供应线6的其中一个边缘大体上与电压选择线4的其中一个边缘校准，并且通孔10当中的每一通孔皆有一部分，较佳上是二分之一，与电压供应线6重叠，而另二分之一与电压选择线路4重叠。虽然通孔10因为与电压供应线6和8的接触面积缩减而仅能传达较小电流，丧失的电流传达能力可利用将通孔10的数目加倍而补偿回来。同样地，如果VddL为位于N阱2内的装置所需，则将电压选择线路4连接至电压供应线8而非连接至电压供应线6的通孔会被形成。
图3显示上述较佳实施例的一变化型式。该等电压供应线其中之一，比方是金属线6，于金属层M2内形成，然而另一电压供应线8于金属层M3内形成。当电压供应线8传达的电压为N阱2及N阱2内的装置所需，用以连接电压供应线8与电压选择线路4的通孔10会被形成。
上述较佳实施例的另一变化型式是电压供应线6与8两者皆于金属层M3内形成。电压供应线6与8是否于金属层M2或M3内形成是根据可利用的空间、金额等因素以决定。
图4显示上述较佳实施例的一俯视图。在该实施例内，电压供应线6与8经由电压选择线路4而彼此连接，但实际上两者位于不同金属层内。
图5显示本发明所提供的此实施例的另一变化型式的俯视图，其中两电压被供应至一注入单元16内。两N阱21与22于该注入单元16之内形成。电压选择线路4经由一缺口(gap)区分为两部分，即41与42。电压选择线路41经由通孔101连接至电压供应线6而获得电压VddH。如有需要亦可将电压VddH传达至N阱21。另一方面，电压选择线路42经由通孔102而连接至电压供应线8，因此获得电压VddL。而如有需要亦可将电压VddL传达至N阱22。电压供应线6与8较佳上可延伸至注入单元16外的多个彼此平行的单元之上，以使电压VddH以及VddL可直接供应至该等单元。注入单元16可选择性地供应电压VddH与VddL。电压选择线路41将电压VddH导引至位于左侧的单元，而电压选择线路42则将电压VddL导引至位于右侧的单元。
图6至图8是显示本发明的另一实施例。在该实施例内，电压VddH是经由位于一注入单元范围外的M1电压供应线所供应；而电压VddL是由一M2电压供应线所供应，并且该M2电压供应线较佳的情况下是大体上位于该注入单元的范围内。于图1内所显示的单元要求一电压供应线必须设置于对应底层供应线上方的两(金属)层其中之一内。在此本发明的较佳实施例内，此项要求被移除。借由谨慎地为其余通往外在端口(port)的导线进行布局，可于M2内获得电压供应线的布局空间。为简明起见，安排金属层M1内的电压供应线为传达电压VddH之用，而安排金属层M2内的电压供应线为传达电压VddL之用。本领域技术人员皆能领略到电压VddH与VddL的排定方式是一设计上的决定。
图6是显示一注入单元16，该注入单元16接收一M2电压供应线22所传达的电压VddL。M1电压供应线20与单元16间的距离为T。一M1电压选择线路24经由通孔26连接至一M2电压供应线22。M2电压供应线22以及M1电压选择线路24的排列于显示上略有误差，用以使两者于图中能轻易地辨识。实线区域代表位于较高的金属层而虚线部分则表示位于较低的金属层。于实际的设计中，该两者的排列较佳上必须完全校准，抑或部分校准并具有足够的重叠区域以供通孔于该重叠区域内形成。电压选择线路24所传达的电压VddL可经由通孔28而供应至N阱2与N阱2内的装置。
现假定一注入单元16需要一电压VddH的情况，图7显示其布局。M1电压选择线路24与M1电压供应线20短路。如果有需要，N阱2可经由通孔28以接收电压VddH。M1电压供应线24可导引电压VddH至位于左侧或右侧的邻近单元。
图8是显示一电压VddH与VddL供应至一注入单元16的实施例。一第一电压选择线路241于一第一N阱21的上方形成，一第二电压选择线路242于一第二N阱22的上方形成。一M2电压供应线22由该注入单元16的左侧延伸至右侧，并且大体上与电压选择线路241与242校准。电压选择线路241用以收通孔26传达的电压VddL，而且电压VddL可经由通孔281传达至N阱21。电压选择线路242借由与金属层M1内的电压供应线20短路而接收电压VddH。类似地，N阱22如有需要亦可经由通孔282而接收电压VddH。电压VddL可经由该电压选择线路241而导引至位于注入单元16左侧的单元。电压VddH可经由电压选择线路242而导引至位于注入单元16右侧的单元。因此，注入单元16可以供作一电压选路单元。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
230：电压供应线
231、232：电压选择线路
248：注入单元
250、252：N阱
254：电压供应线
256：通孔
2、21、22：N阱
3：电压供应线6的一边缘
4、41、42：电压选择线路
5：电压选择线路8的一边缘
6：电压供应线
7：电压选择线路4的一边缘
8：电压供应线
9：电压选择线路4的另一边缘
10、101、102、12：通孔
16：注入单元
20、22：电压供应线
24、241、242：电压选择线路
26：通孔
28、281、282：通孔

Claims (18)

1.一种集成电路结构，其特征在于所述集成电路结构包括：
一注入单元，该注入单元包括一N阱；
一电压选择线路，该电压选择线路设置于一第一金属层内并位于该注入单元的边界内；
一导线组，包括一第一电压供应线以传达一第一电压与一第二电压供应线以传达一第二电压，其中该第一与第二电压供应线各自于一金属层内形成，该金属层是选自一第二金属层与一第三金属层所组成的群组；
其中该第一与第二电压供应线互相平行并具有一间距，该间距等于该电压选择线路的线宽；
其中该第一与第二电压供应线当中的每一电压供应线皆具有一边缘与该电压选择线路的一边缘彼此校准；以及
一通孔，用以将该电压选择线路连接至该导线组内的该第一与第二电压供应线当中之一。
2.根据权利要求1所述的集成电路结构，其特征在于：该通孔的二分之一与该电压选择线路重叠，并且该通孔的另二分之一与该第一与第二电压供应线当中的一电压供应线重叠。
3.根据权利要求1所述的集成电路结构，其特征在于更包括：
一附加N阱设置于该注入单元内；
一附加电压选择线路设置于该附加N阱上方，其中该附加电压选择线路以及该电压选择线路彼此间具有一缺口；以及
其中该电压选择线路经由该通孔连接至该第一电压供应线，并且该附加电压选择线路经由一附加通孔连接至该第二电压供应线。
4.根据权利要求1所述的集成电路结构，其特征在于：更包括一底层通孔群组，用以将该电压选择线路连接至该N阱。
5.一种提供电源电压至一集成电路的方法，其特征在于所述提供电源电压至一集成电路的方法包括：
提供一包括一N阱的注入单元；
提供一位于一第一金属层内的电压供应线；
提供一导线群组，该导线群组包括一第一与一第二电压供应线，该第一与第二电压供应线各自于一金属层内形成，该金属层是选自一第二金属层与一第三金属层所组成的群组；
其中该第一与第二电压供应线互相平行并具有一间距，该间距等于该电压选择线路的线宽；
其中该第一与第二电压供应线当中每一供应线皆具有一边缘与该电压选择线路的一边缘彼此校准；以及
利用一通孔将该电压选择线路连接至该导线组内的该第一与第二电压供应线当中之一。
6.根据权利要求5所述的提供电源电压至一集成电路的方法，其特征在于：该通孔的二分之一与该电压选择线路重叠，并且该通孔的另二分之一与该第一与第二电压供应线当中的一电压供应线重叠。
7.根据权利要求5所述的提供电源电压至一集成电路的方法，其特征在于：更包括利用一底层通孔将该电压选择线路连接至该N阱。
8.根据权利要求5所述的提供电源电压至一集成电路的方法，其特征在于更包括：
提供一附加N阱；
提供一附加电压选择线路于该N阱的上方；
利用该通孔将该电压选择线路连接至该第一电压供应线；以及利用一附加通孔将该附加电压选择线路连接至该第二电压供应线。
9.一集成电路结构，其特征在于所述集成电路结构包括：
一注入单元，该注入单元包括一N阱；
一M1电压供应线，该M1电压供应线位于一第一金属层内与该注入单元的范围外，用以传达一第一电压；
一M2电压供应线，该M2电压供应线位于一第二金属层内与该注入单元的范围内，用以传达一第二电压；
一电压选择线路，该电压选择线路与该M1电压供应线位于同一平面；
其中该M1电压供应线与该M2电压供应线互相平行；
其中该电压选择线路耦合至该M1电压供应线与该M2电压供应线其中之一。
10.根据权利要求9所述的集成电路结构，其特征在于：该电压选择线路借由短路而耦合至该M1电压供应线。
11.根据权利要求9所述的集成电路结构，其特征在于：该电压选择线路经由一通孔而耦合至该M2电压供应线。
12.根据权利要求9所述的集成电路结构，其特征在于更包括：
一附加电压供应线于一附加N阱上方；
其中该电压供应线借由短路而连接至该M1电压供应线，并且该额外的M1电压供应线经由一附加通孔而连接至该M2电压供应线。
13.根据权利要求9所述的集成电路结构，其特征在于：更包括一底层通孔群组，用以连接该电压选择线路至该N阱。
14.一种提供电源电压至一集成电路的方法，其特征在于所述提供电源电压至一集成电路的方法包括：
提供一包括一N阱的注入单元；
提供一M1电压供应线于第一金属层内，用以传达一第一电压，该M1电压供应线位于该注入单元的边界外；
提供一M2电压供应线于一第二金属层之内，用以传达一第二电压，该M2电压供应线位于该注入单元的边界内，其中该M1电压供应线与该M2电压供应线互相平行；
提供一电压选择线路于一平面，该电压选择线路与该M1电压供应线均位于该平面，该电压选择线路位于该注入单元的边界内；
将该电压选择线路耦合至该M1电压供应线与该M2电压供应线其中之一。
15.根据权利要求14所述的提供电源电压至一集成电路的方法，其特征在于：该电压选择线路借由短路而耦合至该M1电压供应线。
16.根据权利要求14所述的提供电源电压至一集成电路的方法，其特征在于：该电压选择线路经由一通孔而耦合至该M2电压供应线。
17.根据权利要求14所述的提供电源电压至一集成电路的方法，其特征在于更包括：
提供一附加N阱；
提供一附加电压供应线于该附加N阱上方，其中该附加电压选择线路是与该电压选择线路以一间距分离；
将该电压选择线路短路至该M1电压供应线；以及
利用通孔将该附加电压选择线路连接至该M2电压供应线。
18.根据权利要求14所述的提供电源电压至一集成电路的方法，其特征在于：更包括一底层通孔，用以连接该电压选择线路至该N阱。
CNB2005100678487A 2004-04-28 2005-04-28 集成电路结构与提供电源电压至集成电路的方法 Active CN100395890C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US56604104P 2004-04-28 2004-04-28
US60/566,041 2004-04-28
US11/029,267 2005-01-05

Publications (2)

Publication Number Publication Date
CN1700469A CN1700469A (zh) 2005-11-23
CN100395890C true CN100395890C (zh) 2008-06-18

Family

ID=35476407

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100678487A Active CN100395890C (zh) 2004-04-28 2005-04-28 集成电路结构与提供电源电压至集成电路的方法

Country Status (4)

Country Link
US (1) US7247894B2 (zh)
JP (1) JP4264425B2 (zh)
CN (1) CN100395890C (zh)
TW (1) TWI260757B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416799C (zh) * 2005-11-30 2008-09-03 奇景光电股份有限公司 三重工作电压元件
JP5079342B2 (ja) * 2007-01-22 2012-11-21 ルネサスエレクトロニクス株式会社 マルチプロセッサ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192662A (ja) * 1993-11-25 1995-07-28 Philips Electron Nv フラットパネル型画像表示装置
US6306745B1 (en) * 2000-09-21 2001-10-23 Taiwan Semiconductor Manufacturing Company Chip-area-efficient pattern and method of hierarchal power routing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW340975B (en) * 1996-08-30 1998-09-21 Toshiba Co Ltd Semiconductor memory
JP4637512B2 (ja) * 2003-11-13 2011-02-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192662A (ja) * 1993-11-25 1995-07-28 Philips Electron Nv フラットパネル型画像表示装置
US6306745B1 (en) * 2000-09-21 2001-10-23 Taiwan Semiconductor Manufacturing Company Chip-area-efficient pattern and method of hierarchal power routing
US20020048923A1 (en) * 2000-09-21 2002-04-25 Taiwan Semiconductor Manufacturing Company Chip-area-efficient pattern and method of hierarchal power routing

Also Published As

Publication number Publication date
TWI260757B (en) 2006-08-21
US7247894B2 (en) 2007-07-24
TW200536090A (en) 2005-11-01
JP4264425B2 (ja) 2009-05-20
JP2005317964A (ja) 2005-11-10
US20050242375A1 (en) 2005-11-03
CN1700469A (zh) 2005-11-23

Similar Documents

Publication Publication Date Title
USRE48694E1 (en) Semiconductor integrated circuit
US6938226B2 (en) 7-tracks standard cell library
US20170133321A9 (en) Apparatus and method for mitigating dynamic ir voltage drop and electromigration affects
US7768768B2 (en) Semiconductor device including power switch and power reinforcement cell
US7687912B2 (en) Semiconductor component comprising interconnected cell strips
US7786566B2 (en) Semiconductor integrated circuit
US6998719B2 (en) Power grid layout techniques on integrated circuits
US11176970B2 (en) Routing for power signals including a redistribution layer
US20040039998A1 (en) Sea-of-cells array of transistors
JP2001148464A (ja) 半導体集積回路
CN100395890C (zh) 集成电路结构与提供电源电压至集成电路的方法
US20100308667A1 (en) Arrangement of power supply cells within cell-base integrated circuit
US20070200238A1 (en) Semiconductor integrated circuit apparatus and method of designing the same
CN103956332B (zh) 用于提升走线资源的集成电路结构及方法
CN111934684A (zh) 一种缓冲器、时钟网格电路和信号驱动方法
US20170346485A1 (en) Switch Cell Structure and Method
JP2009164278A (ja) Ｍｏｓトランジスタ及びこれを用いた半導体集積回路装置
US7797660B2 (en) Semiconductor integrated circuit for controlling substrate bias
CN105825881B (zh) 记忆体
US20230093425A1 (en) Power mesh structure for integrated circuit
JP6836137B2 (ja) 半導体装置及びそのレイアウト設計方法
KR20150139434A (ko) 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
CN101470762A (zh) 电源绕线的规划方法及电源绕线架构
JPH0945860A (ja) 半導体集積回路及びその電源線配線方法
KR20060017425A (ko) 반도체 메모리 장치 및 이의 파워 라인 연결 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant