JP2005317964A - 超微細ボルテージアイランドの集積回路 - Google Patents
超微細ボルテージアイランドの集積回路 Download PDFInfo
- Publication number
- JP2005317964A JP2005317964A JP2005125677A JP2005125677A JP2005317964A JP 2005317964 A JP2005317964 A JP 2005317964A JP 2005125677 A JP2005125677 A JP 2005125677A JP 2005125677 A JP2005125677 A JP 2005125677A JP 2005317964 A JP2005317964 A JP 2005317964A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- wiring
- voltage supply
- supply wiring
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000945 filler Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims description 42
- 238000010276 construction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/189—Power distribution
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】本発明は、電圧を集積回路に印加する方法を提供する。高電圧VddH、及び/又は、低電圧VddLは、フィラーセル16に供給され、その他のセルに印加される。各電圧VddHと電圧VddLは、第一電圧供給配線6と第二電圧供給配線8のどちらかにより印加される。電圧印加配線4は、必要とする電圧をフィラーセルに印加する。第一、第二電圧供給配線6、8は、好ましくは、電圧印加配線4に平行で、その端は、電圧印加配線4の端と照準している。ビア10を形成して、必要な電圧を印加する。好ましくは、第一電圧供給配線6は、フィラーセル16範囲外に形成されるM1配線で、第二電圧供給配線8は、フィラーセル16範囲内に形成されるM2配線である。
【選択図】図2
Description
231、232…電圧印加配線
248…フィラーセル
250、252…Nウェル
254…電圧供給配線
256…ビア
2、21、22…Nウェル
3…電圧供給配線6の一端
4、41、42…電圧印加配線
5…電圧印加配線8の一端
6…電圧供給配線
7…電圧印加配線4の一端
8…電圧供給配線
9…電圧印加配線4のもう一つの端
10、101、102、12…ビア
16…フィラーセル
20、22…電圧供給配線
24、241、242…電圧印加配線
26…ビア
28、281、282…ビア
Claims (18)
- 集積回路構造であって、
Nウェルを有するフィラーセルと、
第一金属層内に形成され、前記フィラーセルの境界に位置する電圧印加配線と、
第一電圧を印加する第一電圧供給配線と第二電圧を印加する第二電圧供給配線とからなり、前記第一、第二電圧供給配線は、それぞれ金属層内に形成され、前記金属層は、第二金属層と第三金属層からなる群から選択され、前記第一、第二電圧供給配線は、ほぼ平行で、前記電圧印加配線の幅と等しい距離を有し、前記第一、第二電圧供給配線のどちらかは、前記電圧供給配線の一端と互いに整列する一端を有する配線群と、
前記電圧印加配線を、前記配線群内の前記第一、第二電圧供給配線のどちらかに連接するビアと、
からなることを特徴とする構造。 - 前記ビアのほぼ二分の一と前記電圧印加配線は重畳し、前記ビアの残りの二分の一と前記第一、第二電圧供給配線のどちらかと重畳することを特徴とする請求項1に記載の構造。
- 前記構造は、更に、
前記フィラーセル内の付加Nウェルと、
前記Nウェル上方に位置し、前記電圧印加配線との間にギャップを有し、前記電圧印加配線が、前記ビアにより、前記第一電圧供給配線に連接されると共に、付加ビアにより、前記第二電圧供給配線に連接される付加電圧印加配線と、
を有することを特徴とする請求項1に記載の構造。 - 更に、前記電圧印加配線を、前記Nウェルに連接する下側のビア群を有することを特徴とする請求項1に記載の構造。
- 電源電圧を集積回路に提供する方法であって、前記方法は、
Nウェルを有するフィラーセルを提供する工程と、
第一金属層内に、電圧供給配線を提供する工程と、
第一、第二電圧供給配線からなり、前記第一、第二電圧供給配線は、それぞれ、第二金属層と第三金属層からなる群から選択される金属層内に形成され、前記第一、第二電圧供給配線はほぼ平行で、前記電圧印加配線の幅と等しい距離を有し、前記第一、第二電圧供給配線は、それぞれ、前記電圧供給配線の一端と互いに整列する一端を有する配線群を提供する工程と、
ビアにより、前記電圧印加配線を、前記配線群の供給配線に連接する工程と、
からなることを特徴とする方法。 - 前記ビアのほぼ二分の一と前記電圧印加配線は重畳し、前記ビアの残りの二分の一と前記第一、第二電圧供給配線のどちらかと重畳することを特徴とする請求項5に記載の方法。
- 更に、下側のビア群により、前記電圧印加配線を、前記Nウェルに連接する工程を含むことを特徴とする請求項5に記載の方法。
- 前記方法は、更に、
付加Nウェルを提供する工程と、
前記Nウェル上方に、付加電圧印加配線を提供する工程と、
前記ビアにより、前記電圧印加配線を、前記第一電圧供給配線に連接する工程と、
前記付加ビアにより、前記付加電圧印加配線を、前記第二電圧供給配線に連接する工程と、
からなることを特徴とする請求項5に記載の方法。 - 集積回路構造であって、
Nウェルを有するフィラーセルと、
前記第一金属層内と前記フィラーセルの範囲外に位置し、第一電圧を印加するM1電圧供給配線と、
前記第二金属層内と前記フィラーセルの範囲内に位置し、第二電圧を印加するM2電圧供給配線と、
前記第一金属内に位置し、前記M1電圧供給配線と前記M2電圧供給配線は、ほぼ平行で、前記M1電圧供給配線と前記M2電圧供給配線の一つと結線する電圧印加配線と、
からなることを特徴とする構造。 - 前記電圧印加配線は、ショートにより、前記M1電圧供給配線と結合することを特徴とする請求項9に記載の構造。
- 前記電圧印加配線は、ビアにより、前記M2電圧供給配線と結線することを特徴とする請求項9に記載の構造。
- 更に、付加Nウェル上方の付加電圧印加配線を有し、前記電圧印加配線は、ショートにより、前記M1電圧供給配線に連接され、前記追加のM1電圧供給配線は、付加ビアにより、前記M2電圧供給配線に連接されることを特徴とする請求項9に記載の構造。
- 更に、前記電圧印加配線を、前記Nウェルに連接する下側のビア群を有することを特徴とする請求項9に記載の構造。
- 電源電圧を集積回路に提供する方法であって、前記方法は、
Nウェルを有するフィラーセルを提供する工程と、
前記フィラーセルの境界外に位置するM1電圧供給配線を、第一金属内に提供し、第一電圧を印加する工程と、
前記フィラーセルの境界内に位置し、前記M1電圧供給配線とほぼ平行であるM2電圧供給配線を、第二金属内に提供し、第二電圧を印加する工程と、
前記フィラーセルの境界内に位置する電圧印加配線を、前記第一金属層内に提供する工程と、
前記電圧印加配線を、前記M1電圧供給配線と前記M2電圧供給配線のどちらかに結線する工程と、
からなることを特徴とする方法。 - 前記電圧印加配線は、ショートにより、前記M1電圧供給配線と結線することを特徴とする請求項14に記載の方法。
- 前記電圧印加配線は、ビアにより、前記M2電圧供給配線と結線することを特徴とする請求項14に記載の方法。
- 更に、
付加Nウェルを提供する工程と、
前記Nウェル上方に、前記電圧印加配線と距離を有する付加電圧印加配線を提供する工程と、
前記電圧印加配線を、前記M1電圧供給配線にショートする工程と、
ビアにより、前記付加電圧印加配線を、前記M2電圧供給配線に連接する工程と、
からなることを特徴とする請求項14に記載の方法。 - 更に、前記電圧印加配線を、前記Nウェルに連接する下側のビア有することを特徴とする請求項14に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US56604104P | 2004-04-28 | 2004-04-28 | |
US11/029,267 US7247894B2 (en) | 2004-04-28 | 2005-01-05 | Very fine-grain voltage island integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005317964A true JP2005317964A (ja) | 2005-11-10 |
JP4264425B2 JP4264425B2 (ja) | 2009-05-20 |
Family
ID=35476407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005125677A Active JP4264425B2 (ja) | 2004-04-28 | 2005-04-22 | 集積回路構造及び電源電圧を集積回路に提供する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7247894B2 (ja) |
JP (1) | JP4264425B2 (ja) |
CN (1) | CN100395890C (ja) |
TW (1) | TWI260757B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100416799C (zh) * | 2005-11-30 | 2008-09-03 | 奇景光电股份有限公司 | 三重工作电压元件 |
JP5079342B2 (ja) | 2007-01-22 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | マルチプロセッサ装置 |
US11355173B2 (en) * | 2019-12-30 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power supply generator assist |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE1007780A3 (nl) * | 1993-11-25 | 1995-10-17 | Philips Electronics Nv | Beeldweergeefinrichting met een platte vacuümbuis. |
TW340975B (en) * | 1996-08-30 | 1998-09-21 | Toshiba Co Ltd | Semiconductor memory |
US6306745B1 (en) * | 2000-09-21 | 2001-10-23 | Taiwan Semiconductor Manufacturing Company | Chip-area-efficient pattern and method of hierarchal power routing |
JP4637512B2 (ja) * | 2003-11-13 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2005
- 2005-01-05 US US11/029,267 patent/US7247894B2/en active Active
- 2005-04-22 JP JP2005125677A patent/JP4264425B2/ja active Active
- 2005-04-25 TW TW094113073A patent/TWI260757B/zh active
- 2005-04-28 CN CNB2005100678487A patent/CN100395890C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW200536090A (en) | 2005-11-01 |
TWI260757B (en) | 2006-08-21 |
US7247894B2 (en) | 2007-07-24 |
US20050242375A1 (en) | 2005-11-03 |
CN100395890C (zh) | 2008-06-18 |
CN1700469A (zh) | 2005-11-23 |
JP4264425B2 (ja) | 2009-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7280329B2 (en) | Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp | |
US7768768B2 (en) | Semiconductor device including power switch and power reinforcement cell | |
US7902645B2 (en) | Semiconductor device, semiconductor element, and substrate | |
US7786566B2 (en) | Semiconductor integrated circuit | |
JP6826292B2 (ja) | 半導体集積回路装置 | |
US8169758B2 (en) | Path sharing high-voltage ESD protection using distributed low-voltage clamps | |
US8698314B2 (en) | Semiconductor wiring patterns | |
US20220336499A1 (en) | Semiconductor integrated circuit device | |
US7525198B2 (en) | Wiring structure of a semiconductor device | |
JP4264425B2 (ja) | 集積回路構造及び電源電圧を集積回路に提供する方法 | |
KR100559806B1 (ko) | 매트릭스 기판, 전자 장치, 전기 광학 장치 및 전자 기기 | |
US8541893B2 (en) | Semiconductor memory device and power line arrangement method thereof | |
KR20120043913A (ko) | 반도체 장치의 파워 라인 | |
US7091574B2 (en) | Voltage island circuit placement | |
JP2010283269A (ja) | 半導体装置 | |
US8063416B2 (en) | Semiconductor device | |
US9900005B2 (en) | Switch cell structure and method | |
JP3696706B2 (ja) | 半導体装置の電源線構造 | |
JP2008210995A (ja) | 半導体装置 | |
CN100380427C (zh) | 有机电致发光板驱动电路和使用其的有机电致发光显示器 | |
JP2005165334A (ja) | 表示装置用薄膜トランジスタ表示板 | |
US11810856B2 (en) | Power mesh structure for integrated circuit | |
JP2004311708A (ja) | 半導体装置 | |
JP2001068552A (ja) | 半導体集積回路装置 | |
KR20090026886A (ko) | 패드를 갖는 반도체 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4264425 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |