JP2005317964A - 超微細ボルテージアイランドの集積回路 - Google Patents

超微細ボルテージアイランドの集積回路 Download PDF

Info

Publication number
JP2005317964A
JP2005317964A JP2005125677A JP2005125677A JP2005317964A JP 2005317964 A JP2005317964 A JP 2005317964A JP 2005125677 A JP2005125677 A JP 2005125677A JP 2005125677 A JP2005125677 A JP 2005125677A JP 2005317964 A JP2005317964 A JP 2005317964A
Authority
JP
Japan
Prior art keywords
voltage
wiring
voltage supply
supply wiring
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005125677A
Other languages
English (en)
Other versions
JP4264425B2 (ja
Inventor
Eisei Ko
永清 侯
Li-Chun Tien
麗鈞 田
Ching-Hao Shaw
慶和 蕭
Wan-Pin Yu
萬斌 游
Chia-Lin Cheng
嘉麟 鄭
Lee-Chung Lu
立忠 魯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2005317964A publication Critical patent/JP2005317964A/ja
Application granted granted Critical
Publication of JP4264425B2 publication Critical patent/JP4264425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/189Power distribution
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】超微細ボルテージアイランドの集積回路を提供する。
【解決手段】本発明は、電圧を集積回路に印加する方法を提供する。高電圧VddH、及び/又は、低電圧VddLは、フィラーセル16に供給され、その他のセルに印加される。各電圧VddHと電圧VddLは、第一電圧供給配線6と第二電圧供給配線8のどちらかにより印加される。電圧印加配線4は、必要とする電圧をフィラーセルに印加する。第一、第二電圧供給配線6、8は、好ましくは、電圧印加配線4に平行で、その端は、電圧印加配線4の端と照準している。ビア10を形成して、必要な電圧を印加する。好ましくは、第一電圧供給配線6は、フィラーセル16範囲外に形成されるM1配線で、第二電圧供給配線8は、フィラーセル16範囲内に形成されるM2配線である。
【選択図】図2

Description

本発明は、電圧を集積回路に供給する方法に関するものであって、特に、超微細電圧供給回路(very fine−grain voltage supply scheme)に関するものである。
携帯電話などの電子装置の普及率の上昇は、集積回路の電力節約に対する必要性を招く。半導体集積回路は、高動作電圧が必要な回路と、低動作電圧を許容する回路を有する。例えば、コア回路は、1.0ボルトの動作電圧だけが必要で、I/O回路は、3.3ボルトの動作電圧が必要である。一般に、高動作電圧の回路は、電力消費が多い。しかし、初期世代の集積回路は、一つの設計ブロック等の広い範囲に対して、単一の電圧を提供する能力しかない。ある回路は、低電圧だけを必要とするその他の回路と、高動作電圧を共用しなければならず、多くの電力が消費されてしまう。
米国特許番号第10/868606で既に討論されている公知技術を引用して説明する。電圧を提供する能力に応じて、これらの公知技術の設計範囲は、各設計ブロックが電圧を共有する粗電圧(coarse−grain)から、各列が高電圧(VddH)、及び/又は、低電圧(VddL)を有する微細電圧(fine−grain)、更に、一列中の各セルがVddH、及び/又は、VddLを有する超微細電圧(very fine−grain)に及ぶ。VddHとVddLは、それぞれ、互いの高電圧と低電圧より高く、低く、また、電圧レベルは、設計上の要求によって決定される。
特開平10−92953
本発明は、電圧を集積回路に供給する方法を提供することを目的とする。二つの電圧、即ち、高電圧VddHと低電圧VddLは、フィラーセル(filler cell)に供給され、その他のセルに印加される。各電圧VddHと電圧VddLは、第一電圧供給配線と第二電圧供給配線のどちらかにより印加される。電圧印加配線(voltage routing wire)は、必要とする電圧をフィラーセルに印加する。
本発明によると、集積回路は、Nウェル(n−well)を有するフィラーセルからなる。第一電圧供給配線と第二電圧供給配線は、それぞれ、金属層内で形成され、金属層は、金属層2と金属層3からなる群から選択される。第一電圧供給配線と第二電圧供給配線は、ほぼ平行で、ほぼ、電圧印加配線の幅に等しいスペースを有する。第一、第二電圧供給配線は、電圧印加配線の一端と並ぶ一端を有する。第一電圧供給配線が供給する電圧が、フィラーセルにより必要とされる場合、ビアが形成され、各ビアの二分の一は、電圧印加配線と連接し、残りの二分の一は、第一電圧供給配線と連接される。同様に、第二電圧供給配線が供給する電圧が、フィラーセルにより必要とされる場合、ビアが形成され、各ビアの二分の一は、電圧印加配線と連接し、残りの二分の一は、第二電圧供給配線と連接される。
本発明によると、第一電圧供給配線は、金属層1内に形成されると共に、フィラーセルの範囲外に位置し、第二電圧供給配線は、金属層2内に形成されると共に、フィラーセルの範囲内に位置する。第一電圧供給配線が印加する電圧がフィラーセルにより必要とされる場合、電圧印加配線と第一電圧供給配線は、ショートする。第二電圧供給配線が伝達する電圧がフィラーセルにより必要とされる場合、電圧印加配線と第二電圧供給配線を連接するビアが形成される。
公知の問題を改善する電圧を集積回路に供給する方法が提供される。
本発明の好ましい実施例の製造と使用方法は、以下で詳述される。注意すべきことは、本発明は、多くの応用可能な創造的概念を提供し、異なる特定の文字表示によりそれを具体化するものである。議論される特定の実施例は、本発明の特定の製造、或いは、使用方法を説明するもので、これに制限するものではない。
明細書において、符合は、本発明内の異なる観点と具体例内の形態を命名するものである。配線をセルの範囲内、或いは、範囲外に位置することを描写する時、上視図が使用される。実際は、配線は、ドープされたウェル(doped well)とウェルに形成されたデバイス上の金属層内に位置する。
図1は、同一出願人による同時係属出願の第10/868606により提出される電圧供給回路図である。フィラーセルは、必要な電圧を受け、その電圧を近接するセルに印加するために形成される。二つの電圧供給配線は、二つの電圧供給配線により、フィラーセルに供給され、二つの電圧供給配線は、それぞれ、両電圧の一つを印加する。第一電圧供給配線は、金属層1(M1)内に設置され、フィラーセルの範囲外(即ち、セルの境界外)に位置する。第二電圧供給配線は、金属層3(M3)内に形成され、フィラーセルの範囲内に位置する。電圧印加配線は、M1内に形成され、必要な電圧をフィラーセル内のデバイスとNウェルに印加する。以下で、図1を詳述する。フィラーセル248は、二つのNウェル領域250と252を有する。電圧供給配線230は、電圧Vfirstをフィラーセル248に印加し、金属層1(M1)内、及び、フィラーセル248の範囲外に位置する。好ましくは、電圧供給配線230は、左から右に延び、電圧を、フィラーセル248と平行な複数のフィラーユニットに印加する。電圧Vsecondを提供する金属層3(M3)電圧供給配線254は、フィラーセル248の範囲内に位置し、左から右に延びる。電圧VfirstとVsecondは、異なる電圧レベルで、例えば、一つがVddHで、もう一つがVddLである。電圧供給配線254は、フィラーセル上方に位置し、好ましくは、Nウェル250と252の上方に位置する。ビア256は、電圧供給配線254を金属層2(M2)に連接し、その後、M1電圧供給配線232に連接される。よって、Nウェル252、及び、Nウェル252内に形成されたデバイスは、電圧印加配線232から電圧を得る。同様に、Nウェル250は、M1電圧印加配線231から電圧を得て、電圧印加配線231は、Nウェル250上方で形成されると共に、M1電圧供給配線230とショートする。これにより、各フィラーセルの必要に応じて、VddH、及び/又は、VddLが印加される。
電圧印加配線232は、フィラーセル248左側セル内のもう一つの電圧印加配線に、電圧印加配線231は、フィラーセル248右側セル内のもう一つの電圧印加配線に連接する。よって、フィラーセル248は、電圧印加セルとなることが出来る。フィラーセル248は、例えば、250、或いは、252の一つのNウェルだけを有し、よって、M1電圧供給配線230、或いは、M3電圧供給配線254中どちらか一つからの電圧を受ける。
図2は、本発明の好ましい実施例の断面図である。二つの電圧、即ち、高電圧VddH及び/又は低電圧VddLは、フィラーセル16により必要とされる。更に、高電圧VddHが電圧供給配線6から印加され、低電圧VddLが電圧供給配線8から印加される。電圧供給配線6と8は、金属層2(M2)か金属層3(M3)の一つ内に位置する。電圧印加配線4は、金属層1内に位置し、電圧供給配線6、或いは、8が必要とする電圧を、フィラーセル16内のデバイスとNウェルに印加する。好ましい実施例において、電圧供給配線6と8は、電圧印加配線4の幅Wと等しい水平距離Dを有する。電圧印加配線4の端3と5は、それぞれ、電圧供給配線6と8の端7と9と並んでいる。もう一つの実施例において、電圧供給配線6と8の端は、電圧印加配線4の端と若干の合わせズレがある。この合わせズレは、同一のメタライゼーションレベルで、集積回路内の二つの電圧供給配線(M2、或いは、M3)の最小スペースより小さいほうがよい。好ましくは、合わせズレは、電圧印加配線4の幅Wの約70%以下がよい。更に好ましくは、50%以下である。同様に、距離Dは、好ましくは、幅Wの約70%以下である。
図2において、電圧印加配線4は、ビア10により、電圧供給配線6に連接され、ビア12により、Nウェル2に連接される。ビア10とビア12だけが図中で示されているが、該技術を理解するものなら分かるように、複数のビアが使用されてもよい。M2電圧供給配線6が印加する電圧は、Nウェル2内の回路に供給される。電圧供給配線6の一端は、電圧供給配線6の一端とほぼ並び、ビア10は、一部、好ましくは二分の一が、電圧供給配線6と重畳し、その他の二分の一が電圧印加配線4を重畳する。ビア10は、電圧供給配線6と8の接触面積の縮小で、小さい電流しか伝達できないが、喪失する電流伝達能力は、ビア10の数量を倍にして補償することが出来る。同様に、VddLがNウェル2内のデバイスにより必要とされる場合、電圧印加配線4が、電圧供給配線6に代わって、電圧供給配線8に連接するビアが形成される。
図3は、本発明の好ましい具体例のバリエーションが示される。電圧供給配線の一つ、例えば、金属線6は、金属層M2内に形成されるが、もう一つの電圧供給配線8は、金属層M3内に形成される。電圧供給線8が伝達する電圧がNウェル2、及び、Nウェル2内のデバイスに必要とされる時、電圧供給配線8と電圧印加配線4を連接するビア10が形成される。
もう一つの好ましい実施例のバリエーションにおいて、電圧供給配線6と8は、どちらも、金属層M3内に形成される。電圧供給配線6と8が、金属層M2、或いは、M3内に形成されるかは、利用スペース、コスト等により決定される。
図4は、好ましい実施例を示す図である。本実施例において、電圧供給配線6と8は、電圧印加配線4により互いに連接されているように見えるが、実質上、両者は異なる金属層内に位置する。
図5は、本発明が提供する実施例のもう一つのバリエーションを示す図で、両電圧は、フィラーセル16内に供給される。Nウェル21と22は、フィラーセル16内に形成される。電圧印加配線4は、ギャップにより二部分、41と42に分割される。電圧印加配線41は、ビア101により、電圧供給配線6に連接され、電圧VddHを得る。必要であれば、電圧VddHをNウェル21に印加する。一方、電圧印加配線42は、ビア102により、電圧供給配線8に連接され、電圧VddLを得る。必要であれば、電圧VddLをNウェル22に印加する。電圧供給配線6と8は、好ましくは、フィラーセル16外と互いに平行な複数のセル上に延伸し、VddHとVddLは、直接、これらのセルに供給される。フィラーセル16により、電圧VddHとVddLは、選択的に供給される。電圧供給配線41は、電圧VddHを左側のセルに印加し、電圧印加配線42は、電圧VddLを右側のセルに印加する。
図6〜図8は、本発明のもう一つの実施例を示す図である。本実施例において、電圧VddHは、フィラーセル範囲外に位置するM1電圧供給配線により供給され、電圧VddHは、好ましくは、フィラーセルの範囲内に位置するM2電圧供給配線により供給される。図1内で示されるセルは、電圧供給配線が、対応する底層の供給配線上方の二(金属)層の一つに形成されなければならない。本発明の好ましい実施例において、この要求は削除される。慎重に、外部ポートに接続する他の配線を配置するため、M2内で、電圧供給配線の配置スペースを獲得する。説明を明確にするため、金属層M1電圧供給配線20は、電圧VddHの印加用で、金属層M2電圧供給配線22は、VddLの印加用である。本領域を熟知する者なら、電圧VddHとVddLの指定方法は設計上の決定であることが理解できる。
図6は、M2電圧供給配線22が印加する電圧VddLを受けるフィラーセル16を示す図である。M1電圧供給配線20とフィラーセル16間の距離はTである。M1電圧印加配線24は、バイアス26により、M2電圧供給配線22に連接される。M2電圧供給配線22、及び、M1電圧印加配線24は、若干の合わせズレがあり、図中で容易に識別できる。実線領域は、上側の金属層を示し、点線は下側の金属層を示す。実際の設計中、両者の配列は、完全に整列するか、或いは、部分的に整列し、充分な重畳領域を有して、ビアを重畳領域で形成する。電圧印加配線24が印加する電圧VddLは、ビア28により、Nウェル2とNウェル2内のデバイスに印加される。
フィラーセル16が、電圧VddHを必要とする場合、図7で示されるような配置になる。M1電圧印加配線24とM1電圧供給配線20がショートする。必要であれば、Nウェル2は、ビア28により、電圧VddHを受ける。M1電圧供給配線24は、電圧VddHを左側、及び/又は、右側の近接セルに印加する。
図8は、電圧VddHとVddLをフィラーセル16に印加する実施例を示す図である。第一電圧印加配線241は、第一Nウェル21の上方に形成され、第二電圧印加配線242は、第二Nウェル22の上方に形成される。M2電圧供給配線22は、フィラーセル16の左側から右側に延び、ほぼ、第一電圧印加配線241と242と整列する。第一電圧印加配線241は、ビア26により、電圧VddLを受け、電圧VddLは、ビア281により、Nウェル21に印加される。電圧印加配線242は、金属層M1内の電圧供給配線20とショートすることにより、電圧VddHを受ける。Nウェル22は必要であれば、ビア282により、電圧VddHを受ける。電圧VddLは、電圧印加配線241により、フィラーセル16左側のセルに印加される。電圧VddHは、電圧印加配線242により、フィラーセル16右側のセルに印加される。よって、フィラーセル16は、電圧印加セルとなる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を逸脱しない範囲内で各種の変更や置換えを行うことができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
超微細電圧供給回路を有するフィラーセルを示す図である。 本発明の好ましい実施例の断面図である。 本発明の好ましい実施例の断面図である。 図2と図3により示される好ましい実施例を示す図である。 本発明の好ましい実施例を示す図で、VddHとVddLが、フィラーセルに印加されることを示す図である。 本発明のもう一つの実施例を示す図で、フィラーセルは、電圧印加配線を、ビアにより、M2電圧供給配線に連接することにより、電圧VddHを受けることを示す図である。 電圧供給配線とフィラーセル外に位置するM1電圧供給配線をショートさせて、電圧VddLを受けるフィラーセルを示す図である。 VddHとVddLをフィラーセルに印加することを示す図である。
符号の説明
230…電圧供給配線
231、232…電圧印加配線
248…フィラーセル
250、252…Nウェル
254…電圧供給配線
256…ビア
2、21、22…Nウェル
3…電圧供給配線6の一端
4、41、42…電圧印加配線
5…電圧印加配線8の一端
6…電圧供給配線
7…電圧印加配線4の一端
8…電圧供給配線
9…電圧印加配線4のもう一つの端
10、101、102、12…ビア
16…フィラーセル
20、22…電圧供給配線
24、241、242…電圧印加配線
26…ビア
28、281、282…ビア

Claims (18)

  1. 集積回路構造であって、
    Nウェルを有するフィラーセルと、
    第一金属層内に形成され、前記フィラーセルの境界に位置する電圧印加配線と、
    第一電圧を印加する第一電圧供給配線と第二電圧を印加する第二電圧供給配線とからなり、前記第一、第二電圧供給配線は、それぞれ金属層内に形成され、前記金属層は、第二金属層と第三金属層からなる群から選択され、前記第一、第二電圧供給配線は、ほぼ平行で、前記電圧印加配線の幅と等しい距離を有し、前記第一、第二電圧供給配線のどちらかは、前記電圧供給配線の一端と互いに整列する一端を有する配線群と、
    前記電圧印加配線を、前記配線群内の前記第一、第二電圧供給配線のどちらかに連接するビアと、
    からなることを特徴とする構造。
  2. 前記ビアのほぼ二分の一と前記電圧印加配線は重畳し、前記ビアの残りの二分の一と前記第一、第二電圧供給配線のどちらかと重畳することを特徴とする請求項1に記載の構造。
  3. 前記構造は、更に、
    前記フィラーセル内の付加Nウェルと、
    前記Nウェル上方に位置し、前記電圧印加配線との間にギャップを有し、前記電圧印加配線が、前記ビアにより、前記第一電圧供給配線に連接されると共に、付加ビアにより、前記第二電圧供給配線に連接される付加電圧印加配線と、
    を有することを特徴とする請求項1に記載の構造。
  4. 更に、前記電圧印加配線を、前記Nウェルに連接する下側のビア群を有することを特徴とする請求項1に記載の構造。
  5. 電源電圧を集積回路に提供する方法であって、前記方法は、
    Nウェルを有するフィラーセルを提供する工程と、
    第一金属層内に、電圧供給配線を提供する工程と、
    第一、第二電圧供給配線からなり、前記第一、第二電圧供給配線は、それぞれ、第二金属層と第三金属層からなる群から選択される金属層内に形成され、前記第一、第二電圧供給配線はほぼ平行で、前記電圧印加配線の幅と等しい距離を有し、前記第一、第二電圧供給配線は、それぞれ、前記電圧供給配線の一端と互いに整列する一端を有する配線群を提供する工程と、
    ビアにより、前記電圧印加配線を、前記配線群の供給配線に連接する工程と、
    からなることを特徴とする方法。
  6. 前記ビアのほぼ二分の一と前記電圧印加配線は重畳し、前記ビアの残りの二分の一と前記第一、第二電圧供給配線のどちらかと重畳することを特徴とする請求項5に記載の方法。
  7. 更に、下側のビア群により、前記電圧印加配線を、前記Nウェルに連接する工程を含むことを特徴とする請求項5に記載の方法。
  8. 前記方法は、更に、
    付加Nウェルを提供する工程と、
    前記Nウェル上方に、付加電圧印加配線を提供する工程と、
    前記ビアにより、前記電圧印加配線を、前記第一電圧供給配線に連接する工程と、
    前記付加ビアにより、前記付加電圧印加配線を、前記第二電圧供給配線に連接する工程と、
    からなることを特徴とする請求項5に記載の方法。
  9. 集積回路構造であって、
    Nウェルを有するフィラーセルと、
    前記第一金属層内と前記フィラーセルの範囲外に位置し、第一電圧を印加するM1電圧供給配線と、
    前記第二金属層内と前記フィラーセルの範囲内に位置し、第二電圧を印加するM2電圧供給配線と、
    前記第一金属内に位置し、前記M1電圧供給配線と前記M2電圧供給配線は、ほぼ平行で、前記M1電圧供給配線と前記M2電圧供給配線の一つと結線する電圧印加配線と、
    からなることを特徴とする構造。
  10. 前記電圧印加配線は、ショートにより、前記M1電圧供給配線と結合することを特徴とする請求項9に記載の構造。
  11. 前記電圧印加配線は、ビアにより、前記M2電圧供給配線と結線することを特徴とする請求項9に記載の構造。
  12. 更に、付加Nウェル上方の付加電圧印加配線を有し、前記電圧印加配線は、ショートにより、前記M1電圧供給配線に連接され、前記追加のM1電圧供給配線は、付加ビアにより、前記M2電圧供給配線に連接されることを特徴とする請求項9に記載の構造。
  13. 更に、前記電圧印加配線を、前記Nウェルに連接する下側のビア群を有することを特徴とする請求項9に記載の構造。
  14. 電源電圧を集積回路に提供する方法であって、前記方法は、
    Nウェルを有するフィラーセルを提供する工程と、
    前記フィラーセルの境界外に位置するM1電圧供給配線を、第一金属内に提供し、第一電圧を印加する工程と、
    前記フィラーセルの境界内に位置し、前記M1電圧供給配線とほぼ平行であるM2電圧供給配線を、第二金属内に提供し、第二電圧を印加する工程と、
    前記フィラーセルの境界内に位置する電圧印加配線を、前記第一金属層内に提供する工程と、
    前記電圧印加配線を、前記M1電圧供給配線と前記M2電圧供給配線のどちらかに結線する工程と、
    からなることを特徴とする方法。
  15. 前記電圧印加配線は、ショートにより、前記M1電圧供給配線と結線することを特徴とする請求項14に記載の方法。
  16. 前記電圧印加配線は、ビアにより、前記M2電圧供給配線と結線することを特徴とする請求項14に記載の方法。
  17. 更に、
    付加Nウェルを提供する工程と、
    前記Nウェル上方に、前記電圧印加配線と距離を有する付加電圧印加配線を提供する工程と、
    前記電圧印加配線を、前記M1電圧供給配線にショートする工程と、
    ビアにより、前記付加電圧印加配線を、前記M2電圧供給配線に連接する工程と、
    からなることを特徴とする請求項14に記載の方法。
  18. 更に、前記電圧印加配線を、前記Nウェルに連接する下側のビア有することを特徴とする請求項14に記載の方法。
JP2005125677A 2004-04-28 2005-04-22 集積回路構造及び電源電圧を集積回路に提供する方法 Active JP4264425B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56604104P 2004-04-28 2004-04-28
US11/029,267 US7247894B2 (en) 2004-04-28 2005-01-05 Very fine-grain voltage island integrated circuit

Publications (2)

Publication Number Publication Date
JP2005317964A true JP2005317964A (ja) 2005-11-10
JP4264425B2 JP4264425B2 (ja) 2009-05-20

Family

ID=35476407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005125677A Active JP4264425B2 (ja) 2004-04-28 2005-04-22 集積回路構造及び電源電圧を集積回路に提供する方法

Country Status (4)

Country Link
US (1) US7247894B2 (ja)
JP (1) JP4264425B2 (ja)
CN (1) CN100395890C (ja)
TW (1) TWI260757B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416799C (zh) * 2005-11-30 2008-09-03 奇景光电股份有限公司 三重工作电压元件
JP5079342B2 (ja) 2007-01-22 2012-11-21 ルネサスエレクトロニクス株式会社 マルチプロセッサ装置
US11355173B2 (en) * 2019-12-30 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply generator assist

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1007780A3 (nl) * 1993-11-25 1995-10-17 Philips Electronics Nv Beeldweergeefinrichting met een platte vacuümbuis.
TW340975B (en) * 1996-08-30 1998-09-21 Toshiba Co Ltd Semiconductor memory
US6306745B1 (en) * 2000-09-21 2001-10-23 Taiwan Semiconductor Manufacturing Company Chip-area-efficient pattern and method of hierarchal power routing
JP4637512B2 (ja) * 2003-11-13 2011-02-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
TW200536090A (en) 2005-11-01
TWI260757B (en) 2006-08-21
US7247894B2 (en) 2007-07-24
US20050242375A1 (en) 2005-11-03
CN100395890C (zh) 2008-06-18
CN1700469A (zh) 2005-11-23
JP4264425B2 (ja) 2009-05-20

Similar Documents

Publication Publication Date Title
US7280329B2 (en) Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp
US7768768B2 (en) Semiconductor device including power switch and power reinforcement cell
US7902645B2 (en) Semiconductor device, semiconductor element, and substrate
US7786566B2 (en) Semiconductor integrated circuit
JP6826292B2 (ja) 半導体集積回路装置
US8169758B2 (en) Path sharing high-voltage ESD protection using distributed low-voltage clamps
US8698314B2 (en) Semiconductor wiring patterns
US20220336499A1 (en) Semiconductor integrated circuit device
US7525198B2 (en) Wiring structure of a semiconductor device
JP4264425B2 (ja) 集積回路構造及び電源電圧を集積回路に提供する方法
KR100559806B1 (ko) 매트릭스 기판, 전자 장치, 전기 광학 장치 및 전자 기기
US8541893B2 (en) Semiconductor memory device and power line arrangement method thereof
KR20120043913A (ko) 반도체 장치의 파워 라인
US7091574B2 (en) Voltage island circuit placement
JP2010283269A (ja) 半導体装置
US8063416B2 (en) Semiconductor device
US9900005B2 (en) Switch cell structure and method
JP3696706B2 (ja) 半導体装置の電源線構造
JP2008210995A (ja) 半導体装置
CN100380427C (zh) 有机电致发光板驱动电路和使用其的有机电致发光显示器
JP2005165334A (ja) 表示装置用薄膜トランジスタ表示板
US11810856B2 (en) Power mesh structure for integrated circuit
JP2004311708A (ja) 半導体装置
JP2001068552A (ja) 半導体集積回路装置
KR20090026886A (ko) 패드를 갖는 반도체 디바이스

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4264425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250