JP2004311708A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004311708A JP2004311708A JP2003103050A JP2003103050A JP2004311708A JP 2004311708 A JP2004311708 A JP 2004311708A JP 2003103050 A JP2003103050 A JP 2003103050A JP 2003103050 A JP2003103050 A JP 2003103050A JP 2004311708 A JP2004311708 A JP 2004311708A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- potential
- low
- vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】電源配線と他の配線との接続部分に起因する配線リソースの消費や基板コンタクト配置領域の縮小を防止する。
【解決手段】第1の配線層に第1のVDD配線1が設けられていると共に、第1の配線層の上側に位置する第2の配線層に第1のVSS配線2が、第1のVDD配線1と上下に向かい合うように設けられている。また、第1の配線層には第2のVSS配線3が、第1のVDD配線1と隣り合うように設けられていると共に、第2の配線層には第2のVDD配線4が、第2のVSS配線3と上下に向かい合うように設けられている。
【選択図】 図1
【解決手段】第1の配線層に第1のVDD配線1が設けられていると共に、第1の配線層の上側に位置する第2の配線層に第1のVSS配線2が、第1のVDD配線1と上下に向かい合うように設けられている。また、第1の配線層には第2のVSS配線3が、第1のVDD配線1と隣り合うように設けられていると共に、第2の配線層には第2のVDD配線4が、第2のVSS配線3と上下に向かい合うように設けられている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の電源配線に関するものであり、特に、電源配線の配置に通常用いられる、積層された2つの配線層における高電位用電源配線及び低電位用電源配線のそれぞれの配置の仕方に関する。
【0002】
【従来の技術】
以下、従来の半導体装置における電源配線の構成について図面を参照しながら説明する。
【0003】
図5は、第1の従来例(例えば特許文献1参照)に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図5において、基板及び配線間の絶縁膜等については図示を省略している。
【0004】
図5に示すように、第1の従来例においては、第1の配線層(メタル層)に、第1のVDD配線(高電位用電源配線)11と第1のVSS配線(低電位用電源配線)12とが互いに平行に配置されている。また、第1の配線層の上側に絶縁膜を介して設けられた第2の配線層に、第2のVDD配線13及び第2のVSS配線14がそれぞれ第1のVDD配線11及び第1のVSS配線12と向かい合うように配置されている。すなわち、第2のVDD配線13と第2のVSS配線14とは互いに平行に配置されている。
【0005】
尚、第1の配線層が最下層の配線層である場合、図5に示すように、第1のVDD配線11の下には、第1のVDD配線11と電気的に接続する高電位用基板コンタクト15が設けられると共に、第1のVSS配線12の下には、第1のVSS配線12と電気的に接続する低電位用基板コンタクト16が設けられる。
【0006】
また、第1の従来例において、第1及び第2のVDD配線11及び13が位置する方向(方向B)から、第2のVSS配線14との電気的な接続を行なう場合、図5に示すように、第2の配線層の上側に絶縁膜を介して設けられた第3の配線層に、第2のVDD配線13上を横断する配線17aが設けられる。ここで、配線17aの一端と第2のVSS配線14とはプラグ17bを介して接続される。また、配線17aの他端は、第2の配線層に設けられた配線17cとプラグ17dを介して接続される。
【0007】
図6は、第2の従来例に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図6において、基板及び配線間の絶縁膜等については図示を省略している。
【0008】
図6に示すように、第2の従来例においては、第1の配線層にVSS配線21が設けられていると共に、第1の配線層の上側に絶縁膜を介して設けられた第2の配線層に、VDD配線22が設けられている。
【0009】
尚、第2の従来例において、第1の配線層にVDD配線を設けると共に第2の配線層にVSS配線を設けてもよい。
【0010】
ところで、第1の配線層が最下層の配線層である場合、図6に示すように、VSS配線21の下には、VSS配線21と電気的に接続する低電位用基板コンタクト23が設けられる。
【0011】
また、この場合、図6に示すように、第1の配線層において、VSS配線21と平行に、VDD配線22と同電位の配線24が設けられる。ここで、配線24とVDD配線22とはプラグ25を介して接続される。また、配線24の下には、配線24と電気的に接続する基板コンタクト26が設けられる。これにより、VDD配線22の電位によって基板電位が抑えられる。ここで、配線24が位置する方向(方向B)からVSS配線21との電気的な接続を行なう場合、図6に示すように、第1の配線層において配線24の配置領域つまり基板コンタクト26の配置領域を縮小し、それにより空いた領域を利用して、VSS配線21と接続する配線27が設けられる。
【0012】
【特許文献1】
特開昭61−005550号公報
【0013】
【発明が解決しようとする課題】
しかしながら、図5に示す第1の従来例においては、前述のように、方向Bから、第2のVSS配線14(方向Bから見て奥側の電源配線)との電気的な接続を行なおうとすると、第2のVDD配線13(方向Bから見て手前の電源配線)を越えるように、配線17aを設けなければならない。言い換えると、電源配線に使用している配線層よりも上側の配線層を利用しなければならない。このため、該上側の配線層における配線17aの配置領域によって配線リソース(配線を配置するために必要な領域)が消費されてしまう。その結果、チップ上が配線によって混雑してくるので、つまり配線混雑度が高くなるので、チップサイズを増大させる必要が生じてくる。また、電源配線を含む全ての配線の配置に必要な配線層数が増加するので、プロセスコストが高くなってしまう。
【0014】
また、図6に示す第2の従来例においては、前述のように、方向Bから配線27をVSS配線21(最下層の配線層に配置された電源配線)に接続しようとすると、該接続部分を確保するために基板コンタクトの配置領域を縮小しなければばらない。その結果、基板電位を抑える能力が弱くなるので、ラッチアップに対する耐圧(以下、ラッチアップ耐圧と称する)が低下してしまう。
【0015】
前記に鑑み、本発明は、多層配線プロセスにおいて複数の配線層に複数の電源配線を配置する際に、電源配線と他の配線との接続部分に起因する配線リソースの消費を抑制し、それにより配線混雑度を低減してチップサイズの増大を防止すること、及び、該接続部分に起因する基板コンタクトの配置領域の縮小を防止し、それによりラッチアップ耐圧の低下を防止することを目的とする。
【0016】
【課題を解決するための手段】
前記の目的を達成するために、本発明に係る半導体装置は、複数の配線層に複数の電源配線が設けられた半導体装置を前提とし、第1の配線層に設けられた第1の高電位用電源配線と、第1の配線層よりも上側に位置する第2の配線層に設けられ、且つ第1の高電位用電源配線と上下に向かい合う第1の低電位用電源配線と、第1の配線層に設けられ、且つ第1の高電位用電源配線と隣り合う第2の低電位用電源配線と、第2の配線層に設けられ、且つ第2の低電位用電源配線と上下に向かい合う第2の高電位用電源配線とを備えている。
【0017】
本発明の半導体装置によると、上下に並ぶ2つの配線層に、異なる電位を持つ一の電源配線対が互いに重なり合うように配置されている。また、同じ2つの配線層に、該一の電源配線対とは逆の電位の組み合わせを持つ他の電源配線対が、互いに重なり合うように且つ一の電源配線対と平行に配置されている。このため、電源配線が配置されている配線層のみを用いて、一の電源配線対と他の電源配線対とからなる電源配線群の両側のどちらからでも、高電位用電源配線(電源用配線:以下、VDD配線と称する)及び低電位用電源配線(接地用配線:以下、VSS配線と称する)のそれぞれとの電気的な接続を行なうことができる。言い換えると、電源配線が配置されていない他の配線層を用いることなく、VDD配線及びVSS配線のいずれに対しても電気的な接続を行なうことができる。従って、配線リソースを十分に確保できるので、チップサイズの縮小を図ることができる。また、電源配線群を含む全ての配線の配置に必要な配線層数を低減できるので、プロセスコストを低く抑制できる。
【0018】
本発明の半導体装置において、第1の高電位用電源配線と第2の高電位用電源配線とを電気的に接続する少なくとも1つの高電位用配線接続部と、第1の低電位用電源配線と第2の低電位用電源配線とを電気的に接続する少なくとも1つの低電位用配線接続部とをさらに備え、高電位用配線接続部と低電位用配線接続部とは各電源配線が延びる方向に沿って交互に設けられていることが好ましい。
【0019】
このようにすると、各配線接続部の配置間隔を調節することにより、VDD配線とVSS配線との間の電圧の安定性が各部分において低下する事態を阻止できる。
【0020】
本発明の半導体装置において、第1の配線層は最下層の配線層であり、第1の高電位用電源配線の下に設けられ、且つ第1の高電位用電源配線と電気的に接続する高電位用基板コンタクトと、第2の低電位用電源配線の下に設けられ、且つ第2の低電位用電源配線と電気的に接続する低電位用基板コンタクトとをさらに備えていることが好ましい。
【0021】
このようにすると、高電位用基板コンタクト及び低電位用基板コンタクトのそれぞれを介して基板に所定の電圧を印加することができるので、ラッチアップ耐圧の低下を防止できる。具体的には、最下層の配線層が、VDD配線及びVSS配線のいずれか一方の電源配線を配置するために用いられている従来の配線構造と比べて、次のような効果が得られる。すなわち、従来の配線構造においては、最下層の配線層に、該一方の電源配線と平行に、他方の電源配線と同電位の配線が設けられると共に、該配線の下に該配線と電気的に接続する基板コンタクトが設けられる。これにより、他方の電源配線の電位によって基板電位が抑えられる。しかしながら、従来の配線構造においては、最下層の配線層において、前述の基板コンタクトが位置する方向から他の配線を一方の電源配線に接続しようとすると、該接続部分を設けるために基板コンタクトの配置領域を縮小しなければなれない。その結果、基板電位を抑える能力が弱くなるので、ラッチアップ耐圧が低下してしまう。それに対して、本発明の半導体装置によると、最下層の配線層においても、電源配線と他の配線との接続部分を設けるために基板コンタクトの配置領域を縮小する必要がないので、ラッチアップ耐圧の低下を防止できる。
【0022】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置について図面を参照しながら説明する。
【0023】
図1は、第1の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図1において、基板及び配線間の絶縁膜等については図示を省略している。
【0024】
図1に示すように、第1の配線層(メタル層)に第1のVDD配線1が設けられていると共に、第1の配線層の上側に絶縁膜を介して設けられた第2の配線層に第1のVSS配線2が、第1のVDD配線1と上下に向かい合うように設けられている。また、第1の配線層には第2のVSS配線3が、第1のVDD配線1と隣り合うように設けられていると共に、第2の配線層には第2のVDD配線4が、第2のVSS配線3と上下に向かい合うように且つ第1のVSS配線2と横方向に隣り合うように設けられている。
【0025】
すなわち、第1の実施形態によると、上下に並ぶ2つの配線層に、異なる電位を持つ一の電源配線対(第1のVDD配線1及び第1のVSS配線2)が互いに重なり合うように配置されている。また、同じ2つの配線層に、該一の電源配線対とは逆の電位の組み合わせを持つ他の電源配線対(第2のVSS配線3及び第2のVDD配線4)が、互いに重なり合うように且つ一の電源配線対と平行に配置されている。このため、電源配線が配置されている配線層のみを用いて、一の電源配線対と他の電源配線対とからなる電源配線群の両側のどちらからでも、つまり、方向A及び方向Bのどちらからでも、VDD配線(電源用配線)及びVSS配線(接地用配線)のそれぞれとの電気的な接続を行なうことができる。言い換えると、電源配線が配置されていない他の配線層を用いることなく、VDD配線及びVSS配線のいずれに対しても電気的な接続を行なうことができる。従って、配線リソースの消費を抑制できるので、チップサイズの縮小を図ることができる。また、電源配線群を含む全ての配線の配置に必要な配線層数を低減できるので、プロセスコストを低く抑制できる。
【0026】
尚、第1の実施形態において、図示しない他の電源配線が、図示しない他の配線層に設けられていてもよい。また、第1の配線層の下側に、又は第1の配線層と第2の配線層との間に、他の配線層が存在していてもよい。
【0027】
また、第1の実施形態において、図1に示す電源配線群と同様の構造を持つ1つ又は複数の他の電源配線群が第1及び第2の配線層に設けられていてもよい。
【0028】
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置について図面を参照しながら説明する。
【0029】
図2は、第2の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図2において、基板及び配線間の絶縁膜等については図示を省略している。また、図2において、図1に示す第1の実施形態と同じ部材には同じ符号を付すことにより説明を省略する。
【0030】
第2の実施形態が第1の実施形態と異なる点は次の通りである。すなわち、第2の実施形態においては、図2に示すように、第1のVDD配線1と第2のVDD配線4とが高電位用配線接続部5によって電気的に接続されていると共に、第1のVSS配線2と第2のVSS配線3とが低電位用配線接続部6によって電気的に接続されている。
【0031】
具体的には、第1のVDD配線1の側部、及び該側部と対向する第2のVDD配線4の側部にはそれぞれ、先端同士がオーバーラップする突起部1a及び突起部4aが設けられており、突起部1aと突起部4aとが高電位用配線接続部5によって接続されている。また、第1のVSS配線2の側部、及び該側部と対向する第2のVSS配線3の側部にはそれぞれ、先端同士がオーバーラップする突起部2a及び突起部3aが設けられており、突起部2aと突起部3aとが低電位用配線接続部6によって接続されている。
【0032】
尚、第2の実施形態においては、複数の高電位用配線接続部5と複数の低電位用配線接続部6とが、各電源配線が延びる方向に沿って交互に設けられる。言い換えると、第1のVDD配線1と第1のVSS配線2とからなる一の電源配線対と、第2のVSS配線3と第2のVDD配線4とからなる他の電源配線対との間に、各高電位用配線接続部5と各低電位用配線接続部6とが交互に設けられる。また、各高電位用配線接続部5の配置間隔と各低電位用配線接続部6の配置間隔とは、VDD配線とVSS配線との間の各部分における電圧のバランスを考慮して、該電圧の安定性が各部分において低下することがないように調節される。
【0033】
すなわち、第2の実施形態によると、第1の実施形態の効果に加えて、電圧安定性の低下を防止できるという効果が得られる。
【0034】
(第3の実施形態)
以下、本発明の第3の実施形態に係る半導体装置について図面を参照しながら説明する。
【0035】
図3は、第3の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図3において、基板及び配線間の絶縁膜等については図示を省略している。また、図3において、図1に示す第1の実施形態と同じ部材には同じ符号を付すことにより説明を省略する。
【0036】
第3の実施形態が第1の実施形態と異なる点は次の通りである。すなわち、第3の実施形態においては、第1のVDD配線1及び第2のVSS配線3が配置される第1の配線層は最下層の配線層であって、図3に示すように、第1のVDD配線1の下には、第1のVDD配線1と電気的に接続する高電位用基板コンタクト7が設けられていると共に、第2のVSS配線3の下には、第2のVSS配線3と電気的に接続する低電位用基板コンタクト8が設けられている。
【0037】
第3の実施形態によると、第1の実施形態の効果に加えて、次のような効果が得られる。すなわち、高電位用基板コンタクト7及び低電位用基板コンタクト8のそれぞれを介して基板に所定の電圧を印加することができるので、ラッチアップ耐圧の低下を防止できる。
【0038】
具体的には、最下層の配線層が、VDD配線及びVSS配線のいずれか一方の電源配線を配置するために用いられている従来の配線構造(図6参照)と比べて、次のような効果が得られる。すなわち、従来の配線構造においては、最下層の配線層に、該一方の電源配線(VSS配線21)と平行に、他方の電源配線(VDD配線22)と同電位の配線(配線24)が設けられると共に、該配線の下に該配線と電気的に接続する基板コンタクト(基板コンタクト26)が設けられる。これにより、他方の電源配線の電位によって基板電位が抑えられる。しかしながら、従来の配線構造によると、最下層の配線層において、前述の基板コンタクトが位置する方向(方向B)から他の配線(配線27)を一方の電源配線に接続しようとすると、該接続部分を設けるために基板コンタクトの配置領域を縮小しなければなれない。その結果、基板電位を抑える能力が弱くなるので、ラッチアップ耐圧が低下してしまう。それに対して、第3の実施形態によると、第1の実施形態の効果によって、最下層の配線層においても、電源配線(第1のVDD配線1及び第2のVSS配線3)と他の配線との接続部分を設けるために基板コンタクト7及び8の配置領域を縮小する必要がないので、ラッチアップ耐圧の低下を防止できる。
【0039】
尚、第3の実施形態において、高電位用基板コンタクト7及び低電位用基板コンタクト8としては、例えば半導体基板中の不純物拡散層等を用いてもよい。
【0040】
(第4の実施形態)
以下、本発明の第4の実施形態に係る半導体装置について図面を参照しながら説明する。
【0041】
図4は、第4の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図4において、基板及び配線間の絶縁膜等については図示を省略している。また、図4において、図1に示す第1の実施形態と同じ部材には同じ符号を付すことにより説明を省略する。
【0042】
第4の実施形態が第1の実施形態と異なる第1の点は次の通りである。すなわち、第4の実施形態においては第2の実施形態と同様に、図4に示すように、第1のVDD配線1と第2のVDD配線4とが高電位用配線接続部5によって電気的に接続されていると共に、第1のVSS配線2と第2のVSS配線3とが低電位用配線接続部6によって電気的に接続されている。
【0043】
また、第4の実施形態が第1の実施形態と異なる第2の点は次の通りである。すなわち、第4の実施形態においては第3の実施形態と同様に、図4に示すように、第1のVDD配線1及び第2のVSS配線3が配置される第1の配線層は最下層の配線層であって、図4に示すように、第1のVDD配線1の下には、第1のVDD配線1と電気的に接続する高電位用基板コンタクト7が設けられていると共に、第2のVSS配線3の下には、第2のVSS配線3と電気的に接続する低電位用基板コンタクト8が設けられている。
【0044】
以上に説明したように、第4の実施形態は、第1〜第3の実施形態を組み合わせたものであるため、第1〜第3の実施形態の全ての効果が得られる。すなわち、配線リソースの消費を抑制できるので、チップサイズの縮小を図ることができると共に、電源配線群を含む全ての配線の配置に必要な配線層数を低減できるので、プロセスコストを低く抑制できる。また、VDD配線とVSS配線との間の電圧の安定性が低下する事態を防止できると共に、ラッチアップ耐圧の低下を防止できる。
【0045】
【発明の効果】
本発明によると、上下に並ぶ2つの配線層に、異なる電位を持つ一の電源配線対が配置されていると共に、同じ2つの配線層に、該一の電源配線対とは逆の電位の組み合わせを持つ他の電源配線対が一の電源配線対と平行に配置されている。このため、電源配線が配置されていない他の配線層を用いることなく、一の電源配線対と他の電源配線対とからなる電源配線群の両側のどちらからでも、VDD配線及びVSS配線のいずれに対しても電気的な接続を行なうことができる。従って、配線リソースを十分に確保できるので、チップサイズの縮小を図ることができる。また、電源配線群を含む全ての配線の配置に必要な配線層数を低減できるので、プロセスコストを低く抑制できる。さらに、下層の配線層が最下層の配線層であっても、電源配線と他の配線との接続部分を設けるために基板コンタクトの配置領域を縮小する必要がないので、ラッチアップ耐圧の低下を防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。
【図2】本発明の第2の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。
【図3】本発明の第3の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。
【図4】本発明の第4の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。
【図5】第1の従来例に係る半導体装置における電源配線の概略構成を示す斜視図である。
【図6】第2の従来例に係る半導体装置における電源配線の概略構成を示す斜視図である。
【符号の説明】
1 第1のVDD配線
1a 突起部
2 第1のVSS配線
2a 突起部
3 第2のVSS配線
3a 突起部
4 第2のVDD配線
4a 突起部
5 高電位用配線接続部
6 低電位用配線接続部
7 高電位用基板コンタクト
8 低電位用基板コンタクト
【発明の属する技術分野】
本発明は、半導体装置の電源配線に関するものであり、特に、電源配線の配置に通常用いられる、積層された2つの配線層における高電位用電源配線及び低電位用電源配線のそれぞれの配置の仕方に関する。
【0002】
【従来の技術】
以下、従来の半導体装置における電源配線の構成について図面を参照しながら説明する。
【0003】
図5は、第1の従来例(例えば特許文献1参照)に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図5において、基板及び配線間の絶縁膜等については図示を省略している。
【0004】
図5に示すように、第1の従来例においては、第1の配線層(メタル層)に、第1のVDD配線(高電位用電源配線)11と第1のVSS配線(低電位用電源配線)12とが互いに平行に配置されている。また、第1の配線層の上側に絶縁膜を介して設けられた第2の配線層に、第2のVDD配線13及び第2のVSS配線14がそれぞれ第1のVDD配線11及び第1のVSS配線12と向かい合うように配置されている。すなわち、第2のVDD配線13と第2のVSS配線14とは互いに平行に配置されている。
【0005】
尚、第1の配線層が最下層の配線層である場合、図5に示すように、第1のVDD配線11の下には、第1のVDD配線11と電気的に接続する高電位用基板コンタクト15が設けられると共に、第1のVSS配線12の下には、第1のVSS配線12と電気的に接続する低電位用基板コンタクト16が設けられる。
【0006】
また、第1の従来例において、第1及び第2のVDD配線11及び13が位置する方向(方向B)から、第2のVSS配線14との電気的な接続を行なう場合、図5に示すように、第2の配線層の上側に絶縁膜を介して設けられた第3の配線層に、第2のVDD配線13上を横断する配線17aが設けられる。ここで、配線17aの一端と第2のVSS配線14とはプラグ17bを介して接続される。また、配線17aの他端は、第2の配線層に設けられた配線17cとプラグ17dを介して接続される。
【0007】
図6は、第2の従来例に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図6において、基板及び配線間の絶縁膜等については図示を省略している。
【0008】
図6に示すように、第2の従来例においては、第1の配線層にVSS配線21が設けられていると共に、第1の配線層の上側に絶縁膜を介して設けられた第2の配線層に、VDD配線22が設けられている。
【0009】
尚、第2の従来例において、第1の配線層にVDD配線を設けると共に第2の配線層にVSS配線を設けてもよい。
【0010】
ところで、第1の配線層が最下層の配線層である場合、図6に示すように、VSS配線21の下には、VSS配線21と電気的に接続する低電位用基板コンタクト23が設けられる。
【0011】
また、この場合、図6に示すように、第1の配線層において、VSS配線21と平行に、VDD配線22と同電位の配線24が設けられる。ここで、配線24とVDD配線22とはプラグ25を介して接続される。また、配線24の下には、配線24と電気的に接続する基板コンタクト26が設けられる。これにより、VDD配線22の電位によって基板電位が抑えられる。ここで、配線24が位置する方向(方向B)からVSS配線21との電気的な接続を行なう場合、図6に示すように、第1の配線層において配線24の配置領域つまり基板コンタクト26の配置領域を縮小し、それにより空いた領域を利用して、VSS配線21と接続する配線27が設けられる。
【0012】
【特許文献1】
特開昭61−005550号公報
【0013】
【発明が解決しようとする課題】
しかしながら、図5に示す第1の従来例においては、前述のように、方向Bから、第2のVSS配線14(方向Bから見て奥側の電源配線)との電気的な接続を行なおうとすると、第2のVDD配線13(方向Bから見て手前の電源配線)を越えるように、配線17aを設けなければならない。言い換えると、電源配線に使用している配線層よりも上側の配線層を利用しなければならない。このため、該上側の配線層における配線17aの配置領域によって配線リソース(配線を配置するために必要な領域)が消費されてしまう。その結果、チップ上が配線によって混雑してくるので、つまり配線混雑度が高くなるので、チップサイズを増大させる必要が生じてくる。また、電源配線を含む全ての配線の配置に必要な配線層数が増加するので、プロセスコストが高くなってしまう。
【0014】
また、図6に示す第2の従来例においては、前述のように、方向Bから配線27をVSS配線21(最下層の配線層に配置された電源配線)に接続しようとすると、該接続部分を確保するために基板コンタクトの配置領域を縮小しなければばらない。その結果、基板電位を抑える能力が弱くなるので、ラッチアップに対する耐圧(以下、ラッチアップ耐圧と称する)が低下してしまう。
【0015】
前記に鑑み、本発明は、多層配線プロセスにおいて複数の配線層に複数の電源配線を配置する際に、電源配線と他の配線との接続部分に起因する配線リソースの消費を抑制し、それにより配線混雑度を低減してチップサイズの増大を防止すること、及び、該接続部分に起因する基板コンタクトの配置領域の縮小を防止し、それによりラッチアップ耐圧の低下を防止することを目的とする。
【0016】
【課題を解決するための手段】
前記の目的を達成するために、本発明に係る半導体装置は、複数の配線層に複数の電源配線が設けられた半導体装置を前提とし、第1の配線層に設けられた第1の高電位用電源配線と、第1の配線層よりも上側に位置する第2の配線層に設けられ、且つ第1の高電位用電源配線と上下に向かい合う第1の低電位用電源配線と、第1の配線層に設けられ、且つ第1の高電位用電源配線と隣り合う第2の低電位用電源配線と、第2の配線層に設けられ、且つ第2の低電位用電源配線と上下に向かい合う第2の高電位用電源配線とを備えている。
【0017】
本発明の半導体装置によると、上下に並ぶ2つの配線層に、異なる電位を持つ一の電源配線対が互いに重なり合うように配置されている。また、同じ2つの配線層に、該一の電源配線対とは逆の電位の組み合わせを持つ他の電源配線対が、互いに重なり合うように且つ一の電源配線対と平行に配置されている。このため、電源配線が配置されている配線層のみを用いて、一の電源配線対と他の電源配線対とからなる電源配線群の両側のどちらからでも、高電位用電源配線(電源用配線:以下、VDD配線と称する)及び低電位用電源配線(接地用配線:以下、VSS配線と称する)のそれぞれとの電気的な接続を行なうことができる。言い換えると、電源配線が配置されていない他の配線層を用いることなく、VDD配線及びVSS配線のいずれに対しても電気的な接続を行なうことができる。従って、配線リソースを十分に確保できるので、チップサイズの縮小を図ることができる。また、電源配線群を含む全ての配線の配置に必要な配線層数を低減できるので、プロセスコストを低く抑制できる。
【0018】
本発明の半導体装置において、第1の高電位用電源配線と第2の高電位用電源配線とを電気的に接続する少なくとも1つの高電位用配線接続部と、第1の低電位用電源配線と第2の低電位用電源配線とを電気的に接続する少なくとも1つの低電位用配線接続部とをさらに備え、高電位用配線接続部と低電位用配線接続部とは各電源配線が延びる方向に沿って交互に設けられていることが好ましい。
【0019】
このようにすると、各配線接続部の配置間隔を調節することにより、VDD配線とVSS配線との間の電圧の安定性が各部分において低下する事態を阻止できる。
【0020】
本発明の半導体装置において、第1の配線層は最下層の配線層であり、第1の高電位用電源配線の下に設けられ、且つ第1の高電位用電源配線と電気的に接続する高電位用基板コンタクトと、第2の低電位用電源配線の下に設けられ、且つ第2の低電位用電源配線と電気的に接続する低電位用基板コンタクトとをさらに備えていることが好ましい。
【0021】
このようにすると、高電位用基板コンタクト及び低電位用基板コンタクトのそれぞれを介して基板に所定の電圧を印加することができるので、ラッチアップ耐圧の低下を防止できる。具体的には、最下層の配線層が、VDD配線及びVSS配線のいずれか一方の電源配線を配置するために用いられている従来の配線構造と比べて、次のような効果が得られる。すなわち、従来の配線構造においては、最下層の配線層に、該一方の電源配線と平行に、他方の電源配線と同電位の配線が設けられると共に、該配線の下に該配線と電気的に接続する基板コンタクトが設けられる。これにより、他方の電源配線の電位によって基板電位が抑えられる。しかしながら、従来の配線構造においては、最下層の配線層において、前述の基板コンタクトが位置する方向から他の配線を一方の電源配線に接続しようとすると、該接続部分を設けるために基板コンタクトの配置領域を縮小しなければなれない。その結果、基板電位を抑える能力が弱くなるので、ラッチアップ耐圧が低下してしまう。それに対して、本発明の半導体装置によると、最下層の配線層においても、電源配線と他の配線との接続部分を設けるために基板コンタクトの配置領域を縮小する必要がないので、ラッチアップ耐圧の低下を防止できる。
【0022】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置について図面を参照しながら説明する。
【0023】
図1は、第1の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図1において、基板及び配線間の絶縁膜等については図示を省略している。
【0024】
図1に示すように、第1の配線層(メタル層)に第1のVDD配線1が設けられていると共に、第1の配線層の上側に絶縁膜を介して設けられた第2の配線層に第1のVSS配線2が、第1のVDD配線1と上下に向かい合うように設けられている。また、第1の配線層には第2のVSS配線3が、第1のVDD配線1と隣り合うように設けられていると共に、第2の配線層には第2のVDD配線4が、第2のVSS配線3と上下に向かい合うように且つ第1のVSS配線2と横方向に隣り合うように設けられている。
【0025】
すなわち、第1の実施形態によると、上下に並ぶ2つの配線層に、異なる電位を持つ一の電源配線対(第1のVDD配線1及び第1のVSS配線2)が互いに重なり合うように配置されている。また、同じ2つの配線層に、該一の電源配線対とは逆の電位の組み合わせを持つ他の電源配線対(第2のVSS配線3及び第2のVDD配線4)が、互いに重なり合うように且つ一の電源配線対と平行に配置されている。このため、電源配線が配置されている配線層のみを用いて、一の電源配線対と他の電源配線対とからなる電源配線群の両側のどちらからでも、つまり、方向A及び方向Bのどちらからでも、VDD配線(電源用配線)及びVSS配線(接地用配線)のそれぞれとの電気的な接続を行なうことができる。言い換えると、電源配線が配置されていない他の配線層を用いることなく、VDD配線及びVSS配線のいずれに対しても電気的な接続を行なうことができる。従って、配線リソースの消費を抑制できるので、チップサイズの縮小を図ることができる。また、電源配線群を含む全ての配線の配置に必要な配線層数を低減できるので、プロセスコストを低く抑制できる。
【0026】
尚、第1の実施形態において、図示しない他の電源配線が、図示しない他の配線層に設けられていてもよい。また、第1の配線層の下側に、又は第1の配線層と第2の配線層との間に、他の配線層が存在していてもよい。
【0027】
また、第1の実施形態において、図1に示す電源配線群と同様の構造を持つ1つ又は複数の他の電源配線群が第1及び第2の配線層に設けられていてもよい。
【0028】
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置について図面を参照しながら説明する。
【0029】
図2は、第2の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図2において、基板及び配線間の絶縁膜等については図示を省略している。また、図2において、図1に示す第1の実施形態と同じ部材には同じ符号を付すことにより説明を省略する。
【0030】
第2の実施形態が第1の実施形態と異なる点は次の通りである。すなわち、第2の実施形態においては、図2に示すように、第1のVDD配線1と第2のVDD配線4とが高電位用配線接続部5によって電気的に接続されていると共に、第1のVSS配線2と第2のVSS配線3とが低電位用配線接続部6によって電気的に接続されている。
【0031】
具体的には、第1のVDD配線1の側部、及び該側部と対向する第2のVDD配線4の側部にはそれぞれ、先端同士がオーバーラップする突起部1a及び突起部4aが設けられており、突起部1aと突起部4aとが高電位用配線接続部5によって接続されている。また、第1のVSS配線2の側部、及び該側部と対向する第2のVSS配線3の側部にはそれぞれ、先端同士がオーバーラップする突起部2a及び突起部3aが設けられており、突起部2aと突起部3aとが低電位用配線接続部6によって接続されている。
【0032】
尚、第2の実施形態においては、複数の高電位用配線接続部5と複数の低電位用配線接続部6とが、各電源配線が延びる方向に沿って交互に設けられる。言い換えると、第1のVDD配線1と第1のVSS配線2とからなる一の電源配線対と、第2のVSS配線3と第2のVDD配線4とからなる他の電源配線対との間に、各高電位用配線接続部5と各低電位用配線接続部6とが交互に設けられる。また、各高電位用配線接続部5の配置間隔と各低電位用配線接続部6の配置間隔とは、VDD配線とVSS配線との間の各部分における電圧のバランスを考慮して、該電圧の安定性が各部分において低下することがないように調節される。
【0033】
すなわち、第2の実施形態によると、第1の実施形態の効果に加えて、電圧安定性の低下を防止できるという効果が得られる。
【0034】
(第3の実施形態)
以下、本発明の第3の実施形態に係る半導体装置について図面を参照しながら説明する。
【0035】
図3は、第3の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図3において、基板及び配線間の絶縁膜等については図示を省略している。また、図3において、図1に示す第1の実施形態と同じ部材には同じ符号を付すことにより説明を省略する。
【0036】
第3の実施形態が第1の実施形態と異なる点は次の通りである。すなわち、第3の実施形態においては、第1のVDD配線1及び第2のVSS配線3が配置される第1の配線層は最下層の配線層であって、図3に示すように、第1のVDD配線1の下には、第1のVDD配線1と電気的に接続する高電位用基板コンタクト7が設けられていると共に、第2のVSS配線3の下には、第2のVSS配線3と電気的に接続する低電位用基板コンタクト8が設けられている。
【0037】
第3の実施形態によると、第1の実施形態の効果に加えて、次のような効果が得られる。すなわち、高電位用基板コンタクト7及び低電位用基板コンタクト8のそれぞれを介して基板に所定の電圧を印加することができるので、ラッチアップ耐圧の低下を防止できる。
【0038】
具体的には、最下層の配線層が、VDD配線及びVSS配線のいずれか一方の電源配線を配置するために用いられている従来の配線構造(図6参照)と比べて、次のような効果が得られる。すなわち、従来の配線構造においては、最下層の配線層に、該一方の電源配線(VSS配線21)と平行に、他方の電源配線(VDD配線22)と同電位の配線(配線24)が設けられると共に、該配線の下に該配線と電気的に接続する基板コンタクト(基板コンタクト26)が設けられる。これにより、他方の電源配線の電位によって基板電位が抑えられる。しかしながら、従来の配線構造によると、最下層の配線層において、前述の基板コンタクトが位置する方向(方向B)から他の配線(配線27)を一方の電源配線に接続しようとすると、該接続部分を設けるために基板コンタクトの配置領域を縮小しなければなれない。その結果、基板電位を抑える能力が弱くなるので、ラッチアップ耐圧が低下してしまう。それに対して、第3の実施形態によると、第1の実施形態の効果によって、最下層の配線層においても、電源配線(第1のVDD配線1及び第2のVSS配線3)と他の配線との接続部分を設けるために基板コンタクト7及び8の配置領域を縮小する必要がないので、ラッチアップ耐圧の低下を防止できる。
【0039】
尚、第3の実施形態において、高電位用基板コンタクト7及び低電位用基板コンタクト8としては、例えば半導体基板中の不純物拡散層等を用いてもよい。
【0040】
(第4の実施形態)
以下、本発明の第4の実施形態に係る半導体装置について図面を参照しながら説明する。
【0041】
図4は、第4の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。尚、図4において、基板及び配線間の絶縁膜等については図示を省略している。また、図4において、図1に示す第1の実施形態と同じ部材には同じ符号を付すことにより説明を省略する。
【0042】
第4の実施形態が第1の実施形態と異なる第1の点は次の通りである。すなわち、第4の実施形態においては第2の実施形態と同様に、図4に示すように、第1のVDD配線1と第2のVDD配線4とが高電位用配線接続部5によって電気的に接続されていると共に、第1のVSS配線2と第2のVSS配線3とが低電位用配線接続部6によって電気的に接続されている。
【0043】
また、第4の実施形態が第1の実施形態と異なる第2の点は次の通りである。すなわち、第4の実施形態においては第3の実施形態と同様に、図4に示すように、第1のVDD配線1及び第2のVSS配線3が配置される第1の配線層は最下層の配線層であって、図4に示すように、第1のVDD配線1の下には、第1のVDD配線1と電気的に接続する高電位用基板コンタクト7が設けられていると共に、第2のVSS配線3の下には、第2のVSS配線3と電気的に接続する低電位用基板コンタクト8が設けられている。
【0044】
以上に説明したように、第4の実施形態は、第1〜第3の実施形態を組み合わせたものであるため、第1〜第3の実施形態の全ての効果が得られる。すなわち、配線リソースの消費を抑制できるので、チップサイズの縮小を図ることができると共に、電源配線群を含む全ての配線の配置に必要な配線層数を低減できるので、プロセスコストを低く抑制できる。また、VDD配線とVSS配線との間の電圧の安定性が低下する事態を防止できると共に、ラッチアップ耐圧の低下を防止できる。
【0045】
【発明の効果】
本発明によると、上下に並ぶ2つの配線層に、異なる電位を持つ一の電源配線対が配置されていると共に、同じ2つの配線層に、該一の電源配線対とは逆の電位の組み合わせを持つ他の電源配線対が一の電源配線対と平行に配置されている。このため、電源配線が配置されていない他の配線層を用いることなく、一の電源配線対と他の電源配線対とからなる電源配線群の両側のどちらからでも、VDD配線及びVSS配線のいずれに対しても電気的な接続を行なうことができる。従って、配線リソースを十分に確保できるので、チップサイズの縮小を図ることができる。また、電源配線群を含む全ての配線の配置に必要な配線層数を低減できるので、プロセスコストを低く抑制できる。さらに、下層の配線層が最下層の配線層であっても、電源配線と他の配線との接続部分を設けるために基板コンタクトの配置領域を縮小する必要がないので、ラッチアップ耐圧の低下を防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。
【図2】本発明の第2の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。
【図3】本発明の第3の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。
【図4】本発明の第4の実施形態に係る半導体装置における電源配線の概略構成を示す斜視図である。
【図5】第1の従来例に係る半導体装置における電源配線の概略構成を示す斜視図である。
【図6】第2の従来例に係る半導体装置における電源配線の概略構成を示す斜視図である。
【符号の説明】
1 第1のVDD配線
1a 突起部
2 第1のVSS配線
2a 突起部
3 第2のVSS配線
3a 突起部
4 第2のVDD配線
4a 突起部
5 高電位用配線接続部
6 低電位用配線接続部
7 高電位用基板コンタクト
8 低電位用基板コンタクト
Claims (3)
- 複数の配線層に複数の電源配線が設けられた半導体装置であって、
第1の配線層に設けられた第1の高電位用電源配線と、
前記第1の配線層よりも上側に位置する第2の配線層に設けられ、且つ前記第1の高電位用電源配線と上下に向かい合う第1の低電位用電源配線と、
前記第1の配線層に設けられ、且つ前記第1の高電位用電源配線と隣り合う第2の低電位用電源配線と、
前記第2の配線層に設けられ、且つ前記第2の低電位用電源配線と上下に向かい合う第2の高電位用電源配線とを備えていることを特徴とする半導体装置。 - 前記第1の高電位用電源配線と前記第2の高電位用電源配線とを電気的に接続する少なくとも1つの高電位用配線接続部と、
前記第1の低電位用電源配線と前記第2の低電位用電源配線とを電気的に接続する少なくとも1つの低電位用配線接続部とをさらに備え、
前記高電位用配線接続部と前記低電位用配線接続部とは前記各電源配線が延びる方向に沿って交互に設けられていることを特徴とする請求項1に記載の半導体装置。 - 前記第1の配線層は最下層の配線層であり、
前記第1の高電位用電源配線の下に設けられ、且つ前記第1の高電位用電源配線と電気的に接続する高電位用基板コンタクトと、
前記第2の低電位用電源配線の下に設けられ、且つ前記第2の低電位用電源配線と電気的に接続する低電位用基板コンタクトとをさらに備えていることを特徴とする請求項1又は2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103050A JP2004311708A (ja) | 2003-04-07 | 2003-04-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103050A JP2004311708A (ja) | 2003-04-07 | 2003-04-07 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004311708A true JP2004311708A (ja) | 2004-11-04 |
Family
ID=33466316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003103050A Withdrawn JP2004311708A (ja) | 2003-04-07 | 2003-04-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004311708A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009064843A (ja) * | 2007-09-04 | 2009-03-26 | Kanji Otsuka | 半導体集積回路パッケージ、プリント配線板、半導体装置および電源供給配線構造 |
JP2015138945A (ja) * | 2014-01-24 | 2015-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置及びioセル |
-
2003
- 2003-04-07 JP JP2003103050A patent/JP2004311708A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009064843A (ja) * | 2007-09-04 | 2009-03-26 | Kanji Otsuka | 半導体集積回路パッケージ、プリント配線板、半導体装置および電源供給配線構造 |
JP2015138945A (ja) * | 2014-01-24 | 2015-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置及びioセル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5080541B2 (ja) | 電子デバイス間の電気コネクタ及び導通接続方法 | |
US7964968B2 (en) | Semiconductor integrated circuit | |
US8102024B2 (en) | Semiconductor integrated circuit and system LSI including the same | |
TW200816449A (en) | Semiconductor device | |
US20150162296A1 (en) | Semiconductor device | |
JP4353861B2 (ja) | 半導体装置 | |
US11552072B2 (en) | Electronic discharge device and split multi rail network with symmetrical layout design technique | |
JP2009081293A (ja) | 半導体チップ、及び複数の半導体チップが搭載された半導体装置 | |
JP2003100891A (ja) | 半導体集積回路装置 | |
JP4682622B2 (ja) | 半導体装置 | |
US6236114B1 (en) | Bonding pad structure | |
JP2004311708A (ja) | 半導体装置 | |
JP2008147376A (ja) | 半導体装置 | |
JP3696706B2 (ja) | 半導体装置の電源線構造 | |
JP2002057418A (ja) | プリント配線基板 | |
JP4264425B2 (ja) | 集積回路構造及び電源電圧を集積回路に提供する方法 | |
KR20050092027A (ko) | 정전 방전 보호 장치, 다이오드, 입력 버퍼 및 정전 방전보호 방법 | |
JP2685135B2 (ja) | 半導体集積回路 | |
JP2003163267A (ja) | 半導体装置 | |
JP2002536848A (ja) | 集積回路の静電荷放電保護 | |
JP2004103821A (ja) | 半導体集積回路 | |
JP2005012209A (ja) | 半導体装置の信号バスラインレイアウト構造及びその方法 | |
JP2000164696A (ja) | 多層配線構造 | |
JPH04267550A (ja) | 半導体装置 | |
JPS6020548A (ja) | 集積回路における入力保護装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060404 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070731 |