JP2000164696A - 多層配線構造 - Google Patents

多層配線構造

Info

Publication number
JP2000164696A
JP2000164696A JP10340506A JP34050698A JP2000164696A JP 2000164696 A JP2000164696 A JP 2000164696A JP 10340506 A JP10340506 A JP 10340506A JP 34050698 A JP34050698 A JP 34050698A JP 2000164696 A JP2000164696 A JP 2000164696A
Authority
JP
Japan
Prior art keywords
wiring
layer
layer wiring
contacts
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10340506A
Other languages
English (en)
Inventor
Toshiyuki Okoda
敏幸 大古田
Yoshiaki Sano
芳明 佐野
Mitsuo Osawa
充夫 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10340506A priority Critical patent/JP2000164696A/ja
Publication of JP2000164696A publication Critical patent/JP2000164696A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 多層配線のICに於いて、配線の占める面積
を減少する。 【解決手段】 コンタクト5(もしくはコンタクト群
6)が形成された部分のみ第2層の配線4を太く形成
し、かつコンタクト5(もしくはコンタクト群6)を隣
接する配線4で互い違いに形成する。このことにより、
第2層の配線4の間隔を確保し、第1層の配線2を最小
間隔で形成できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の配線構
造に関し、さらに詳しく言えば配線の面積の縮小に関す
る。
【0002】
【従来の技術】半導体を用いた大規模集積回路には様々
な配線がなされ、その中には接地線と電源線があり、こ
れらは集積回路内の多くの部位に同じ電位を供給する必
要があるので、配線抵抗を極力低く抑える必要がある。
配線抵抗を低く抑えるための最も一般的な方法として、
その配線の幅を太くすることが挙げられる。しかし、近
年の大規模集積回路の微細化、特に回路を構成する素子
の微細化によって、大規模集積回路全体に占める配線の
面積が相対的に増大し、配線の幅を狭くして、その面積
を縮小する必要が生じている。
【0003】これに対し、多層配線を用いて抵抗を低減
する方法が提案されている。即ち1層の配線を太くして
抵抗を下げるのではなく、2層もしくは3層に1層の配
線と平行な配線を設置し、これを並列に接続して抵抗を
下げるものである。図4(a)は従来の配線構造の平面
図、(b)はそのa-a'断面図である。半導体基板51上
の第1層に複数の配線52が形成されている(平面図で
は、配線54と重なっているため図示されていない)。
第1層の配線52上は絶縁膜53で覆われ、絶縁膜53
上に第2層の配線54が、第1層の配線52上に沿って
形成されている。第1層の配線52とその直上に位置す
る第2層の配線54は、多数形成されているコンタクト
55によって相互に接続されている。
【0004】
【発明が解決しようとする課題】第2層の配線54は、
第1層の配線52や、図示しない他の下層構造の上に形
成されるので、平坦性が悪い下地の上に形成される。従
って、第2層の配線は第1層の配線に比較して線間隔を
大きく取る必要がある。このため、従来の多層配線は、
第1層の配線52も、第2層の配線54の線間隔にあわ
せて形成されており、配線面積の増大に繋がっていた。
【0005】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされたものであり、コンタクトもしくはコンタク
ト群が形成された部分のみ第2層の配線を太く形成し、
かつコンタクトもしくはコンタクト群を隣接する配線で
互い違いに形成することによって、第2層の配線の間隔
を確保し、第1層の配線を最小間隔で形成できるように
した多層配線である。
【0006】
【発明の実施の形態】まず本発明の第1の実施形態につ
いて説明する。図1(a)は本実施形態の配線構造の平
面図、(b)はa-a'断面図である。半導体基板1上の第
1層に複数の配線2が形成されている。第1層の配線2
上は絶縁膜3で覆われ、絶縁膜3上に第2層の配線4
が、第1層の配線2上に沿って形成されている。第1層
の配線2とその直上に位置する第2層の配線4は、多数
形成されているコンタクト5によって相互に接続されて
いる。上述のように、第1層の配線2はデザイン上の制
約が少ないため、隣接する第1層の配線2同士は、デザ
インルール上の最小間隔が小さく、距離d1だけ離間して
隣接している。第2層の配線4はデザインルール上の最
小間隔が第1層より大きく、距離d2を設ける必要があ
る。コンタクト5は第2層の配線4の太さよりも大きい
ので、コンタクト5が形成される領域は、第2層の配線
4の他の領域よりも太く形成されている。隣接する配線
に形成されたコンタクト5同士は、互い違いに形成さ
れ、第2層の配線同士の間隔がd2よりも小さくなること
はない。
【0007】次に、本発明の第2の実施形態を図2に示
す。本実施形態と第1の実施形態との違いはコンタクト
の形成方法であり、第1の実施形態と同様の構成の所
は、同じ番号を付し、説明を省略する。本実施形態のコ
ンタクト群6はコンタクト5を4つ一組として形成され
ている。このようにコンタクトを形成することによっ
て、コンタクト群6の周辺長の合計は、第1の実施形態
のコンタクト5の周辺長よりも長くなるので、総合的な
コンタクト抵抗を低くすることができる。また、同一箇
所に4つのコンタクトを形成するので、そのうちの1つ
が不良であったとしても大きな影響は受けない。また、
電流の通過経路が増えるため、配線抵抗も下がり、かつ
形成の不良による断線の可能性も減る。本実施形態にお
いても、隣接する配線同士のコンタクト群6は互い違い
に形成されているので、第2層配線4の間隔がd2よりも
小さくならない。
【0008】次に本発明の第3の実施形態を図3に示
す。本実施形態と第1、第2の実施形態との違いはコン
タクトの形成方法であり、第1、第2の実施形態と同様
の構成の所は、同じ番号を付し、説明を省略する。本実
施形態の多層配線には4つ一組のコンタクト群6の間に
さらにコンタクト7が形成されている。これにより、配
線抵抗をさらに低減できる。コンタクト7は、コンタク
ト群6を形成するコンタクトと同じ大きさであるので、
第2層の配線4の線幅を太くする必要はない。
【0009】なお、上記第2、第3の実施形態におい
て、コンタクト群6を形成するコンタクトの個数は4と
して図示したが、これにとらわれるものではない。ただ
し、一つのコンタクト群のコンタクトの個数を6、8等
とすると、コンタクト群同士の間隔が大きくなるので、
コンタクトの個数は4が最適である。
【0010】また、上記実施形態は2層配線を用いて説
明したが、これにとらわれるものではなく、3層以上の
多層配線においても同様に実施できる。
【0011】また、本実施形態は隣あう配線同士でコン
タクトを互い違いとしたが、3層以上の多層配線で、層
間方向に絶縁膜を介して隣り合う配線同士でも同様に適
用できる。
【0012】
【発明の効果】上述したように、本発明の多層配線は、
コンタクトが、隣接する配線同士で互い違いに形成され
ているので、第1層の配線間隔を最小にした上で、第2
層の配線の間隔を所定の大きさに確保できる。
【0013】従って、第1層の配線間隔を最小にするこ
とができるので、半導体集積回路の配線領域を縮小する
ことができる。
【0014】また、請求項2に記載の発明の多層配線
は、上記に加え、さらにコンタクトがコンタクト群を形
成しているので、コンタクトの電気抵抗がより低い。
【0015】また、請求項3に記載の発明の多層配線
は、コンタクト群の間の領域にもコンタクトが形成され
ているので、より配線抵抗が低い。
【0016】また、請求項4に記載の発明の多層配線
は、コンタクト群を形成するコンタクトは4つであるの
で、コンタクト群同士の間隔を小さくすることができ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の図である。
【図2】本発明の第2の実施形態の図である。
【図3】本発明の第3の実施形態の図である。
【図4】従来の多層配線の図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大澤 充夫 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5F033 MM23 NN12

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 隣接して設置された複数の第1層の配線
    と、前記第1層の配線を覆う絶縁膜と、前記絶縁膜を隔
    てて前記第1層の配線の真上に形成され、複数のコンタ
    クトを介して前記第1層の配線に接続された、複数の第
    2層の配線を有する多層配線において、 前記第2層の配線の前記コンタクトが形成されている領
    域は、前記第2層の他の領域に比較して配線の幅が太く
    形成されており、隣接する前記配線に形成された前記コ
    ンタクトは互い違いに形成されていることを特徴とする
    多層配線構造。
  2. 【請求項2】 隣接して設置された複数の第1層の配線
    と、前記第1層の配線上に絶縁膜を隔てて前記第1層の
    配線の真上に形成され、複数のコンタクトを介して前記
    第1層の配線に接続された、複数の第2層の配線を有
    し、 前記コンタクトは所定間隔を隔てて所定個数毎のコンタ
    クト群を形成している多層配線において、 前記第2層の配線の前記コンタクト群が形成されている
    領域は、前記第2層の他の領域に比較して太く形成され
    ており、 隣接する前記配線に形成された前記コンタクト群は互い
    違いに形成されていることを特徴とする多層配線構造。
  3. 【請求項3】 前記コンタクトは前記コンタクト群の間
    の領域にも形成されていることを特徴とする請求項2に
    記載の多層配線構造。
  4. 【請求項4】 前記コンタクト群を形成する前記コンタ
    クトの個数は4であることを特徴とする請求項2に記載
    の多層配線構造。
JP10340506A 1998-11-30 1998-11-30 多層配線構造 Pending JP2000164696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10340506A JP2000164696A (ja) 1998-11-30 1998-11-30 多層配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10340506A JP2000164696A (ja) 1998-11-30 1998-11-30 多層配線構造

Publications (1)

Publication Number Publication Date
JP2000164696A true JP2000164696A (ja) 2000-06-16

Family

ID=18337633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10340506A Pending JP2000164696A (ja) 1998-11-30 1998-11-30 多層配線構造

Country Status (1)

Country Link
JP (1) JP2000164696A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317580A (ja) * 2004-04-27 2005-11-10 Fujitsu Ltd 半導体装置
JP2010251767A (ja) * 2010-05-18 2010-11-04 Fujitsu Semiconductor Ltd 半導体装置
WO2022113826A1 (ja) * 2020-11-26 2022-06-02 ソニーグループ株式会社 半導体装置及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317580A (ja) * 2004-04-27 2005-11-10 Fujitsu Ltd 半導体装置
JP2010251767A (ja) * 2010-05-18 2010-11-04 Fujitsu Semiconductor Ltd 半導体装置
WO2022113826A1 (ja) * 2020-11-26 2022-06-02 ソニーグループ株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2606845B2 (ja) 半導体集積回路
KR910003544B1 (ko) 반도체장치
JPH09283632A (ja) 半導体集積回路装置
JPH10199983A (ja) 半導体集積回路とその製造方法
US4587549A (en) Multilayer interconnection structure for semiconductor device
JP2000164696A (ja) 多層配線構造
JP2004006691A (ja) 半導体集積回路装置
JPH10173055A (ja) セルベース半導体装置及びスタンダードセル
JP3376953B2 (ja) 半導体集積回路装置
JP2738145B2 (ja) 半導体装置
KR20030093115A (ko) 반도체 집적 회로 장치
JPH05304221A (ja) 大電流集積回路
JP2762844B2 (ja) 半導体装置
JP4594599B2 (ja) 半導体集積回路
JP2710253B2 (ja) 半導体集積回路の多層配線構造
JPH06268370A (ja) 薄膜多層配線基板
JP2001189427A (ja) スタンダードセル及びそれを用いた半導体集積回路
JPH06291247A (ja) 半導体装置
JP3353410B2 (ja) ゲートアレイの多層配線構造
JPH023957A (ja) 半導体集積回路
JP2544749B2 (ja) 半導体集積回路
JPH08124928A (ja) 半導体集積回路
JPH0456355A (ja) 半導体集積回路装置
JP2004056087A (ja) 半導体集積回路装置
JPS61174746A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226