JP2001189427A - スタンダードセル及びそれを用いた半導体集積回路 - Google Patents
スタンダードセル及びそれを用いた半導体集積回路Info
- Publication number
- JP2001189427A JP2001189427A JP2000000493A JP2000000493A JP2001189427A JP 2001189427 A JP2001189427 A JP 2001189427A JP 2000000493 A JP2000000493 A JP 2000000493A JP 2000000493 A JP2000000493 A JP 2000000493A JP 2001189427 A JP2001189427 A JP 2001189427A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- standard cell
- gnd
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩにおける電源及びＧＮＤ配線の占有面
積を削減する。 【解決手段】 スタンダードセル用ＧＮＤ配線１を第１
メタル層、スタンダードセル用電源配線２ａを第２メタ
ル層というように互いに異なる配線層とすることで、容
易に積層化でき、電源及びＧＮＤ配線の占有面積を削減
できる。また、このスタンダードセルを用い、スタンダ
ードセル用ＧＮＤ配線１に電子を供給するためのＧＮＤ
幹線を第１メタル層とし、スタンダードセル用電源配線
２ａに電荷を供給するための電源幹線を第２メタル層と
することで、スタンダードセル用ＧＮＤ配線１とＧＮＤ
幹線との間、およびスタンダードセル用電源配線２ａと
電源幹線との間で、配線層間の乗り換えがなくなり、電
源及びＧＮＤの配線において配線抵抗を最小限にでき
る。
積を削減する。 【解決手段】 スタンダードセル用ＧＮＤ配線１を第１
メタル層、スタンダードセル用電源配線２ａを第２メタ
ル層というように互いに異なる配線層とすることで、容
易に積層化でき、電源及びＧＮＤ配線の占有面積を削減
できる。また、このスタンダードセルを用い、スタンダ
ードセル用ＧＮＤ配線１に電子を供給するためのＧＮＤ
幹線を第１メタル層とし、スタンダードセル用電源配線
２ａに電荷を供給するための電源幹線を第２メタル層と
することで、スタンダードセル用ＧＮＤ配線１とＧＮＤ
幹線との間、およびスタンダードセル用電源配線２ａと
電源幹線との間で、配線層間の乗り換えがなくなり、電
源及びＧＮＤの配線において配線抵抗を最小限にでき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、３層以上のメタル
配線層を持つ半導体集積回路及びそれに用いるスタンダ
ードセルに関するものである。
配線層を持つ半導体集積回路及びそれに用いるスタンダ
ードセルに関するものである。
【０００２】
【従来の技術】現在、半導体集積回路（以降「ＬＳＩ」
と記述）において、高集積化のために既に３層以上のメ
タル配線層を持つＬＳＩが造られ始めている。このよう
な従来例について、図面を参照しながら説明する。
と記述）において、高集積化のために既に３層以上のメ
タル配線層を持つＬＳＩが造られ始めている。このよう
な従来例について、図面を参照しながら説明する。
【０００３】図３（ａ）は、従来例におけるスタンダー
ドセルの配線例で上側から見た平面図である。図３
（ｂ）は、図３（ａ）を一点鎖線Ｂで切断したときの断
面図である。
ドセルの配線例で上側から見た平面図である。図３
（ｂ）は、図３（ａ）を一点鎖線Ｂで切断したときの断
面図である。
【０００４】１は、スタンダードセル用グランド配線
（以降「ＧＮＤ配線」と記述）であり、拡散層に１番近
いメタル配線層（以降「第１メタル層」と記述）で形成
されている。２ｂは、スタンダードセル用電源配線であ
り、ＧＮＤ配線１と同層の第１メタル層で形成されてい
る。
（以降「ＧＮＤ配線」と記述）であり、拡散層に１番近
いメタル配線層（以降「第１メタル層」と記述）で形成
されている。２ｂは、スタンダードセル用電源配線であ
り、ＧＮＤ配線１と同層の第１メタル層で形成されてい
る。
【０００５】３ｂは、拡散層と第１メタル層とを接続す
るための配線層の乗り換え部分である拡散層・第１メタ
ルコンタクトホール、３ｃは、ポリシリコン層と第１メ
タル層とを接続するための配線層の乗り換え部分である
ポリシリコン層・第１メタル接続用コンタクトホールで
ある。
るための配線層の乗り換え部分である拡散層・第１メタ
ルコンタクトホール、３ｃは、ポリシリコン層と第１メ
タル層とを接続するための配線層の乗り換え部分である
ポリシリコン層・第１メタル接続用コンタクトホールで
ある。
【０００６】４ａは、ポリシリコン層で形成されている
ゲート配線であり、４ｂは、第１メタル層で形成されて
いる信号配線、４ｃは、拡散層から２番目に近いメタル
配線層（以降「第２メタル層」と記述）で形成されてい
る信号配線、４ｄは、拡散層から３番目に近いメタル配
線層（以降「第３メタル層」と記述）で形成されている
信号配線、４ｅは、拡散層から４番目に近いメタル配線
層（以降「第４メタル層」と記述）で形成されている信
号配線である。なお、図３（ａ）では、第２メタル層〜
第４メタル層で形成された配線については図示していな
い。
ゲート配線であり、４ｂは、第１メタル層で形成されて
いる信号配線、４ｃは、拡散層から２番目に近いメタル
配線層（以降「第２メタル層」と記述）で形成されてい
る信号配線、４ｄは、拡散層から３番目に近いメタル配
線層（以降「第３メタル層」と記述）で形成されている
信号配線、４ｅは、拡散層から４番目に近いメタル配線
層（以降「第４メタル層」と記述）で形成されている信
号配線である。なお、図３（ａ）では、第２メタル層〜
第４メタル層で形成された配線については図示していな
い。
【０００７】５ａは入力端子、５ｂは出力端子である。
６ａは拡散層（ｐ領域）、６ｂは拡散層（ｎ領域）であ
る。７ａは拡散層・第１メタル間層間膜、７ｂは第１メ
タル・第２メタル間層間膜、７ｃは第２メタル・第３メ
タル間層間膜、７ｄは第３メタル・第４メタル間層間膜
である。なお、層間膜７ａ〜７ｄが絶縁膜であることは
言うまでもない。
６ａは拡散層（ｐ領域）、６ｂは拡散層（ｎ領域）であ
る。７ａは拡散層・第１メタル間層間膜、７ｂは第１メ
タル・第２メタル間層間膜、７ｃは第２メタル・第３メ
タル間層間膜、７ｄは第３メタル・第４メタル間層間膜
である。なお、層間膜７ａ〜７ｄが絶縁膜であることは
言うまでもない。
【０００８】３層以上のメタル配線層を持つＬＳＩのス
タンダードセルでも、従来例における電源及びＧＮＤの
配線は、例えば、図３（ａ）のようにスタンダードセル
右側の第１メタル層にＧＮＤ配線１を、スタンダードセ
ル左側の第１メタル層に電源配線２ｂを配置する。同じ
配線幅及び間隔になるようにスタンダードセルの高さ
（図３（ａ）における横方向の長さ）を統一することに
より、図３（ａ）における縦方向にスタンダードセル用
電源・ＧＮＤ配線ができる。なお、スタンダードセルの
幅（図３（ａ）における縦方向の長さ）は、スタンダー
ドセルの機能により異なる。
タンダードセルでも、従来例における電源及びＧＮＤの
配線は、例えば、図３（ａ）のようにスタンダードセル
右側の第１メタル層にＧＮＤ配線１を、スタンダードセ
ル左側の第１メタル層に電源配線２ｂを配置する。同じ
配線幅及び間隔になるようにスタンダードセルの高さ
（図３（ａ）における横方向の長さ）を統一することに
より、図３（ａ）における縦方向にスタンダードセル用
電源・ＧＮＤ配線ができる。なお、スタンダードセルの
幅（図３（ａ）における縦方向の長さ）は、スタンダー
ドセルの機能により異なる。
【０００９】左右隣の列は、スタンダードセルを必ず左
右反転させて配置することにより、電源配線同士、また
は、ＧＮＤ配線同士が配置されることになるので、スタ
ンダードセル列の隙間が不要となる。
右反転させて配置することにより、電源配線同士、また
は、ＧＮＤ配線同士が配置されることになるので、スタ
ンダードセル列の隙間が不要となる。
【００１０】また、図３（ｂ）のように、層間膜の膜厚
および配線層の高さは、ほぼ同じ高さでつくられてい
る。
および配線層の高さは、ほぼ同じ高さでつくられてい
る。
【００１１】図４は、従来のＬＳＩの電源及びＧＮＤの
配線例であり、ＬＳＩの上側から見た図である。３ａ
は、第１メタル層と第２メタル層とを接続するための配
線層の乗り換え部分である第１メタル・第２メタル接続
用コンタクトホールである。８ｂは、スタンダードセル
用ＧＮＤ配線１に電子を供給するためのＧＮＤ配線（以
降「ＧＮＤ幹線」と記述）であり、第２メタル層で形成
されている。９は、スタンダードセル用電源配線２ｂに
電荷を供給するための電源配線（以降「電源幹線」と記
述）であり、第２メタル層で形成されている。点線で囲
まれている１０は、スタンダードセルである。例えば、
スタンダードセル１０は、図３で説明した従来のスタン
ダードセルである。
配線例であり、ＬＳＩの上側から見た図である。３ａ
は、第１メタル層と第２メタル層とを接続するための配
線層の乗り換え部分である第１メタル・第２メタル接続
用コンタクトホールである。８ｂは、スタンダードセル
用ＧＮＤ配線１に電子を供給するためのＧＮＤ配線（以
降「ＧＮＤ幹線」と記述）であり、第２メタル層で形成
されている。９は、スタンダードセル用電源配線２ｂに
電荷を供給するための電源配線（以降「電源幹線」と記
述）であり、第２メタル層で形成されている。点線で囲
まれている１０は、スタンダードセルである。例えば、
スタンダードセル１０は、図３で説明した従来のスタン
ダードセルである。
【００１２】スタンダードセル用ＧＮＤ配線１とＧＮＤ
幹線８ｂとを、第１メタル・第２メタル接続用コンタク
トホール３ａで接続する。同様に、スタンダードセル用
電源配線２ｂと電源幹線９とを、第１メタル・第２メタ
ル接続用コンタクトホール３ａで接続する。以上のよう
にＬＳＩにおいて電源及びＧＮＤ配線は、異なる配線層
の乗り換えを行いながら配線されている。
幹線８ｂとを、第１メタル・第２メタル接続用コンタク
トホール３ａで接続する。同様に、スタンダードセル用
電源配線２ｂと電源幹線９とを、第１メタル・第２メタ
ル接続用コンタクトホール３ａで接続する。以上のよう
にＬＳＩにおいて電源及びＧＮＤ配線は、異なる配線層
の乗り換えを行いながら配線されている。
【００１３】ところで、各スタンダードセルにおいて、
電源電圧がまた、ＬＳＩの動作スピードは急激に上が
り、同じ面積当たりの消費電力は、徐々に大きくなって
いる。また、電源及びＧＮＤ配線から電流を供給してい
るが、電源及びＧＮＤ配線の抵抗と電流によって電圧降
下が起こる。従来は、電源電圧が高く、電圧降下が多少
起きても影響は少なかったが、消費電力を抑えるために
電源電圧が低電圧化されているため、多少の電圧降下が
動作スピードなど、ＬＳＩの動作に大きく影響する。ま
た、メタル層の膜厚も薄くなってきている方向で、メタ
ル層の配線幅が等しい場合、単位長さ当たりの抵抗が大
きくなっている。
電源電圧がまた、ＬＳＩの動作スピードは急激に上が
り、同じ面積当たりの消費電力は、徐々に大きくなって
いる。また、電源及びＧＮＤ配線から電流を供給してい
るが、電源及びＧＮＤ配線の抵抗と電流によって電圧降
下が起こる。従来は、電源電圧が高く、電圧降下が多少
起きても影響は少なかったが、消費電力を抑えるために
電源電圧が低電圧化されているため、多少の電圧降下が
動作スピードなど、ＬＳＩの動作に大きく影響する。ま
た、メタル層の膜厚も薄くなってきている方向で、メタ
ル層の配線幅が等しい場合、単位長さ当たりの抵抗が大
きくなっている。
【００１４】従って、電源電圧の安定化のため、電源及
びＧＮＤの配線幅は、太くしなければならない。よっ
て、ＬＳＩの電源及びＧＮＤ配線が占める面積の割合は
急激に増加している。
びＧＮＤの配線幅は、太くしなければならない。よっ
て、ＬＳＩの電源及びＧＮＤ配線が占める面積の割合は
急激に増加している。
【００１５】
【発明が解決しようとする課題】しかしながら、上述の
ように、電源及びＧＮＤ配線は、スタンダードセルと呼
ばれる最小単位の機能セルの電源及びＧＮＤ配線２ｂ，
１が第１メタル層で形成され、電源及びＧＮＤ幹線９，
８ｂが第２メタル層で形成されており、これらが配線層
の乗り換えを行いながら配線されていては、電源及びＧ
ＮＤ配線の面積の無駄が多くなる。このようなＬＳＩの
電源及びＧＮＤ配線の無駄を無くし、電源及びＧＮＤ配
線の面積が少なくなるような対策が要求される。
ように、電源及びＧＮＤ配線は、スタンダードセルと呼
ばれる最小単位の機能セルの電源及びＧＮＤ配線２ｂ，
１が第１メタル層で形成され、電源及びＧＮＤ幹線９，
８ｂが第２メタル層で形成されており、これらが配線層
の乗り換えを行いながら配線されていては、電源及びＧ
ＮＤ配線の面積の無駄が多くなる。このようなＬＳＩの
電源及びＧＮＤ配線の無駄を無くし、電源及びＧＮＤ配
線の面積が少なくなるような対策が要求される。
【００１６】本発明は、かかる問題点を解決するために
なされたもので、３層以上のメタル配線層を持つＬＳＩ
において、電源及びＧＮＤ配線の占有面積を削減するこ
とができるスタンダードセル及びそれを用いたＬＳＩを
提供することを目的とする。
なされたもので、３層以上のメタル配線層を持つＬＳＩ
において、電源及びＧＮＤ配線の占有面積を削減するこ
とができるスタンダードセル及びそれを用いたＬＳＩを
提供することを目的とする。
【００１７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１記載のスタンダードセルは、３層
以上の配線層を有し、電源配線及びＧＮＤ配線を３層以
上の配線層のうち異なる２層を用いて各々個別の１層で
形成したことを特徴とする。
に、本発明の請求項１記載のスタンダードセルは、３層
以上の配線層を有し、電源配線及びＧＮＤ配線を３層以
上の配線層のうち異なる２層を用いて各々個別の１層で
形成したことを特徴とする。
【００１８】この構成によれば、スタンダードセル用電
源及びＧＮＤ配線部分を容易に積層化できる。
源及びＧＮＤ配線部分を容易に積層化できる。
【００１９】請求項２記載の半導体集積回路は、請求項
１記載のスタンダードセルを用い、全ての電源配線及び
ＧＮＤ配線の配線層を各々個別の１層で統一して形成し
たことを特徴とする。
１記載のスタンダードセルを用い、全ての電源配線及び
ＧＮＤ配線の配線層を各々個別の１層で統一して形成し
たことを特徴とする。
【００２０】この構成によれば、半導体集積回路におい
て通常の配線より極端に抵抗の大きい配線層の乗り換え
のためのコンタクトホールがスタンダードセルの電源及
びＧＮＤ配線までは無くなるため、配線抵抗を小さくす
ることができる。
て通常の配線より極端に抵抗の大きい配線層の乗り換え
のためのコンタクトホールがスタンダードセルの電源及
びＧＮＤ配線までは無くなるため、配線抵抗を小さくす
ることができる。
【００２１】請求項３記載のスタンダードセルは、請求
項１記載のスタンダードセルにおいて、電源配線及びＧ
ＮＤ配線を平面的に見て重なり合うように積層化したも
のである。
項１記載のスタンダードセルにおいて、電源配線及びＧ
ＮＤ配線を平面的に見て重なり合うように積層化したも
のである。
【００２２】この構成によれば、スタンダードセル用電
源配線及びＧＮＤ配線領域を隣接したスタンダードセル
と共用できるため、電源及びＧＮＤ配線の占有面積を削
減することができる。
源配線及びＧＮＤ配線領域を隣接したスタンダードセル
と共用できるため、電源及びＧＮＤ配線の占有面積を削
減することができる。
【００２３】請求項４記載の半導体集積回路は、請求項
２記載の半導体集積回路において、電源配線及びＧＮＤ
配線を平面的に見て重なり合うように積層化したもので
ある。
２記載の半導体集積回路において、電源配線及びＧＮＤ
配線を平面的に見て重なり合うように積層化したもので
ある。
【００２４】この構成によれば、電源とＧＮＤの配線を
重ね合わせることにより電源及びＧＮＤ配線の占有面積
を削減することができる。
重ね合わせることにより電源及びＧＮＤ配線の占有面積
を削減することができる。
【００２５】請求項５記載のスタンダードセルは、請求
項３記載のスタンダードセルにおいて、電源配線及びＧ
ＮＤ配線を隣り合う配線層を用いて積層化し、その配線
層間の層間膜の膜厚を、他の配線層間の層間膜より薄く
したものである。
項３記載のスタンダードセルにおいて、電源配線及びＧ
ＮＤ配線を隣り合う配線層を用いて積層化し、その配線
層間の層間膜の膜厚を、他の配線層間の層間膜より薄く
したものである。
【００２６】この構成によれば、スタンダードセルの電
源・ＧＮＤ配線間の層間膜の膜厚を薄くすることによ
り、電源・ＧＮＤ配線間の容量を大きくし、電源電圧を
安定させ、動作スピードが急激に上がり高速化している
機能セルが動作するために十分な電荷を供給できる。
源・ＧＮＤ配線間の層間膜の膜厚を薄くすることによ
り、電源・ＧＮＤ配線間の容量を大きくし、電源電圧を
安定させ、動作スピードが急激に上がり高速化している
機能セルが動作するために十分な電荷を供給できる。
【００２７】請求項６記載の半導体集積回路は、請求項
４記載の半導体集積回路において、電源配線及びＧＮＤ
配線を隣り合う配線層を用いて積層化し、その配線層間
の層間膜の膜厚を、他の配線層間の層間膜より薄くした
ものである。
４記載の半導体集積回路において、電源配線及びＧＮＤ
配線を隣り合う配線層を用いて積層化し、その配線層間
の層間膜の膜厚を、他の配線層間の層間膜より薄くした
ものである。
【００２８】この構成によれば、電源・ＧＮＤ配線間の
層間膜の膜厚を薄くすることにより、電源・ＧＮＤ配線
間の容量を大きくし、電源電圧を安定させ、動作スピー
ドが急激に上がり高速化している機能セルが動作するた
めに十分な電荷を供給できる。
層間膜の膜厚を薄くすることにより、電源・ＧＮＤ配線
間の容量を大きくし、電源電圧を安定させ、動作スピー
ドが急激に上がり高速化している機能セルが動作するた
めに十分な電荷を供給できる。
【００２９】請求項７記載のスタンダードセルは、請求
項５記載のスタンダードセルにおいて、電源配線及びＧ
ＮＤ配線の配線層間の層間膜に、他の配線層間の層間膜
より比誘電率の高い素材を用いたものである。
項５記載のスタンダードセルにおいて、電源配線及びＧ
ＮＤ配線の配線層間の層間膜に、他の配線層間の層間膜
より比誘電率の高い素材を用いたものである。
【００３０】この構成によれば、単位面積当たりの電源
・ＧＮＤ配線間の容量を大きくでき、電源・ＧＮＤ配線
間の容量を大きくすることで電源を安定させ、動作スピ
ードが急激に上がり高速化している機能セルが動作する
ために十分な電荷を供給できる。
・ＧＮＤ配線間の容量を大きくでき、電源・ＧＮＤ配線
間の容量を大きくすることで電源を安定させ、動作スピ
ードが急激に上がり高速化している機能セルが動作する
ために十分な電荷を供給できる。
【００３１】請求項８記載の半導体集積回路は、請求項
６記載の半導体集積回路において、電源配線及びＧＮＤ
配線の配線層間の層間膜に、他の配線層間の層間膜より
比誘電率の高い素材を用いたものである。
６記載の半導体集積回路において、電源配線及びＧＮＤ
配線の配線層間の層間膜に、他の配線層間の層間膜より
比誘電率の高い素材を用いたものである。
【００３２】この構成によれば、単位面積当たりの電源
・ＧＮＤ配線間の容量を大きくでき、電源・ＧＮＤ配線
間の容量を大きくすることで電源を安定させ、動作スピ
ードが急激に上がり高速化している機能セルが動作する
ために十分な電荷を供給できる。
・ＧＮＤ配線間の容量を大きくでき、電源・ＧＮＤ配線
間の容量を大きくすることで電源を安定させ、動作スピ
ードが急激に上がり高速化している機能セルが動作する
ために十分な電荷を供給できる。
【００３３】請求項９記載のスタンダードセルは、請求
項１、請求項３、請求項５または請求項７記載のスタン
ダードセルにおいて、電源配線及びＧＮＤ配線に用いる
配線層の膜厚を、他の配線層より厚くしたものである。
項１、請求項３、請求項５または請求項７記載のスタン
ダードセルにおいて、電源配線及びＧＮＤ配線に用いる
配線層の膜厚を、他の配線層より厚くしたものである。
【００３４】この構成によれば、平面的に見て、電源及
びＧＮＤ配線の単位面積当たりの抵抗を小さくできるた
め、電源及びＧＮＤ配線の面積を削減できる。
びＧＮＤ配線の単位面積当たりの抵抗を小さくできるた
め、電源及びＧＮＤ配線の面積を削減できる。
【００３５】請求項１０記載の半導体集積回路は、請求
項２、請求項４、請求項６または請求項８記載の半導体
集積回路において、電源配線及びＧＮＤ配線に用いる配
線層の膜厚を、他の配線層より厚くしたものである。
項２、請求項４、請求項６または請求項８記載の半導体
集積回路において、電源配線及びＧＮＤ配線に用いる配
線層の膜厚を、他の配線層より厚くしたものである。
【００３６】この構成によれば、平面的に見て、電源及
びＧＮＤ配線の単位面積当たりの抵抗を小さくできるた
め、電源及びＧＮＤ配線の面積を削減できる。
びＧＮＤ配線の単位面積当たりの抵抗を小さくできるた
め、電源及びＧＮＤ配線の面積を削減できる。
【００３７】
【発明の実施の形態】以下本発明の実施の形態につい
て、図面を参照しながら説明する。図１（ａ）は、本発
明の実施の形態におけるスタンダードセルの配線例で上
側から見た平面図である。図１（ｂ）は、図１（ａ）を
一点鎖線Ａで切断したときの断面図である。
て、図面を参照しながら説明する。図１（ａ）は、本発
明の実施の形態におけるスタンダードセルの配線例で上
側から見た平面図である。図１（ｂ）は、図１（ａ）を
一点鎖線Ａで切断したときの断面図である。
【００３８】図１において、１は、スタンダードセル用
ＧＮＤ配線であり、第１メタル層で形成されている。２
ａは、スタンダードセル用電源配線であり、第２メタル
層で形成されている。３ａは、第１メタル・第２メタル
接続用のコンタクトホール、３ｂは、拡散層・第１メタ
ル接続用コンタクトホール、３ｃは、ポリシリコン層・
第１メタル接続用コンタクトホールである。４ａは、ポ
リシリコン層で形成されているゲート配線であり、４ｂ
は、第１メタル層で形成されている信号配線、４ｄは、
第３メタル層で形成されている信号配線、４ｅは、第４
メタル層で形成されている信号配線である。なお、図１
（ａ）では、第３メタル層及び第４メタル層で形成され
た配線については図示していない。
ＧＮＤ配線であり、第１メタル層で形成されている。２
ａは、スタンダードセル用電源配線であり、第２メタル
層で形成されている。３ａは、第１メタル・第２メタル
接続用のコンタクトホール、３ｂは、拡散層・第１メタ
ル接続用コンタクトホール、３ｃは、ポリシリコン層・
第１メタル接続用コンタクトホールである。４ａは、ポ
リシリコン層で形成されているゲート配線であり、４ｂ
は、第１メタル層で形成されている信号配線、４ｄは、
第３メタル層で形成されている信号配線、４ｅは、第４
メタル層で形成されている信号配線である。なお、図１
（ａ）では、第３メタル層及び第４メタル層で形成され
た配線については図示していない。
【００３９】また、５ａは入力端子、５ｂは出力端子で
ある。６ａは拡散層（ｐ領域）、６ｂは拡散層（ｎ領
域）である。７ａは拡散層・第１メタル間層間膜、７ｂ
は第１メタル・第２メタル間層間膜、７ｃは第２メタル
・第３メタル間層間膜、７ｄは第３メタル・第４メタル
間層間膜である。なお、層間膜７ａ〜７ｄが絶縁膜であ
ることは言うまでもない。
ある。６ａは拡散層（ｐ領域）、６ｂは拡散層（ｎ領
域）である。７ａは拡散層・第１メタル間層間膜、７ｂ
は第１メタル・第２メタル間層間膜、７ｃは第２メタル
・第３メタル間層間膜、７ｄは第３メタル・第４メタル
間層間膜である。なお、層間膜７ａ〜７ｄが絶縁膜であ
ることは言うまでもない。
【００４０】本実施の形態のスタンダードセルは、ＧＮ
Ｄ配線１を第１メタル層で形成し、電源配線２ａを第２
メタル層で形成している。そして、ＧＮＤ配線１はコン
タクトホール３ｂを介して拡散層６ｂに接続され、電源
配線２ａは、コンタクトホール３ａと、その下のＧＮＤ
配線１とは分離された第１メタル層と、さらにその下の
コンタクトホール３ｂとを介して拡散層６ａに接続され
ている。
Ｄ配線１を第１メタル層で形成し、電源配線２ａを第２
メタル層で形成している。そして、ＧＮＤ配線１はコン
タクトホール３ｂを介して拡散層６ｂに接続され、電源
配線２ａは、コンタクトホール３ａと、その下のＧＮＤ
配線１とは分離された第１メタル層と、さらにその下の
コンタクトホール３ｂとを介して拡散層６ａに接続され
ている。
【００４１】図２は、本発明の実施の形態におけるＬＳ
Ｉの電源及びＧＮＤの配線例であり、ＬＳＩの上側から
見た図である。
Ｉの電源及びＧＮＤの配線例であり、ＬＳＩの上側から
見た図である。
【００４２】８ａは、スタンダードセル用ＧＮＤ配線１
に電子を供給するためのＧＮＤ配線であるＧＮＤ幹線
で、第１メタル層で形成されている。９は、スタンダー
ドセル用電源配線２ａに電荷を供給するための電源配線
である電源幹線で、第２メタル層で形成されている。点
線で囲まれている１０は、スタンダードセルである。例
えば、スタンダードセル１０は、本発明の実施の形態に
おける図１（ａ）に示されたスタンダードセルである。
に電子を供給するためのＧＮＤ配線であるＧＮＤ幹線
で、第１メタル層で形成されている。９は、スタンダー
ドセル用電源配線２ａに電荷を供給するための電源配線
である電源幹線で、第２メタル層で形成されている。点
線で囲まれている１０は、スタンダードセルである。例
えば、スタンダードセル１０は、本発明の実施の形態に
おける図１（ａ）に示されたスタンダードセルである。
【００４３】ここで、スタンダードセル用ＧＮＤ配線１
とＧＮＤ幹線８ａとは双方第１メタル層であるから、異
層間接続用のコンタクトホールは不要である。同様に、
スタンダードセル用電源配線２ａと電源幹線９とは双方
第２メタル層であるから、異層間接続用のコンタクトホ
ールは不要である。以上のようにＬＳＩにおいて電源及
びＧＮＤ配線は配線層の乗り換え、及び、異層間接続用
のコンタクトホールは不要である。
とＧＮＤ幹線８ａとは双方第１メタル層であるから、異
層間接続用のコンタクトホールは不要である。同様に、
スタンダードセル用電源配線２ａと電源幹線９とは双方
第２メタル層であるから、異層間接続用のコンタクトホ
ールは不要である。以上のようにＬＳＩにおいて電源及
びＧＮＤ配線は配線層の乗り換え、及び、異層間接続用
のコンタクトホールは不要である。
【００４４】このように本実施の形態では、スタンダー
ドセル用電源配線２ａと電源幹線９とを第２メタル層で
形成し、スタンダードセル用ＧＮＤ配線１とＧＮＤ幹線
８ａとを第１メタル層で形成するというように電源配線
とＧＮＤ配線とを互いに異なる配線層とし、電源及びＧ
ＮＤの各配線を同一のメタル層で統一することによっ
て、電源及びＧＮＤ配線において、スタンダードセルの
電源配線２ａ及びＧＮＤ配線１までは通常配線に対し抵
抗が非常に大きい配線層間の乗り換えのためのコンタク
トホールが無くなり、電源及びＧＮＤの配線において配
線抵抗を小さくすることができる。また、スタンダード
セルおよびそれを用いたＬＳＩにおいても電源及びＧＮ
Ｄ配線は、互いに異なるメタル層を使用して配線してい
るため、簡単に積層化することができ、電源及びＧＮＤ
の配線の占める面積を半減できる。なお、以上の効果を
得るためには、ＧＮＤ配線と電源配線とが互いに異なる
メタル配線層であればよく、ＧＮＤ配線が第１メタル
層、電源配線が第２メタル層に限られるものではない。
例えば、ＧＮＤ配線が第３メタル層、電源配線が第１メ
タル層のように隣り合っていない配線層であってもよ
い。
ドセル用電源配線２ａと電源幹線９とを第２メタル層で
形成し、スタンダードセル用ＧＮＤ配線１とＧＮＤ幹線
８ａとを第１メタル層で形成するというように電源配線
とＧＮＤ配線とを互いに異なる配線層とし、電源及びＧ
ＮＤの各配線を同一のメタル層で統一することによっ
て、電源及びＧＮＤ配線において、スタンダードセルの
電源配線２ａ及びＧＮＤ配線１までは通常配線に対し抵
抗が非常に大きい配線層間の乗り換えのためのコンタク
トホールが無くなり、電源及びＧＮＤの配線において配
線抵抗を小さくすることができる。また、スタンダード
セルおよびそれを用いたＬＳＩにおいても電源及びＧＮ
Ｄ配線は、互いに異なるメタル層を使用して配線してい
るため、簡単に積層化することができ、電源及びＧＮＤ
の配線の占める面積を半減できる。なお、以上の効果を
得るためには、ＧＮＤ配線と電源配線とが互いに異なる
メタル配線層であればよく、ＧＮＤ配線が第１メタル
層、電源配線が第２メタル層に限られるものではない。
例えば、ＧＮＤ配線が第３メタル層、電源配線が第１メ
タル層のように隣り合っていない配線層であってもよ
い。
【００４５】そして、さらに本実施の形態では、図１
（ｂ）に示されるように、電源及びＧＮＤ配線間の層間
膜である第１メタル・第２メタル間層間膜７ｂを薄く
し、第１メタル・第２メタル間層間膜７ｂに使用する素
材をシリコンナイトライド等の比誘電率の大きい素材を
使用している。このような構成の場合も、ＧＮＤ配線が
第１メタル層、電源配線が第２メタル層に限られるもの
ではないが、ＧＮＤ配線と電源配線とは隣り合う配線層
で形成される必要がある。
（ｂ）に示されるように、電源及びＧＮＤ配線間の層間
膜である第１メタル・第２メタル間層間膜７ｂを薄く
し、第１メタル・第２メタル間層間膜７ｂに使用する素
材をシリコンナイトライド等の比誘電率の大きい素材を
使用している。このような構成の場合も、ＧＮＤ配線が
第１メタル層、電源配線が第２メタル層に限られるもの
ではないが、ＧＮＤ配線と電源配線とは隣り合う配線層
で形成される必要がある。
【００４６】このように、通常のメタル間層間膜７ｃ、
７ｄと比較して、電源及びＧＮＤ間の層間膜である第１
メタル・第２メタル間層間膜７ｂを薄くすることで、電
源及びＧＮＤ配線間の容量を増大させ、電源電圧を安定
させ、動作スピードが急激に上がり高速化している機能
セルが動作するために十分な電荷を供給することができ
る。
７ｄと比較して、電源及びＧＮＤ間の層間膜である第１
メタル・第２メタル間層間膜７ｂを薄くすることで、電
源及びＧＮＤ配線間の容量を増大させ、電源電圧を安定
させ、動作スピードが急激に上がり高速化している機能
セルが動作するために十分な電荷を供給することができ
る。
【００４７】さらに、電源及びＧＮＤ配線間の層間膜で
ある第１メタル・第２メタル間層間膜７ｂの素材に、通
常のメタル間層間膜７ｃ、７ｄに用いられるＢＰＳＧ等
よりも比誘電率の大きいシリコンナイトライド等の素材
を使用することで、電源及びＧＮＤ配線間により容量の
大きいコンデンサを構成することができ、電源電圧をよ
り安定させ、動作スピードが急激に上がり高速化してい
る機能セルが動作するために十分な電荷を供給すること
ができる。
ある第１メタル・第２メタル間層間膜７ｂの素材に、通
常のメタル間層間膜７ｃ、７ｄに用いられるＢＰＳＧ等
よりも比誘電率の大きいシリコンナイトライド等の素材
を使用することで、電源及びＧＮＤ配線間により容量の
大きいコンデンサを構成することができ、電源電圧をよ
り安定させ、動作スピードが急激に上がり高速化してい
る機能セルが動作するために十分な電荷を供給すること
ができる。
【００４８】また、本実施の形態では電源及びＧＮＤ配
線２ａ，１として使用する第１，第２メタル層の膜厚を
通常のメタル配線層（信号配線４ｄ，４ｅ）の２倍程度
に厚くしている。
線２ａ，１として使用する第１，第２メタル層の膜厚を
通常のメタル配線層（信号配線４ｄ，４ｅ）の２倍程度
に厚くしている。
【００４９】また、電源及びＧＮＤ配線に使用する配線
層の膜厚は、メタル層の倒れない限界までなら厚さを自
由に変更でき、膜厚に反比例して配線幅を細くできる。
層の膜厚は、メタル層の倒れない限界までなら厚さを自
由に変更でき、膜厚に反比例して配線幅を細くできる。
【００５０】
【発明の効果】以上のように本発明によれば、スタンダ
ードセルの電源及びＧＮＤ配線の配線層を異なる２層を
用いて各々個別の１層で形成することにより、容易に電
源及びＧＮＤ配線を積層することができ、電源及びＧＮ
Ｄ配線の占める面積を削減できる。また、そのスタンダ
ードセルを用い、ＬＳＩ全ての電源及びＧＮＤ配線の配
線層を各々ある個別の１層で統一して形成することで、
ＬＳＩにおいて電源及びＧＮＤ配線の占める面積を削減
することができる。
ードセルの電源及びＧＮＤ配線の配線層を異なる２層を
用いて各々個別の１層で形成することにより、容易に電
源及びＧＮＤ配線を積層することができ、電源及びＧＮ
Ｄ配線の占める面積を削減できる。また、そのスタンダ
ードセルを用い、ＬＳＩ全ての電源及びＧＮＤ配線の配
線層を各々ある個別の１層で統一して形成することで、
ＬＳＩにおいて電源及びＧＮＤ配線の占める面積を削減
することができる。
【図１】本発明の実施の形態におけるスタンダードセル
の配線例を示す平面図及び断面図。
の配線例を示す平面図及び断面図。
【図２】本発明の実施の形態におけるＬＳＩの電源及び
ＧＮＤの配線例を示す平面図。
ＧＮＤの配線例を示す平面図。
【図３】従来例におけるスタンダードセルの配線例を示
す平面図及び断面図。
す平面図及び断面図。
【図４】従来のＬＳＩの電源及びＧＮＤの配線例を示す
平面図。
平面図。
１ スタンダードセル用ＧＮＤ配線（第１メタル層） ２ａ スタンダードセル用電源配線（第２メタル層） ２ｂ スタンダードセル用電源配線（第１メタル層） ３ａ コンタクトホール（第１メタル・第２メタル接続
用） ３ｂ コンタクトホール（拡散層・第１メタル接続用） ３ｃ コンタクトホール（ポリシリコン層・第１メタル
接続用） ４ａ ゲート配線（ポリシリコン層） ４ｂ 信号配線（第１メタル層） ４ｃ 信号配線（第２メタル層） ４ｄ 信号配線（第３メタル層） ４ｅ 信号配線（第４メタル層） ５ａ 入力端子 ５ｂ 出力端子 ６ａ 拡散層（ｐ領域） ６ｂ 拡散層（ｎ領域） ７ａ 拡散層・第１メタル間層間膜 ７ｂ 第１メタル・第２メタル間層間膜 ７ｃ 第２メタル・第３メタル間層間膜 ７ｄ 第３メタル・第４メタル間層間膜 ８ａ ＧＮＤ幹線（第１メタル層） ８ｂ ＧＮＤ幹線（第２メタル層） ９ 電源幹線（第２メタル層） １０ スタンダードセル
用） ３ｂ コンタクトホール（拡散層・第１メタル接続用） ３ｃ コンタクトホール（ポリシリコン層・第１メタル
接続用） ４ａ ゲート配線（ポリシリコン層） ４ｂ 信号配線（第１メタル層） ４ｃ 信号配線（第２メタル層） ４ｄ 信号配線（第３メタル層） ４ｅ 信号配線（第４メタル層） ５ａ 入力端子 ５ｂ 出力端子 ６ａ 拡散層（ｐ領域） ６ｂ 拡散層（ｎ領域） ７ａ 拡散層・第１メタル間層間膜 ７ｂ 第１メタル・第２メタル間層間膜 ７ｃ 第２メタル・第３メタル間層間膜 ７ｄ 第３メタル・第４メタル間層間膜 ８ａ ＧＮＤ幹線（第１メタル層） ８ｂ ＧＮＤ幹線（第２メタル層） ９ 電源幹線（第２メタル層） １０ スタンダードセル
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 BB06 CD02 CD12 CD14 EZ20 5F064 AA04 CC23 DD25 EE16 EE17 EE23 EE26 EE27 EE32 EE36 EE42 EE43 EE52 EE60
Claims (10)
- 【請求項１】 ３層以上の配線層を有し、電源配線及び
グランド配線を前記３層以上の配線層のうち異なる２層
を用いて各々個別の１層で形成したことを特徴とするス
タンダードセル。 - 【請求項２】 請求項１記載のスタンダードセルを用
い、全ての電源配線及びグランド配線の配線層を各々個
別の１層で統一して形成したことを特徴とする半導体集
積回路。 - 【請求項３】 電源配線及びグランド配線を平面的に見
て重なり合うように積層化した請求項１記載のスタンダ
ードセル。 - 【請求項４】 電源配線及びグランド配線を平面的に見
て重なり合うように積層化した請求項２記載の半導体集
積回路。 - 【請求項５】 電源配線及びグランド配線を隣り合う配
線層を用いて積層化し、その配線層間の層間膜の膜厚
を、他の配線層間の層間膜より薄くした請求項３記載の
スタンダードセル。 - 【請求項６】 電源配線及びグランド配線を隣り合う配
線層を用いて積層化し、その配線層間の層間膜の膜厚
を、他の配線層間の層間膜より薄くした請求項４記載の
半導体集積回路。 - 【請求項７】 電源配線及びグランド配線の配線層間の
層間膜に、他の配線層間の層間膜より比誘電率の高い素
材を用いた請求項５記載のスタンダードセル。 - 【請求項８】 電源配線及びグランド配線の配線層間の
層間膜に、他の配線層間の層間膜より比誘電率の高い素
材を用いた請求項６記載の半導体集積回路。 - 【請求項９】 電源配線及びグランド配線に用いる配線
層の膜厚を、他の配線層より厚くした請求項１、請求項
３、請求項５または請求項７記載のスタンダードセル。 - 【請求項１０】 電源配線及びグランド配線に用いる配
線層の膜厚を、他の配線層より厚くした請求項２、請求
項４、請求項６または請求項８記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000000493A JP2001189427A (ja) | 2000-01-05 | 2000-01-05 | スタンダードセル及びそれを用いた半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000000493A JP2001189427A (ja) | 2000-01-05 | 2000-01-05 | スタンダードセル及びそれを用いた半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001189427A true JP2001189427A (ja) | 2001-07-10 |
Family
ID=18529838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000000493A Pending JP2001189427A (ja) | 2000-01-05 | 2000-01-05 | スタンダードセル及びそれを用いた半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001189427A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7501689B2 (en) | 2004-02-20 | 2009-03-10 | Kabushiki Kaisha Toshiba | Upper-layer metal power standard cell |
| US7943416B2 (en) | 2006-09-05 | 2011-05-17 | Q-Cells Se | Local heterostructure contacts |
| US8258553B2 (en) | 2010-05-07 | 2012-09-04 | Renesas Electronics Corporation | Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell |
-
2000
- 2000-01-05 JP JP2000000493A patent/JP2001189427A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7501689B2 (en) | 2004-02-20 | 2009-03-10 | Kabushiki Kaisha Toshiba | Upper-layer metal power standard cell |
| US7943416B2 (en) | 2006-09-05 | 2011-05-17 | Q-Cells Se | Local heterostructure contacts |
| US8258553B2 (en) | 2010-05-07 | 2012-09-04 | Renesas Electronics Corporation | Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell |
| US8344427B2 (en) | 2010-05-07 | 2013-01-01 | Renesas Electronics Corporation | Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7859825B2 (en) | High yield, high density on-chip capacitor design | |
| EP0644594B1 (en) | Power supply wiring for semiconductor device | |
| US7659629B2 (en) | Semiconductor integrated circuit | |
| US6501108B1 (en) | Semiconductor integrated circuit | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| JP2001015601A (ja) | 半導体集積回路 | |
| JP2001189427A (ja) | スタンダードセル及びそれを用いた半導体集積回路 | |
| JPS6354763A (ja) | 半導体装置 | |
| JP2001028423A (ja) | 半導体集積回路装置 | |
| JPS61158162A (ja) | 半導体集積回路 | |
| JPH0438862A (ja) | 半導体集積回路装置 | |
| JP2001177056A (ja) | 半導体集積回路装置 | |
| JPH05275613A (ja) | 積層型半導体装置 | |
| KR20030078748A (ko) | 반도체 집적 회로 장치 | |
| JPH10173055A (ja) | セルベース半導体装置及びスタンダードセル | |
| JP2006059939A (ja) | Ｍｉｓキャパシタおよびｍｉｓキャパシタ作成方法 | |
| JP2004006691A (ja) | 半導体集積回路装置 | |
| JPH07312415A (ja) | 半導体集積回路 | |
| KR20030093115A (ko) | 반도체 집적 회로 장치 | |
| JPH0286160A (ja) | 半導体装置 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JP2000183286A (ja) | 半導体集積回路 | |
| JPH07153854A (ja) | 完全ｃｍｏｓ型ｓｒａｍ装置 | |
| US6770973B2 (en) | Semiconductor apparatus including a multi-layer wiring configuration and manufacturing method therefor | |
| JPH02246369A (ja) | 半導体装置 |