JPH07135296A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、チップ面積を有効に利用してコン
デンサを作り込むことができるようにした半導体集積回
路装置を提供することを目的とする。 【構成】半導体基板21の上に絶縁層22を介して半導体層
23を形成し、ＳＯＩ構造の半導体素子231 が形成される
ようにする。半導体素子231 と分離して半導体層23によ
る電極層232 を形成し、絶縁層22を介して電極層232 と
対向する半導体基板21の表面に拡散層24を形成し、この
拡散層24と電極層232 とでコンデンサが構成されるよう
にする。電極層232 の上には、層間絶縁層25を介して金
属蒸着等により配線261 、262 、…が形成され、配線領
域とされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば電源ラインの
バイパスコンデンサやオペアンプの位相補償容量等を一
体的に組み込んだ、半導体集積回路装置に関する。

【０００２】

【従来の技術】例えば電源ラインに発生するノイズを軽
減するために、ある程度容量の大きいコンデンサが用い
られるもので、この様な回路部分に用いられる半導体集
積回路装置にあっては、この様な電源ラインに対して接
続されるバイパスコンデンサを一体的に組み込むことが
要求される。

【０００３】図３は、この様に半導体集積回路にバイパ
スコンデンサを組み込んだ場合の断面構成を示すもの
で、この半導体集積回路装置は半導体基板11の表面に形
成された絶縁層12の上に、半導体層13を形成するように
したＳＯＩ構造が採用されている。そして、この半導体
層13の一部にＮ⁺ 領域、Ｐ領域、さらにＮ⁺ 領域を隣接
形成した半導体素子131 の領域が設定されるもので、ゲ
ート絶縁膜14を介してポリシリコン等によってゲート電
極を形成することにより、ＭＯＳＦＥＴが構成される。

【０００４】また、この半導体層13は半導体素子領域13
1 から分離するようにして、半導体基板11の表面に絶縁
層12を介して設定されるようにして、コンデンサの電極
領域132 が設定される。そして、この電極領域132 の上
にはＳＯＩ構造のための絶縁層14がさらに形成されてい
るもので、この絶縁層14の上にポリシリコン層15が形成
され、このポリシリコン層15と半導体層の電極領域132
との間で、例えば電源ラインのバイパスコンデンサが構
成されるようにする。

【０００５】この様な半導体集積回路装置にあっては、
半導体素子131 の２つのＮ⁺ 領域それぞれからソース電
極161 およびドレイン電極162 が、層間絶縁層17を介し
て取り出されるようにすると共に、さらにこの層間絶縁
層17を介して電極領域132 およびポリシリコン層15か
ら、それぞれコンデンサの端子電極163 および164 が導
出されるようにしている。この層間絶縁層の17の上に
は、ポリシリコン層15等が形成されるコンデンサ領域を
外して配線18が形成されるもので、図４にそのイメージ
図で示すように、半導体素子の形成される素子領域Ａと
コンデンサ領域Ｂとが半導体基板11上に並べて設定さ
れ、さらにこの領域ＡおよびＢの外に、層間絶縁層17で
基板11から分離されるようにした配線領域Ｃが設定され
る。

【０００６】この様に構成されるＳＯＩ構造の半導体集
積回路装置におけるコンデンサの容量を大きくするに
は、コンデンサの面積、具体的にはコンデンサの電極領
域132およびポリシリコン層15それぞれの面積を拡大す
ることが要求される。あるいは絶縁層14の誘電率を高く
するか、この絶縁層14を薄くして電極領域132 を構成す
る半導体層13とポリシリコン層15の両者間の間隔を狭く
することが必要である。しかし、最も単純なコンデンサ
面積を拡大することは、図４の領域Ｂを拡大することで
あり、必然的に半導体チップ面積の拡大を招くと共に、
その集積度を上げることができなくなる。また、絶縁層
14の誘電率を高くしたりまた、コンデンサの電極間隔を
狭くすることは、新規な製造プロセスが必要となり、集
積回路の製造プロセスの複雑化につながる。

【０００７】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、例えば電源ラインのバイパ
スコンデンサやオペアンプの位相補償容量等が一体的に
組み込み構成されるようにした半導体集積回路の製造プ
ロセスを複雑化することなくを容易に作成できるように
して、特にコンデンサ構造体によるチップ面積の占有度
を小さくすることができるようにすると共に、このコン
デンサの容量の増大を容易に図ることができるようにし
た半導体集積回路装置を提供しようとするものである。

【０００８】

【課題を解決するための手段】この発明に係る半導体集
積回路装置は、半導体基板上に形成した絶縁層上にＳＯ
Ｉ構造とされるように半導体層を形成すると共に、前記
半導体基板の表面部の前記絶縁層を介して前記半導体層
に対向する位置に、前記半導体層との間で前記絶縁層を
介してコンデンサが形成されるように拡散層が形成され
るもので、前記半導体層の上は層間絶縁膜を介して配線
が形成される配線領域とすることができるようにしてい
る。

【０００９】

【作用】この様に構成される半導体集積回路装置によれ
ば、半導体基板上に形成した絶縁膜を用いてＳＯＩ構造
が構成されるようにした半導体集積回路において、この
ＳＯＩ構造を構成する半導体層の一部を用いてコンデン
サが組み込み構成されるようになる。この場合、この半
導体層と半導体基板に形成した拡散層との間に絶縁層が
介在されてコンデンサが構成されるもので、ここで使用
される半導体層の面積と拡散層の面積を拡大することに
より、コンデンサ容量が任意に大きくすることができ
る。ここで、このコンテンサは半導体層とその下の拡散
層とによって構成されるもので、半導体層の上の構造に
は関与されない。したがって、コンデンサの構造体であ
る半導体層の上部は、層間絶縁層を介して適宜配線領域
として使用可能とされるものであり、実質的に配線構造
部の下部にコンデンサが構成され、コンデンサのための
占有面積を特に設定する必要がなく、チップ面積を少な
くするために大きな効果が発揮される。

【００１０】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１はその断面構造を示しているもので、半
導体基板21の表面に絶縁層22が形成される。この絶縁層
22の上には半導体層23が形成されるもので、この半導体
層23の特定される部分にＮ型およびＰ型不純物を注入す
ることによって、例えばＭＯＳＦＥＴ（ｎＭＯＳＦＥ
Ｔ）等の半導体素子231 が構成され、薄膜ＳＯＩ構造を
有する半導体集積回路が形成される。この半導体素子23
1 において、半導体層23の上の絶縁膜221 を介してポリ
シリコン等によるゲート電極2311が形成されている。

【００１１】この様に半導体素子231 を構成するように
なる半導体層23は、この半導体素子231 部分から分離し
てさらに電極層232 を形成するようにしているもので、
この電極層232 に対応する領域の半導体基板21の表面上
には、拡散層24を形成する。すなわち、この基板21上の
拡散層24と半導体層23による電極層232 とは、絶縁層22
を介して対向設定され、この電極層232 と拡散層24とに
よってコンデンサが構成されるようになる。

【００１２】ここで、このコンデンサを構成するように
なる半導体層23による電極層232 の上には層間絶縁膜25
が形成されるもので、この層間絶縁膜25の上の、特に電
極層232 に対応する領域はコンデンサ等を構成するため
に用いられないものであるために、金属蒸着等によって
配線261 、262 、…が適宜形成できるもので、配線領域
として用いられる。すなわち、配線領域の下部にコンデ
ンサが形成されるようになる。

【００１３】層間絶縁膜25を介して、半導体素子231 の
ソースおよびドレイン部分からは、ソースおよびドレイ
ン電極271 および272 が導出され、また電極層232 およ
び拡散層24からは、それぞれ電極281 および282 が導出
される。そして、電極281 は電源Ｖddに接続し、電極28
2 を接地GND に接続することで、電源に接続されるバイ
パスコンデンサが、この半導体集積回路に組み込まれる
ようになる。

【００１４】すなわち、通常の薄膜ＳＯＩ構造よって半
導体基板21上に形成された絶縁層22をコンデンサを構成
するための絶縁膜として使用するようにしたので、特別
の製造プロセスを用いることなくコンデンサが組み込み
構成され、電極層232 および基板21上の拡散層24の面積
を拡大することにより、コンデンサ容量を容易に増大す
ることができる。

【００１５】ここで、この様に構成されるコンデンサ
は、層間絶縁膜25上に形成される配線領域の下に形成で
きるものであるため、図２で示すように基板21上に半導
体領域Ａとコンデンサ領域Ｂとが並べて形成され、さら
にこのコンデンサ領域Ｂに厚さ方向に重ねて配線領域Ｃ
が形成され、したがってコンデンサの容量の大容量化を
図るに際しては、配線領域Ｃの範囲で面積を拡大するこ
とができて、そのためにチップ面積を拡大する必要がな
い。また、同じ容量のコンデンサをチップ内に作り込む
場合には、チップ面積の縮小が図れる。

【００１６】この様に構成される半導体集積回路装置を
製造するに際しては、例えば半導体層23を構成するよう
になる半導体基板の両面に絶縁層を形成し、この両面に
絶縁層を有する半導体基板を、表面の一部に拡散層の形
成された他の半導体基板の表面に貼り合わせる。そし
て、以後は絶縁層で挟まれた構造部分を加工して所定の
デバイスが構成されるようにすることにより、コンデン
サ内蔵の半導体集積回路装置とすることができる。

【００１７】なお、上記実施例においては電源バイパス
用のコンデンサがチップ内に作り込まれる場合を説明し
たが、同様に構成され電極層232 と拡散層24とによっ
て、例えばオペアンプの位相補償容量を構成するコンデ
ンサとして組み込むことができるものであり、他の適宜
回路中で使用されるコンデンサとして使用できるもので
ある。

【００１８】

【発明の効果】以上のようにこの発明に係る半導体集積
回路装置によれば、配線領域においてコンデンサを作り
込むことができるものであるため、チップ面積が充分に
有効に利用できるものであり、またこの場合コンデンサ
の容量の増大が容易に図れる。したがって、電源バイパ
スコンデンサやオペアンプの位相補償用コンデンサ等が
有効に作り込める。

【図面の簡単な説明】

【図１】この発明の一実施例に係る半導体集積回路装置
を説明するための断面構成図。

【図２】上記半導体集積回路装置のイメージ構造図。

【図３】従来の半導体集積回路装置を説明する断面構成
図。

【図４】上記従来の装置のイメージ構造図。

【符号の説明】

21…半導体基板、22…絶縁層、23…半導体層、231 …半
導体素子、232 …電極層、24…拡散層、25…層間絶縁
層、261 、262 、…配線、 271 、272 、281 、282 …
電極。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成した絶縁層と、 この絶縁層上にＳＯＩ構造とされるように形成され、一
   部が半導体素子構造を構成するようにされて、この半導
   体素子構造部から分離して設定された半導体層と、 前記半導体基板の表面部の前記絶縁層を介して前記半導
   体層に対向する位置に形成され、前記半導体層との間で
   前記絶縁層を介してコンデンサが形成されるようにされ
   る拡散層とを具備し、 前記半導体層の上は、層間絶縁膜を介して配線が形成さ
   れる配線領域とすることができるようにしたことを特徴
   とする半導体集積回路装置。