JPH0473960A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0473960A JPH0473960A JP18765590A JP18765590A JPH0473960A JP H0473960 A JPH0473960 A JP H0473960A JP 18765590 A JP18765590 A JP 18765590A JP 18765590 A JP18765590 A JP 18765590A JP H0473960 A JPH0473960 A JP H0473960A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- layer
- integrated circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 abstract description 10
- 239000012212 insulator Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にコンデンサを有す
る半導体集積回路に関する。
る半導体集積回路に関する。
従来のコンデンサを有する半導体集積回路は、第５図に
示すように、酸化シリコン膜３を誘電体とし、第１の電
極５を上部電極、Ｎ型拡散層４を下部電極としている。
示すように、酸化シリコン膜３を誘電体とし、第１の電
極５を上部電極、Ｎ型拡散層４を下部電極としている。
ここで、真空の誘電率をε。、酸化シリコン膜３の比誘
電率をε１．酸化シリコン膜３の厚さをｄ、電極の対向
面積をＳとすれば静電容量Ｃはで与えられる。
電率をε１．酸化シリコン膜３の厚さをｄ、電極の対向
面積をＳとすれば静電容量Ｃはで与えられる。
上述した従来の半導体集積回路におけるコンデンサの静
電容量Ｃは式（１）からあきらかなように、電極の対向
面積Ｓに比例する。従って大容量のコンデンサを必要と
する場合素子面積が大となり集積回路における高密度化
にとって不利にＴ＆るという欠点がある。
電容量Ｃは式（１）からあきらかなように、電極の対向
面積Ｓに比例する。従って大容量のコンデンサを必要と
する場合素子面積が大となり集積回路における高密度化
にとって不利にＴ＆るという欠点がある。
本発明の半導体集積回路は、素子を形成した半導体基板
上に絶縁膜によって絶縁された少なくとも２層の電極を
有する半導体集積回路において、各電極のうち少なくと
も２層の電極を前記絶縁膜をはさんで重なるように配し
、前記型なった部分において最下部の電極を第１層の電
極とし、上方へ向かって順に第２層の電極、第３層の電
極、・・・第ｎ層の電極とする時、奇数番の電極はすべ
て同じ第１層の電極に接続し、偶数番の電極と拡散層は
すべて同じ第２層の電極に接続して構成する。
上に絶縁膜によって絶縁された少なくとも２層の電極を
有する半導体集積回路において、各電極のうち少なくと
も２層の電極を前記絶縁膜をはさんで重なるように配し
、前記型なった部分において最下部の電極を第１層の電
極とし、上方へ向かって順に第２層の電極、第３層の電
極、・・・第ｎ層の電極とする時、奇数番の電極はすべ
て同じ第１層の電極に接続し、偶数番の電極と拡散層は
すべて同じ第２層の電極に接続して構成する。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図、第２図は第１
図の等価回路図である。
図の等価回路図である。
第１の電極５は第１の酸化シリコン膜３を誘電体とし、
Ｎ型拡散層４と一対の電極を成し、ＭＯＳコンデンサを
形成している。第２の電極ｌＯはとＮ型拡散層４は同電
位となっている。
Ｎ型拡散層４と一対の電極を成し、ＭＯＳコンデンサを
形成している。第２の電極ｌＯはとＮ型拡散層４は同電
位となっている。
酸化シリコン膜３，６の厚さをそれぞｈｄ、。
ｄ２とし、電極５とＮ型拡散層４の対向面積をＳｌ＋電
極５と電極１０との対向面積を８２．酸化シリコン膜の
比誘電率をそれぞれＣ１，Ｃ２とすると、電極５とＮ型
拡散層４との間の静電容量Ｃ１及び電極５と電極１０と
の間の静電容量Ｃ２はε０ε２ Ｃ２＝ ８２
（３）で与えられる。
極５と電極１０との対向面積を８２．酸化シリコン膜の
比誘電率をそれぞれＣ１，Ｃ２とすると、電極５とＮ型
拡散層４との間の静電容量Ｃ１及び電極５と電極１０と
の間の静電容量Ｃ２はε０ε２ Ｃ２＝ ８２
（３）で与えられる。
第２図より電極５とＮ型拡散層４との間の静電容量Ｃ１
２はＣ１，Ｃ２の並列接続であるから、εとＣ２を等し
いとすれば式（２）、 （３）よりＣｌ ２ ＝ Ｃ１
＋ Ｃ２（４） る。また、電極１０はコンタクトホール９によりとなる
。
２はＣ１，Ｃ２の並列接続であるから、εとＣ２を等し
いとすれば式（２）、 （３）よりＣｌ ２ ＝ Ｃ１
＋ Ｃ２（４） る。また、電極１０はコンタクトホール９によりとなる
。
ここで、Ｓｌ＋ Ｓ２は電極５の形状でほぼ決定しＳ
＋ ： Ｓ ２ （
６）と言える。又、ｄ２をｄｌのに倍とすると式（５）
、 （６）第３図は本発明の第２の実施例を示す模式的
斜視図、第４図は第３図の等価回路図である。
＋ ： Ｓ ２ （
６）と言える。又、ｄ２をｄｌのに倍とすると式（５）
、 （６）第３図は本発明の第２の実施例を示す模式的
斜視図、第４図は第３図の等価回路図である。
各電極は酸化シリコン膜（図示せず）をはさんで重なる
ように配され、その重なった部分において最下部の電極
をＡ１とし、上方へ向かって順に電極Ａ２．Ａｌ１・・
・、ＡＨがある。奇数番の電極はコンタクトＥにより同
電位に接続され、偶数番の電極とＮ型拡散層４とはコン
タク）Ｄにより同電位に接続されている。電極Ａ、とＮ
型拡散層４は間の酸化シリコン膜を誘電体とし平行電極
コンデンｔｃ２．Ｃ３，・・、Ｃ，ｌを形成している。
ように配され、その重なった部分において最下部の電極
をＡ１とし、上方へ向かって順に電極Ａ２．Ａｌ１・・
・、ＡＨがある。奇数番の電極はコンタクトＥにより同
電位に接続され、偶数番の電極とＮ型拡散層４とはコン
タク）Ｄにより同電位に接続されている。電極Ａ、とＮ
型拡散層４は間の酸化シリコン膜を誘電体とし平行電極
コンデンｔｃ２．Ｃ３，・・、Ｃ，ｌを形成している。
電極Ａ１とＮ型拡散層４との間の酸化膜の厚さをｄ ｌ
＋各配線層と直下の配線層との間の酸化膜の厚さを各
々ｄ２＋ｄ３＋・・・、ｄｏとし、電極Ａ１とＮ型拡散
層４との対向面積は、各配線層と直下の配線層との対向
面積１等しくＳｏとし、各酸化膜の比誘電率を皆等しく
ε、とすると第４図における端子Ｅ、Ｄ間の静電容量Ｃ
１ｎは で与えられる。今、ｄ、、ｄ、、・・・、ｄｏをすべて
等しくしたとすれば式（８）は となる。
＋各配線層と直下の配線層との間の酸化膜の厚さを各
々ｄ２＋ｄ３＋・・・、ｄｏとし、電極Ａ１とＮ型拡散
層４との対向面積は、各配線層と直下の配線層との対向
面積１等しくＳｏとし、各酸化膜の比誘電率を皆等しく
ε、とすると第４図における端子Ｅ、Ｄ間の静電容量Ｃ
１ｎは で与えられる。今、ｄ、、ｄ、、・・・、ｄｏをすべて
等しくしたとすれば式（８）は となる。
以上説明したように本発明は、第１の実施例の場合式（
７）で与えられる静電容量を得る事ができ、式（１）２
式（２）と比較すると同一面積の場合（１＋Ｋ）／に倍
の静電容量を得る。すなわち、同容量を得る為にはに／
（１＋ｋ）の面積でよい事になる。
７）で与えられる静電容量を得る事ができ、式（１）２
式（２）と比較すると同一面積の場合（１＋Ｋ）／に倍
の静電容量を得る。すなわち、同容量を得る為にはに／
（１＋ｋ）の面積でよい事になる。
又、第２の実施例の場合、酸化膜の厚さを皆等しくすれ
ば式（９）で与えられる静電容量を得る事ができ式（１
）と比較すると同一面積の場合ｎ倍の静電容量の得る。
ば式（９）で与えられる静電容量を得る事ができ式（１
）と比較すると同一面積の場合ｎ倍の静電容量の得る。
すなわち、同容量を得る為には１／ｎの面積でよい事に
なる。つまり、本発明によりコンデンサの専有する面積
を大幅に減じる事ができる。
なる。つまり、本発明によりコンデンサの専有する面積
を大幅に減じる事ができる。
電極、
Ｅ・・・・・コンタク
Claims (1)
- 素子を形成した半導体基板上に絶縁膜によって絶縁さ
れた少なくとも２層の電極を有する半導体集積回路にお
いて、各電極のうち少なくとも２層の電極を前記絶縁膜
をはさんで重なるように配し、前記重なった部分におい
て最下部の電極を第１層の電極とし、上方へ向かって順
に第２層の電極、第３層の電極、・・・、第ｎ層の電極
とする時、奇数番の電極は第１層の電極に接続し、偶数
番の電極と拡散層は第２の層の電極に接続したことを特
徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18765590A JPH0473960A (ja) | 1990-07-16 | 1990-07-16 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18765590A JPH0473960A (ja) | 1990-07-16 | 1990-07-16 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0473960A true JPH0473960A (ja) | 1992-03-09 |
Family
ID=16209888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18765590A Pending JPH0473960A (ja) | 1990-07-16 | 1990-07-16 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0473960A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5682060A (en) * | 1995-02-16 | 1997-10-28 | Texas Instruments Incorporated | Process for manufacturing integrated circuit capacitors and resistors and the capacitors and resistors |
| JP2007208101A (ja) * | 2006-02-03 | 2007-08-16 | Toshiba Corp | 半導体装置 |
| JP2009537974A (ja) * | 2006-05-18 | 2009-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 対称型ｍｉｍｃａｐキャパシタの設計 |
| JP2009537972A (ja) * | 2006-05-18 | 2009-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高収率の高密度オンチップ・キャパシタ設計 |
| JP2013110428A (ja) * | 2006-12-28 | 2013-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251762B2 (ja) * | 1981-11-10 | 1987-11-02 | Nissan Motor | |
| JPS63108763A (ja) * | 1986-10-27 | 1988-05-13 | Nec Corp | 半導体集積回路 |
| JPS63150955A (ja) * | 1986-12-15 | 1988-06-23 | Hitachi Medical Corp | Ｘ線ｃｔ装置用計測回路 |
-
1990
- 1990-07-16 JP JP18765590A patent/JPH0473960A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251762B2 (ja) * | 1981-11-10 | 1987-11-02 | Nissan Motor | |
| JPS63108763A (ja) * | 1986-10-27 | 1988-05-13 | Nec Corp | 半導体集積回路 |
| JPS63150955A (ja) * | 1986-12-15 | 1988-06-23 | Hitachi Medical Corp | Ｘ線ｃｔ装置用計測回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5682060A (en) * | 1995-02-16 | 1997-10-28 | Texas Instruments Incorporated | Process for manufacturing integrated circuit capacitors and resistors and the capacitors and resistors |
| JP2007208101A (ja) * | 2006-02-03 | 2007-08-16 | Toshiba Corp | 半導体装置 |
| JP2009537974A (ja) * | 2006-05-18 | 2009-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 対称型ｍｉｍｃａｐキャパシタの設計 |
| JP2009537972A (ja) * | 2006-05-18 | 2009-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高収率の高密度オンチップ・キャパシタ設計 |
| JP2013110428A (ja) * | 2006-12-28 | 2013-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064108A (en) | Integrated interdigitated capacitor | |
| US5978206A (en) | Stacked-fringe integrated circuit capacitors | |
| JPH02246261A (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| KR20010082647A (ko) | 집적 회로에 사용하기 위한 서로 맞물린 커패시터 구조체 | |
| JP2001127247A (ja) | 半導体装置 | |
| US7227214B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0577340B2 (ja) | ||
| JPH0473960A (ja) | 半導体集積回路 | |
| TW200403835A (en) | Capacitor | |
| JPH05275613A (ja) | 積層型半導体装置 | |
| KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPH0396267A (ja) | 半導体集積回路装置 | |
| JPH0456264A (ja) | 半導体集積回路装置 | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPS58225662A (ja) | 半導体装置 | |
| JP4855690B2 (ja) | キャパシタを有する半導体装置 | |
| JPH02126665A (ja) | 半導体装置 | |
| JPH04164364A (ja) | 半導体装置 | |
| JPH10326863A (ja) | 半導体装置の製造方法 | |
| JPH06291276A (ja) | 半導体メモリ及びその製造方法 | |
| JPH04147665A (ja) | 半導体集積回路 | |
| JPH08186234A (ja) | 強誘電体メモリ |