JPH0396267A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［′Ｒ要］ キャパシタを備えた半導体集積回路装置に関し、特別の
工程を付加することなく、容易に作成することのできる
、特性のすくれたキャパシタを備えた半導体集積回路装
置を提供することを目的とし、 多結晶半導体層と金属層を含む半導体素子とキャパシタ
とを有する半導体集積回路装置であって、該キャパシタ
が、半導体基板上に絶縁膜を介して形成された多結晶半
導体層と、該多結晶半導体層上に形成され、所定のくし
型の少なくとも歯の部分に開口を有する極板間絶縁膜と
、該極板間絶縁膜の上に形威された１対のくし型金属電
極であってその１方は前記所定のくし型を有し、前記開
口を通して前記多結晶半導体層に電気的に接続され、他
方は前記所定のくし型の歯と歯の間に主極板部分を有す
る金属電極とを有する用に構戒する．［産業上の利用分
野］ 本発明は半導体集積回路装置に関し、特にキャパシタを
備えた半導体集積回路装置に関する．半導体集積回路装
置においては、高集積化、高速化に伴い、極性、電圧依
存性、シリーズ抵抗の少い精度のよいキャパシタが要求
されている．［従来の技術］ 第２図は従来の技術によるｐｎ接合を用いたキャパシタ
を示す．たとえば、ρ型Ｓｉからなる半導体基板５１の
上に、ｎ十型埋込み層５２が形成され、その上にｎ型エ
ビタキシャル層５３が形成され、半導体チヅプ５０を形
成する．このｎ型エビタキシャル層５３中に、ｐ十型半
導体領域５５がイオン注入、拡散等によって形成され、
また、表面からｎ十型埋込み層５２に到達するｎ十型引
出し領域５４がイオン注入、拡散等により形成される．
ｐ十型領域５５とｎ型領域５３との間に形成されるｐｎ
接合がキャパシタを構戒する．ｐ十半導体領域５５とｎ
十型引出し領域５４との上にそれぞれアノード電極５７
、カソードｔ　’［！　５　６が形成される． このように、従来の技術によるｐｎ接合を用いたキャパ
シタは、通常半導体チップ５０内に作成される．このた
め、専用の半導体チップ面積を必要とする．また、作成
するキャパシタ容量の大きさ・は、ｐｎ接合の面積とρ
ｎ接合両開の不純物密度とに関係する．耐圧を十分得る
ためには、ｐｎ接合の少なくとも１方の領域の不純物密
度をある程度低くする．印加電圧によってｐｎ接合周囲
の空乏層幅が変化し、キャパシタ容量が変化する．多く
のバイボーラトランジスタ集積回路装置の場合にそうで
あるように、第２図に示すような、ｐ型基板上にｎ型エ
ビタキシャル層を或長した半導体チップに半導体集積回
路装置を作成するような場合には、キャパシタは主にｐ
ｎ接合を利用して作成されていた．その他の形式の半導
体集積回路装置（たとえばＤＲＡＭ）の場合には、半導
体チップ表面上に、たとえばダブルボリシリコン（２層
多結晶シリコン層）を利用してキャパシタを作成するこ
と等も行われている． 一方、バイボーラトランジスタ集積回路装置において、
バイボーラトランジスタは小型化される傾向にあり、た
とえばＥＳＰＥＲＩ造等が採用されている．このような
小型化されたバイボーラトランジスタ横造においては、
外部ベース領域ないしはエミッタ領域が半導体チップ表
面上に形成された多結晶半導体層からの拡散によって作
成される．すなわち、半導体チップ表面上には多結晶半
導体層と電極用の金属層とが存在する．第３図（Ａ）、
（Ｂ）は、本出願人の他の出願によって提案された新規
な構造のキャパシタを示す．第３図（Ｂ）の断面図を参
照して説明すると、半導体チップ５０表面上にはＳｉＯ
　ｇ層６１が形成されており、この上に多結晶シリコン
層５９が形成される．この多結晶シリコン層５９は不純
物でドープされて専電性を有する．この多結晶シリコン
Ｍ５９の上にＳｉ０２層６２が形成され、ホトリソグラ
フィによって開口６３が形成される．この開口は、たと
えば第３図（Ａ）に示すように、目的とす，るキャパシ
タ領域の両端に設けられている．Ｓｉ０．７ａｌ６２の
上に、たとえばアルミニウムからなる金属電極層が形成
され、ホトリソグラフィによって２種類の電極５６、５
７がパターニングされる．すなわち、中央の金属電極５
７がＳｉ０２層６２を介して多結晶シリコン層５９と対
向し、キャパシタを構成する．多結晶シリコン層５９は
対向電極５７の両側方において金属電極５６によって電
気的に導出されている． ［発明が解決しようとする課題１ 半導体チップ内に形威されたｐｎ接合キャパシタは、小
面積で大容量がとれる利点を有するが、極性が制限され
ること、容量を大きくすると耐圧が制限され易いこと、
電圧依存性があること等の問題を有する． 多結晶シリコンを利用するキャパシタは、半導体チップ
表面上に作成することができる利点を有するが、多結晶
半導体は一般的に抵抗が比較的高く、特に高周波におい
て残留抵抗のため特性のよい容量が作りにくい． 本発明の目的は、特別の工程を付加することなく、容易
に作戒することのできる、特性のすくれたキャパシタを
備えた半導体集積回路装置を提供することである． ［課題を解決するための手段１ 第１図は本発明の原理説明図である組み立て図を示す．
半導体基板１上に絶縁ｒ！！Ａ２が形成されており、そ
の上に多結晶半導体層３が形成されている．この多結晶
半導体層３の上に所定の開口パターンを有する絶縁膜４
が形成され、その上に所定の開口を介して、多結晶半導
体層３とコンタクトする多結晶半樺体用の金属電極６及
び、絶縁膜４の上に配置される他方の金属極板５が設け
られる．金属極板５とｔ極６とは同一の金属層からパタ
ーニングして作成することができる．また、金属極板５
と電極６とを重ね合せた場合、両者はその間に一定の間
隔を有する．金属極板５はくし型を有しており、そのく
しの歯の部分が太く、ここでキャパシタ極板を形成する
．電極６はやはりくし型であり、歯の部分が比較的細く
、この部分で絶縁膜４の開口を介して多結晶半導体層３
と接触する．ｔ極６のくしの歯と歯の間の間隔は、極板
５のくしの歯の幅以上である． このキャパシタ作成に用いられる多結晶半導体層３、絶
縁膜４、電極５、６はそれぞれ半導体装置の他の部分の
構成を作成する際に利用される部材と同一の部材から作
成される． ［作用］ 半導体チップ表面上に絶縁膜４を介して多結晶半導体層
３と金属ｔｉ５とが対向してキャパシタを構威し、多結
晶半導体層３はくしの歯状に電極と接触するので、特性
の優れたキャパシタを作成することができる． 半導体集積回路装置の他の部分を作成するのと同じ部材
を利用してキャパシタを作成することができ、特別の工
程を付加する必要性が少い．絶縁物によって分離されて
いるので、耐圧を高くすることができる． ［実施例］ 第４図（Ａ）〜（Ｃ）に本発明の実施例による半導体集
積回路装置を示す．第４図（Ａ＞、（Ｂ）がキャパシタ
部分の断面及び平面を示し、第４図（Ｃ）が半導体集積
回路装置の他の部分であるトランジスタ部の断面を示す
． 第４図（Ａ＞、（Ｂ）において、シリコン基板１１の表
面にフィールド酸化膜１２が形成されており、この上に
多結晶シリコン層１３が形成される．この多結晶シリコ
ン層１３は不純物でドー１されており、十分低い抵抗率
を有する．この多結晶シリコン層の表面上に眉間絶縁膜
となるＳｉＯ　２膜１４が形成される．このＳｉＯ　ｚ
膜１４の所定部分にフォトリングラフィによって開口ｌ
８が形成される，Ｓｉｎ．膜１４の上に全面にアルミニ
ウム層がスパッタリング、蒸着等によって作成され、フ
ォトリングラフィによって、第４図（Ｂ）に示すような
、２つのくし歯状部分１５、ｌ６にバタニングされる． 一方のくし歯状形状１５はくしの歯の部分が広い形状を
有する．他方のくし歯形状１６は一方のくし歯形状１５
の歯と歯の間に歯が入り込む形状を有し、開口１８を介
して多結晶シリコン層１３と電気的に接触する．＜シ歯
極板ｌ５下の多結晶シリコン層１３の領域は、開口部１
８から距離が一定値以下に保たれるので、付随する抵抗
値が小さいものとなっている． たとえば、フィールド酸化ＩＩ１１２の厚さは、約６０
００人であり、その上の多結晶シリコン層１３は厚さ約
３０００〜４０００入、シート抵抗約１００Ω／口程度
のＣＶＤで作戒した膜である．またその上のＳｔｏ　２
　Ｍ　１　４は、厚さ約２０００人のＣＶＤＩｌｉＣ−
ある． 半導体集積回路装置の他の部分には、第４図（Ｃ）に示
すようなトランジスタが形成される．半導体チップ１１
の表面上に選択的にフィールド酸化Ｈ１２が形成されて
いる．フィールド酸化膜１２で画定された領域上にパイ
ボーラトランジス夕が形成されている．すなわち、チッ
プ表面上に多結晶シリコン層２３が作成され、この多結
晶シリコン層２３と接触している半導体チップ表面部に
外部ベースｆｆｌ域２７が拡散によって形成されている
．外部ベース領域２７に挾まれた部分には、内部ベース
領域２８がイオン注入によって形成されている．チップ
表面上では多結晶シリコン層２３を覆ってＳｉＯ　２膜
２４、２５が形成され、さらに開口部測壁上には多結晶
シリコン領域２６が形成されている．残った開口部内に
他の不純物ドーグ多結晶シリコン層３３が形成され、そ
の下にエミッタ領域３５を拡散で形成している．一方、
フィールド酸化膜を介してベース領域と分離されたコレ
クタ領域３０の上には多結晶シリコン層３６が形成され
ている．多結晶シリコン層３３、２３、３６の上にはア
ルミニウムの電極３７、３８、３９が作成されている． 第４図（Ａ）を第４図（Ｃ）と比較して説明すると、フ
ィールド酸化膜ｌ２は同時に作成される酸化膜であり、
多結晶シリコン膜ｌ３は第４図（Ｃ）の多結晶シリコン
膜２３と同時に作成された膜である．Ｓｉ０２１１１１
４は第４図（Ｃ）のＳｉＯ２膜２４、２５のいずれかと
同時に作成された５１ｏ　ｔ　ＩＩであり、電極１５、
１６は第４図（Ｃ）の電極３６、３７、３８と同時に作
威されたアルミニウム層である． このように、第４図（Ｃ）に示すバイボーラトランジス
タ構造を作る工程と同時に他の場所において、第４図（
Ａ）に示すキャパシタ４１１遣を作或することができる
． 第５図（Ａ）、（Ｂ）は、以上説明した、キャパシタを
利用する応用回路の例を示す．第５図＜Ａ）においては
、電子回路２０の内にはバイボーラトランジスタからな
る差動増幅段が作成されており、その電源配線ＶＣＣと
ＶＥＥとが外部に電源端子として導出されている．この
電源端しＶＣＣとＶＥＥとの間に交流成分バイパス用の
キャパシタＣＯが接続されている．このようなキャパシ
タＣＯはなるべく容量が大きいことが望ましく、かなり
の耐圧を必要とする４ 第４図（Ａ）、（Ｂ）に示したような、本発明の実施例
によるキャパシタはこのような目的に適している， 第５図（Ｂ，）は、バイボーラＥＣＬ論理回路の種々の
基準バイアス電圧の端子が外部に導出されており、それ
らの基準電位を安定化するためにキャパシタが接続され
ている例を示す． すなわち、電子回路２０から最も正の電源端子ＶＣＣ，
最も負の電源端子ＶＥＥの他に、基準電位ＶＲＥＦ　，
　ＶＣＳ等が樺出されている，ＶＣＳとＶＥＥとの間に
キャパシタＣ２が接続され、ＶＲＥＦとＶＣＣ及びＶＥ
Ｅとの間にキャパシタＣ３　、Ｃ４が接続されいる．こ
れらのキャパシタの存在により、各基準電位が安定化す
る．外乱等が生じても電源電圧が変動することが少い． 以上実施例に沿って説明したが本発明はこれらに制限さ
れるものではない． たとえば、種々の変更、改良、組み合わせ等が可能なこ
とは当業者に自明であろう． ［発明の効果］ 以上説明したように、本発明によれば、多結晶半導体層
と金属層とを利用した特性の優れたキャパシタを有する
半導体集積回路装置を得ることができる．

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２は従来の技術によるキャパシタを示す断面図、 第３図（Ａ）、（Ｂ）は出願人の池の出願に係るキャパ
シタを示し、第３図（Ａ）は平面図、第３図（Ｂ）は断
面図、 第４図（Ａ）、（Ｂ）、（Ｃ）は本発明の実施例による
半導体集８回路装置を示し、第４図（Ａ）（Ｂ）はキャ
パシタ部の断面図、及び平面図、第４図（Ｃ）はトラン
ジスタ部の断面図、第５図（Ａ）、（Ｂ）は応用回路の
例を示す回路図である． 図において、 ｌ 半導体基板 ２、 ４ 絶縁膜 ３ 多結晶半導体層 ５ 金属極板 ６ 多結晶半導体層用の電極 １ １ Ｓｉ基板 １　２、 １４ ５ｉＱ２１１１ １ ３ ポリシリコン層 １　５、 １ ６ アルミニウム電極 １ ８ 開口 第２図 （Ａ）平面 （Ｂ）断面 ５９：多結晶５１層 ６１，６２：Ｓｉ０２層

Claims (1)

【特許請求の範囲】
1. （１）、多結晶半導体層と金属層を含む半導体素子とキ
   ャパシタとを有する半導体集積回路装置であって、該キ
   ャパシタが、 半導体基板（１）上に絶縁膜（２）を介して形成された
   多結晶半導体層（３）と、 該多結晶半導体層（３）上に形成され、所定のくし型の
   少なくとも歯の部分に開口を有する極板間絶縁膜（４）
   と、 該極板間絶縁膜（４）の上に形成された１対のくし型金
   属電極（５、６）であってその１方（６）は前記所定の
   くし型を有し、前記開口を通して前記多結晶半導体層（
   ４）に電気的に接続され、他方（５）は前記所定のくし
   型の歯と歯の間に主極板部分を有する金属電極（５、６
   ）と を有する半導体集積回路装置。