JP2006245551A - 半導体集積装置及びそのシールド配線方法 - Google Patents
半導体集積装置及びそのシールド配線方法 Download PDFInfo
- Publication number
- JP2006245551A JP2006245551A JP2006017864A JP2006017864A JP2006245551A JP 2006245551 A JP2006245551 A JP 2006245551A JP 2006017864 A JP2006017864 A JP 2006017864A JP 2006017864 A JP2006017864 A JP 2006017864A JP 2006245551 A JP2006245551 A JP 2006245551A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- shield
- shielded
- layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】被シールド配線101の上には、絶縁膜122を介して、シールド用の信号線からなる第1シールド配線102が設けられた配線層118が積層され、被シールド配線101の下には絶縁膜122を介して、シールド用の信号線からなる第2シールド配線103が設けられた配線層116が積層されている。被シールド配線101により伝送される信号は、高精度を要求されるアナログ信号又は高周波のディジタル信号である。更に、第1シールド配線102と第2シールド配線103には、それぞれ異なる電位が与えられるようにする。
【選択図】図1
Description
本発明の第1の実施形態に係る半導体集積装置のレイアウト構成を図1に示す。
次に、本発明の第2の実施形態に係る半導体集積装置のレイアウト構成を図3に示す。これは、第1シールド配線102に第2シールド配線103よりも低い電圧を与えるようにしたものである。なお、第1の実施形態と同様の構成には同一符号を付与して説明を省略する。
次に、本発明の第3の実施形態に係る半導体集積装置のレイアウト構成を図4に示す。これは、半導体製造プロセスの種類により、ゲート電極である配線層115を多層ポリシリコン(例えば、2層のポリシリコン)で形成したものである。なお、第1、第2の実施形態と同様の構成には同一符号を付与して説明を省略する。
次に、本発明の第4の実施形態に係る半導体集積装置のレイアウト構成を図5に示す。図5は、配線層116のみを上部から(図1の119側から130側へ向けて)透視したものである。本実施形態は、異なる電位を持つシールド配線102′(図1の102に相当する)、シールド配線103を併せて配線層116の一部を形成したものである。なお、第1の実施形態と同様の構成には同一符号を付与して説明を省略する。
次に、本発明の第5の実施形態に係る半導体集積装置のレイアウト構成を図6に示す。これは、被シールド配線(図1の101に相当する)を複数設けたものである。なお、第1から第4の実施形態と同様の構成には同一符号を付与して説明を省略する。
次に、本発明の第6の実施形態に係る半導体集積装置のレイアウト構成を図7に示す。これは、第5の実施形態に示した被シールド配線101a、101bに対向する第2シールド配線103a、103bを共通化し、1つの第2シールド配線103としたものである。なお、第1から第5の実施形態と同様の構成には同一符号を付与して説明を省略する。
次に、本発明の第7の実施形態に係る半導体集積装置のレイアウト構成を図8に示す。これは、第6の実施形態の被シールド配線101a、101b間に配置した第1シールド配線(図7の第1シールド配線102から配線層117、コンタクト112、配線層118にわたって連通するものに相当する)を省いたものである。なお、第1から第6の実施形態と同様の構成には同一符号を付与して説明を省略する。
次に、本発明の第8の実施形態に係る半導体集積装置のレイアウト構成を図9に示す。これは、第1から第7の実施形態のいずれかに示したシールド配線方法を適用して、複数のディジタル信号配線とアナログ信号配線を分離したものである。なお、第1から第7の実施形態と同様の構成には同一符号を付与して説明を省略する。
次に、本発明の第9の実施形態に係る半導体集積装置のレイアウト構成を図10に示す。これは、アナログ回路202a、202b、ディジタル信号処理回路204及びクロック発生回路203を1チップに搭載したものである。また、図10のY−Y′断面を図11に示す。なお、第1から第8の実施形態と同様の構成には同一符号を付与して説明を省略する。
次に、本発明の第10の実施形態に係る半導体集積装置のレイアウト構成を図12に示す。図12は、配線層115、116、拡散131′を上部から(図1の119側から130側へ向けて)透視したものである。これは、第2の実施形態と第4の実施形態を組み合わせたものである。なお、第1から第4の実施形態と同様の構成には同一符号を付与して説明を省略する。
次に、本発明の第11の実施形態に係る半導体集積装置のレイアウト構成を図13に示す。図13は、ポリシリコン層115a、115b、配線層116、拡散131′を上部から(図1の119側から130側へ向けて)透視したものである。これは、第3の実施形態と第4の実施形態を組み合わせたものである。なお、第1から第4の実施形態と同様の構成には同一符号を付与して説明を省略する。
101 被シールド配線
102、103 シールド配線
104 信号線
110、111、112 コンタクト
115、116、117、118、119 配線層
120、121、122、123 絶縁膜
130 基板
131、132 拡散
201 シールド配線領域
202a、202b アナログ回路
203 クロック発生回路
204 ディジタル信号処理回路
Claims (18)
- 半導体集積装置の基板上で、シールド用のシールド配線により、シールド対象の被シールド配線をシールドするシールド配線方法であって、
被シールド配線を囲むように、シールド配線が形成された配線層を複数配置し、少なくとも第1の配線層に形成された第1のシールド配線の電位と、第2の配線層に形成された第2のシールド配線の電位とが異なるように設定して、第1及び第2のシールド配線により被シールド配線をシールドすることを特徴とするシールド配線方法。 - 請求項1に記載のシールド配線方法において、
基板に形成された拡散に第1のシールド配線を接続し、前記拡散にゲート酸化膜を介して接するポリシリコン層に第2のシールド配線を接続し、ポリシリコン層及びゲート酸化膜と基板との間の結合容量を付加することを特徴とするシールド配線方法。 - 請求項1に記載のシールド配線方法において、
基板に形成した拡散に第1のゲート酸化膜を介して接する、第1のポリシリコン層に第2のシールド配線を接続し、前記拡散に第1のシールド配線を接続すると共に、第1のポリシリコン層に第2のゲート酸化膜を介して接する、第2のポリシリコン層に第1のシールド配線を接続し、第1のポリシリコン層と第2のポリシリコン層との間の寄生容量を付加することを特徴とするシールド配線方法。 - 請求項1に記載のシールド配線方法において、
第2の配線層に第1及び第2のシールド配線を櫛歯状に組み合わせて設け、第1の配線層と第2の配線層との間の寄生容量を付加することを特徴とするシールド配線方法。 - 請求項2乃至請求項4に記載のシールド配線方法のいずれか2つ以上を組み合わせ、第1及び第2のシールド配線により被シールド配線をシールドすることを特徴とするシールド配線方法。
- 請求項1に記載のシールド配線方法において、
複数の被シールド配線をシールドする場合、第1及び第2のシールド配線が複数の被シールド配線を個別に囲むように、第1及び第2の配線層を複数配置することを特徴とするシールド配線方法。 - 請求項1に記載のシールド配線方法において、
複数の被シールド配線をシールドする場合、第1及び第2のシールド配線が複数の被シールド配線を囲むように、複数の被シールド配線に共通の第1及び第2の配線層を配置することを特徴とするシールド配線方法。 - 請求項6又は請求項7に記載のシールド配線方法において、
複数の被シールド配線に、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を含む場合、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を分離してシールドすることを特徴とするシールド配線方法。 - アナログ回路とディジタル信号処理回路を1チップに搭載した半導体集積装置の基板上で、シールド用のシールド配線により、シールド対象の被シールド配線をシールドするシールド配線方法であって、
前記基板上で、アナログ回路とディジタル信号処理回路を分離すると共に、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を設置するシールド配線領域を設け、
請求項1乃至請求項8のいずれかに記載のシールド配線方法により、前記シールド配線領域内のアナログ信号用の被シールド配線とディジタル信号用の被シールド配線を分離してシールドすることを特徴とするシールド配線方法。 - 請求項1乃至請求項9のいずれかに記載のシールド配線方法により、同一基板上にシールド用のシールド配線とシールド対象の被シールド配線とを設けたことを特徴とする半導体集積装置。
- 基板上に、少なくとも、第1の電位に固定された第1のシールド配線が設けられた第1の配線層と、第2の電位に固定された第2のシールド配線が設けられた第2の配線層と、シールド対象の被シールド配線が設けられた第3の配線層と、第1、第2及び第3の配線層を接続する接続手段と、を備え、
第1の配線層と第2の配線層との間に第3の配線層を設け、かつ第1のシールド配線に接続された接続手段が、被シールド配線を挟んで第1の配線層から第3の配線層を介して第2の配線層まで連通するようにして、第1のシールド配線と第1のシールド配線に接続された接続手段と第2のシールド配線とで被シールド配線の周りを囲み、シールドするようにしたことを特徴とする半導体集積装置。 - 請求項10に記載の半導体集積装置において、
基板に形成された拡散と、拡散に接するゲート酸化膜と、ゲート酸化膜上に形成されたポリシリコン層と、を備え、
拡散に第1のシールド配線を接続し、ポリシリコン層に第2のシールド配線を接続して、ポリシリコン層及びゲート酸化膜と基板との間の結合容量を付加するようにしたことを特徴とする半導体集積装置。 - 請求項10に記載の半導体集積装置において、
基板に形成された拡散と、拡散に接する第1のゲート酸化膜と、第1のゲート酸化膜上に形成された第1のポリシリコン層と、第1のポリシリコン層上に形成された第2のゲート酸化膜と、第2のゲート酸化膜上に形成された第2のポリシリコン層と、を備え、
第1のポリシリコン層に第2のシールド配線を接続し、拡散及び第2のポリシリコン層に第1のシールド配線を接続し、第1のポリシリコン層と第2のポリシリコン層との間の寄生容量を付加するようにしたことを特徴とする半導体集積装置。 - 請求項10に記載の半導体集積装置において、
第2の配線層に第1及び第2のシールド配線を櫛歯状に組み合わせて設け、第1の配線層と第2の配線層との間の寄生容量を付加するようにしたことを特徴とする半導体集積装置。 - 基板上に、少なくとも、第1の電位に固定された第1のシールド配線が設けられた第1の配線層と、第2の電位に固定された第2のシールド配線が設けられた第2の配線層と、第2の配線層から分割され、第2の電位に固定された第3のシールド配線が設けられた第3の配線層と、シールド対象の第1の被シールド配線が設けられた第4の配線層と、第4の配線層から分割され、シールド対象の第2の被シールド配線が設けられた第5の配線層と、第1、第2及び第4の配線層を接続する第1の接続手段と、第1、第3及び第5の配線層を接続する第2の接続手段と、を備え、
第1の配線層と第2の配線層との間に第4の配線層を設け、かつ第1のシールド配線に接続された第1の接続手段が、第1の被シールド配線を挟んで第1の配線層から第4の配線層を介して第2の配線層まで連通するようにして、第1のシールド配線と第1のシールド配線に接続された第1の接続手段と第2のシールド配線とで第1の被シールド配線の周りを囲むと共に、第1の配線層と第3の配線層との間に第5の配線層を設け、かつ第1のシールド配線に接続された第2の接続手段が、第2の被シールド配線を挟んで第1の配線層から第5の配線層を介して第3の配線層まで連通するようにして、第1のシールド配線と第1のシールド配線に接続された第2の接続手段と第3のシールド配線とで第2の被シールド配線の周りを囲み、第1の被シールド配線と第2の被シールド配線を個別にシールドするようにしたことを特徴とする半導体集積装置。 - 基板上に、少なくとも、第1の電位に固定された第1のシールド配線が設けられた第1の配線層と、第2の電位に固定された第2のシールド配線が設けられた第2の配線層と、シールド対象の第1の被シールド配線が設けられた第3の配線層と、第3の配線層から分割され、シールド対象の第2の被シールド配線が設けられた第4の配線層と、第1、第2及び第3の配線層を接続する第1の接続手段と、第1、第2及び第4の配線層を接続する第2の接続手段と、第1、第3及び第4の配線層を接続する第3の接続手段と、を備え、
第1の配線層と第2の配線層との間に第3及び第4の配線層を設け、かつ第1のシールド配線に接続された第1の接続手段が、第1の被シールド配線と対向して第1の配線層から第3の配線層を介して第2の配線層まで連通し、第1のシールド配線に接続された第2の接続手段が、第2の被シールド配線と対向して第1の配線層から第4の配線層を介して第2の配線層まで連通し、第1のシールド配線に接続された第3の接続手段が、第1及び第2の被シールド配線の間を通って第1の配線層から第3及び第4の配線層まで連通するようにして、第1のシールド配線と第1のシールド配線に接続された第1及び第3の接続手段と第2のシールド配線とで第1の被シールド配線の周りを囲むと共に、第1のシールド配線と第1のシールド配線に接続された第2及び第3の接続手段と第2のシールド配線とで第2の被シールド配線の周りを囲み、第1及び第2の被シールド配線に対して第2のシールド配線を兼用してシールドするようにしたことを特徴とする半導体集積装置。 - 請求項14又は請求項15に記載の半導体集積装置において、
第1及び第2の被シールド配線の一方をアナログ信号用の被シールド配線とし、他方をディジタル信号用の被シールド配線としたことを特徴とする半導体集積装置。 - アナログ回路とディジタル信号処理回路を1チップに搭載し、アナログ回路とディジタル信号処理回路を分離すると共に、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を設置するシールド配線領域を設け、前記シールド配線領域は、請求項16に記載の半導体集積装置の構成を有し、前記シールド配線領域内のアナログ信号用の被シールド配線とディジタル信号用の被シールド配線を分離してシールドするようにしたことを特徴とする半導体集積装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006017864A JP5008872B2 (ja) | 2005-02-02 | 2006-01-26 | 半導体集積装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005026600 | 2005-02-02 | ||
JP2005026600 | 2005-02-02 | ||
JP2006017864A JP5008872B2 (ja) | 2005-02-02 | 2006-01-26 | 半導体集積装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245551A true JP2006245551A (ja) | 2006-09-14 |
JP5008872B2 JP5008872B2 (ja) | 2012-08-22 |
Family
ID=37051572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006017864A Expired - Fee Related JP5008872B2 (ja) | 2005-02-02 | 2006-01-26 | 半導体集積装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5008872B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013089986A (ja) * | 2011-10-13 | 2013-05-13 | Renesas Mobile Corp | ディジタル制御発振装置および高周波信号処理装置 |
JP2013520797A (ja) * | 2010-02-19 | 2013-06-06 | アルテラ コーポレイション | 伝送線のためのシールド構造体 |
WO2013157206A1 (ja) * | 2012-04-17 | 2013-10-24 | 株式会社デンソー | 半導体集積回路 |
JP2018206883A (ja) * | 2017-06-01 | 2018-12-27 | 新日本無線株式会社 | 半導体高周波集積回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396267A (ja) * | 1989-09-08 | 1991-04-22 | Fujitsu Ltd | 半導体集積回路装置 |
JPH08102525A (ja) * | 1994-09-30 | 1996-04-16 | Hitachi Ltd | 半導体集積回路装置 |
JPH08274167A (ja) * | 1995-03-30 | 1996-10-18 | Nec Corp | 半導体装置 |
JP2000049286A (ja) * | 1996-01-29 | 2000-02-18 | Toshiba Microelectronics Corp | 半導体装置 |
JP2000101022A (ja) * | 1998-09-21 | 2000-04-07 | Seiko Epson Corp | 半導体集積回路装置 |
JP2000269211A (ja) * | 1999-03-15 | 2000-09-29 | Nec Corp | 半導体装置 |
-
2006
- 2006-01-26 JP JP2006017864A patent/JP5008872B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396267A (ja) * | 1989-09-08 | 1991-04-22 | Fujitsu Ltd | 半導体集積回路装置 |
JPH08102525A (ja) * | 1994-09-30 | 1996-04-16 | Hitachi Ltd | 半導体集積回路装置 |
JPH08274167A (ja) * | 1995-03-30 | 1996-10-18 | Nec Corp | 半導体装置 |
JP2000049286A (ja) * | 1996-01-29 | 2000-02-18 | Toshiba Microelectronics Corp | 半導体装置 |
JP2000101022A (ja) * | 1998-09-21 | 2000-04-07 | Seiko Epson Corp | 半導体集積回路装置 |
JP2000269211A (ja) * | 1999-03-15 | 2000-09-29 | Nec Corp | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013520797A (ja) * | 2010-02-19 | 2013-06-06 | アルテラ コーポレイション | 伝送線のためのシールド構造体 |
JP2013089986A (ja) * | 2011-10-13 | 2013-05-13 | Renesas Mobile Corp | ディジタル制御発振装置および高周波信号処理装置 |
US9300306B2 (en) | 2011-10-13 | 2016-03-29 | Renesas Electronics Corporation | Digitally controlled oscillator device and high frequency signal processing device |
US9735731B2 (en) | 2011-10-13 | 2017-08-15 | Renesas Electronics Corporation | Digitally controlled oscillator device and high frequency signal processing device |
WO2013157206A1 (ja) * | 2012-04-17 | 2013-10-24 | 株式会社デンソー | 半導体集積回路 |
JP2018206883A (ja) * | 2017-06-01 | 2018-12-27 | 新日本無線株式会社 | 半導体高周波集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5008872B2 (ja) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1688996B1 (en) | Semiconductor integrated device and method of providing shield interconnection therein | |
JP4841204B2 (ja) | 半導体装置 | |
US8183600B2 (en) | Semiconductor integrated circuit device with reduced cell size | |
US9379101B2 (en) | Semiconductor integrated circuit device | |
JP2007299860A (ja) | 半導体装置 | |
US9373611B2 (en) | Semiconductor integrated circuit device | |
US6404026B2 (en) | Semiconductor devices | |
JP4309369B2 (ja) | 半導体装置 | |
JP5008872B2 (ja) | 半導体集積装置 | |
US8492873B1 (en) | Integrated circuit guard ring structures | |
US20040031995A1 (en) | Standard-cell type semiconductor integrated circuit device with a mixed arrangement of standard cells differing in height | |
US7355265B2 (en) | Semiconductor integrated circuit | |
JP2005183696A (ja) | 半導体装置 | |
JP5124839B2 (ja) | 半導体装置 | |
JP4552073B2 (ja) | 半導体集積回路 | |
JP4615229B2 (ja) | 半導体装置 | |
JP2008235296A (ja) | 半導体集積回路装置 | |
JP2019079950A (ja) | 半導体装置 | |
JP3178437B2 (ja) | 半導体装置 | |
US20240079410A1 (en) | Semiconductor device | |
US20090085068A1 (en) | Semiconductor integrated circuit having output buffer circuit | |
WO2000035004A1 (en) | Integrated circuit | |
JP2010258152A (ja) | スタンダードセルおよび半導体装置 | |
US11227915B2 (en) | Semiconductor device | |
JP5339484B2 (ja) | 半導体装置およびバイパスキャパシタモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120530 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5008872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |