TWI742221B - 溝槽金氧半導體元件及其製造方法 - Google Patents
溝槽金氧半導體元件及其製造方法 Download PDFInfo
- Publication number
- TWI742221B TWI742221B TW107100363A TW107100363A TWI742221B TW I742221 B TWI742221 B TW I742221B TW 107100363 A TW107100363 A TW 107100363A TW 107100363 A TW107100363 A TW 107100363A TW I742221 B TWI742221 B TW I742221B
- Authority
- TW
- Taiwan
- Prior art keywords
- doped region
- region
- metal layer
- electrode
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 49
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 239000002184 metal Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一種溝槽金氧半導體元件，包括以下構件。基底定義有主動區及終端區。基底具有自主動區延伸至終端區的溝槽。第一電極位於溝槽中，且具有延伸至終端區中的延伸部。第二電極位於溝槽中，且位於第一電極上。第一摻雜區與第二摻雜區分離設置於延伸部中。第一金屬層設置於基底上，且電性連接於第一摻雜區與第二電極。第二金屬層設置於基底上，且電性連接於第二摻雜區與第一電極。第一金屬層與第二金屬層中的一者延伸設置於第一摻雜區與第二摻雜區之間，且與第一摻雜區的正投影及第二摻雜區的正投影交疊。
Description
本發明是有關於一種半導體元件，且特別是有關於一種溝槽金氧半導體元件。
在電源開關領域中，金氧半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)已廣泛應用，其經由閘極接收控制信號，導通源極與汲極以達到電源開關的功能。當電源開關在使用時，常會因為外部靜電產生靜電放電(Electrostatic Discharge，ESD)導致元件擊穿或燒毀，故通常會在元件內設置靜電放電保護元件，以防止靜電放電造成的損害。
傳統靜電放電保護元件為獨立的元件結構，串聯配置於閘極的接觸栓與源極的接觸栓之間。然而，此獨立的靜電放電保護結構需使用額外的製程來製作，導致製程成本增加。
本發明提供一種溝槽金氧半導體元件及其製造方法，其可有效地減少製程數並降低製程成本。
本發明提出一種溝槽金氧半導體元件，包括基底、第一電極、第二電極、第一摻雜區、第二摻雜區、第一金屬層與第二金屬層。基底定義有主動區及終端區，且具有自主動區延伸至終端區的溝槽。第一電極位於溝槽中，且具有延伸至終端區中的延伸部。第二電極位於溝槽中，且位於第一電極上。基底、第一電極與第二電極彼此電性隔離。第一摻雜區與第二摻雜區分離設置於延伸部中。第一金屬層設置於基底上，且電性連接於第一摻雜區與第二電極。第二金屬層設置於基底上，且電性連接於第二摻雜區與第一電極。第一金屬層與第二金屬層中的一者延伸設置於第一摻雜區與第二摻雜區之間，且與至少部分第一摻雜區的正投影及至少部分第二摻雜區的正投影交疊。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件中，第一金屬層延伸設置於第一摻雜區與第二摻雜區之間的正投影上方，且第二金屬層透過一個接觸栓同時電性連接於第二摻雜區與延伸部。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件中，第一摻雜區與第二摻雜區可具有第一導電型。第一電極可具有第二導電型。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件中，更可包括第一井區與第二井區。第一井區位於延伸部中，且具有第二導電型。第一摻雜區位於第一井區中。第二井區位於延伸部中，且具有第二導電型。第二摻雜區位於第二井區中。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件中，第一電極、第一摻雜區與第二摻雜區可具有第一導電型。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件中，第二金屬層可延伸設置於第一摻雜區與第二摻雜區之間的正投影上方。第一金屬層可透過一個接觸栓同時電性連接於第一摻雜區與第一井區。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件中，第一金屬層延伸設置於第一摻雜區與第二摻雜區之間的正投影上方，且第二金屬層透過一個接觸栓同時電性連接於第二摻雜區與第二井區。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件中，更包括絕緣層。絕緣層位於主動區中及終端區中，位於第一金屬層與延伸部之間，且位於第二金屬層與延伸部之間。
本發明提出一種溝槽金氧半導體元件的製造方法，包括以下步驟。提供基底。基底定義有主動區及終端區。基底具有自主動區延伸至終端區的溝槽。於溝槽中形成第一電極。第一電極具有延伸至終端區中的延伸部。於溝槽中的第一電極上形成第二電極。基底、第一電極與第二電極彼此電性隔離。於延伸部中形成彼此分離的第一摻雜區與第二摻雜區。於基底上形成電性連接於第一摻雜區與第二電極的第一金屬層。於基底上形成電性連接於第二摻雜區與第一電極的第二金屬層。第一金屬層與第二金屬層中的一者延伸設置於第一摻雜區與第二摻雜區之間，且與至少部分第一摻雜區的正投影及至少部分第二摻雜區的正投影交疊。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件的製造方法中，第一金屬層延伸設置於第一摻雜區與第二摻雜區之間的正投影上方，且更包括可提供一個接觸栓，同時電性連接第二金屬層、第二摻雜區與延伸部。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件的製造方法中，更可包括以下步驟。可於延伸部中形成第一井區。第一井區具有第二導電型。第一摻雜區位於第一井區中。可於延伸部中形成第二井區。第二井區具有第二導電型，且第二摻雜區位於第二井區中。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件的製造方法中，第二金屬層可延伸設置於第一摻雜區與第二摻雜區之間的正投影上方，且更包括可提供一個接觸栓，同時電性連接第一金屬層、第一摻雜區與第一井區。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件的製造方法中，第一金屬層可延伸設置於第一摻雜區與第二摻雜區之間的正投影上方，且更包括可提供一個接觸栓，同時電性連接第二金屬層、第二摻雜區與第二井區。
依照本發明的一實施例所述，在上述溝槽金氧半導體元件的製造方法中，更可包括於主動區中及終端區中形成絕緣層。絕緣層位於第一金屬層與延伸部之間，且位於第二金屬層與延伸部之間。
基於上述，在本發明所提出的溝槽金氧半導體元件及其製造方法中，由於可同時形成主動區中的第一電極與終端區中的延伸部(靜電放電保護結構的主體層)，且終端區中的第一摻雜區與第二摻雜區亦可與主動區中的摻雜區同時形成，因此可有效地減少製程數並降低製造成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1D為本發明一實施例的溝槽金氧半導體元件的製造流程剖面圖。圖2為圖1D中的金屬層的上視圖，且圖1D為沿著圖2中的I-I’剖面線的剖面圖。圖3為圖1D的立體圖。
請參照圖1A，提供基底100。基底100包括矽基底，且更可包括設置在矽基底上的磊晶矽層。基底100定義有主動區R1及終端區R2。
接著，可於基底100中形成自主動區R1延伸至終端區R2的溝槽102。溝槽102的形成方法可藉由微影製程與蝕刻製程對基底100進行圖案化。
然後，可於溝槽102的表面上形成絕緣層104。絕緣層104的材料可為氧化矽。絕緣層104的形成方法可為熱氧化法或化學氣相沉積法。
接下來，可形成填入溝槽102的電極層106。電極層106包括延伸至終端區R2中的延伸部EP。電極層106的形成方法可包括以下步驟。首先，形成填滿溝槽102的電極材料層。接著，對電極材料層進行回蝕刻製程。電極材料層的材料可為摻雜多晶矽。摻雜多晶矽的形成方法可為先形成未摻雜多晶矽，再對未摻雜多晶矽進行摻雜，或者使用臨場(in-situ)摻雜的化學汽相沉積法。
請參照圖1B，可對電極層106進行圖案化製程，藉此可於溝槽102中形成電極106a。電極106a可作為主動區R1中的電晶體晶胞的遮蔽閘極。電極106a具有延伸至終端區R2中的延伸部EP。延伸部EP可作為靜電放電保護結構的主體層。延伸部EP的頂面可高於主動區R1中的電極106a的頂面。基底100與電極106a可藉由絕緣層104而彼此電性隔離。
此外，電極106a可具有第一導電型或第二導電型。第一導電型與第二導電型為不同導電型。第一導電型與第二導電型分別可為P型導電型與N型導電型中的一者與另一者。在此實施例中，第一導電型是以N型導電型為例來進行說明，且第二導電型是以P型導電型為例來進行說明。電極106a是以具有第二導電型(如，P型導電型)為例來進行說明，因此延伸部EP也可具有與電極106a相同的第二導電型。
再者，於溝槽102中的電極106a上形成絕緣層108。絕緣層108的材料可為氧化矽。絕緣層108可依據製程設計選擇性地組合使用沉積製程、微影製程與蝕刻製程中的製程而形成。
隨後，於溝槽102中的電極106a上形成電極110。電極110可作為主動區R1中的電晶體晶胞的上部電極。電極106a與電極110可藉由絕緣層108而彼此電性隔離。在此實施例中，電極110是以具有第一導電型(如，N型導電型)為例來進行說明。電極層110的形成方法可包括以下步驟。首先，形成填滿溝槽102的電極材料層。接著，對電極材料層進行回蝕刻製程。電極材料層的材料可為摻雜多晶矽。摻雜多晶矽的形成方法可為先形成未摻雜多晶矽，再對未摻雜多晶矽進行摻雜，或者使用臨場(in-situ)摻雜的化學汽相沉積法。
請參照圖1C，於延伸部EP中形成彼此分離的摻雜區112與摻雜區114。在此實施例中，摻雜區112與摻雜區114可具有第一導電型(N型導電型)。摻雜區112與摻雜區114的形成方法例如是離子植入法。
請參照圖1D，形成覆蓋電極110及延伸部EP的絕緣層116。由於絕緣層116可同時形成於主動區R1及終端區R2中，以作為主動區R1中的元件的一部分及終端區R2中的元件的一部分，因此可有效地減少製程數並降低製造成本。在實際應用中，可藉由調整絕緣層116的厚度來調整溝槽金氧半導體元件的崩潰電壓。
請參照圖1D、圖2與圖3，於絕緣層116中形成接觸栓118與接觸栓120，於基底100上方的絕緣層116上形成電性連接於摻雜區112與電極110的金屬層122，且於基底100上方的絕緣層116上形成電性連接於摻雜區114與電極106a的金屬層124。接觸栓118可作為閘極接觸栓，且接觸栓120可作為源極接觸栓。金屬層122可作為閘極，且金屬層124可作為源極。金屬層122可藉由接觸栓118而電性連接於摻雜區112。金屬層124可透過一個接觸栓120同時電性連接於摻雜區114與延伸部EP。亦即，接觸栓120同時電性連接金屬層124、摻雜區114與延伸部EP。接觸栓118、接觸栓120、金屬層122與金屬層124的材料可為銅、鋁或鎢。
此外，金屬層122與金屬層124中的一者延伸設置於摻雜區112與摻雜區114之間，且與至少部分摻雜區112的正投影及至少部分摻雜區114的正投影交疊。在此實施例中，金屬層122可延伸設置於摻雜區112與摻雜區114之間的正投影上方，且與至少部分摻雜區112的正投影及至少部分摻雜區114的正投影交疊，但本發明並不以此為限。
另外，請參照圖3，於形成摻雜區112與摻雜區114的製程中，可同時於電極110兩側的基底100中形成摻雜區115(請參照圖3)，且摻雜區115可作為源極區。摻雜區115可藉由接觸栓120而電性連接於金屬層124。摻雜區115可具有第一導電型(N型導電型)。
再者，於基底100兩側的基底100中形成基體區(body region)117(請參照圖3)，且摻雜區115位於基體區117中。基體區117可具有第一導電型(N型導電型)或第二導電型(P型導電型)。在此實施例中，基體區117是以具有第二導電型(P型導電型)為例來進行說明。
另一方面，在溝槽金氧半導體元件10中，藉由第二導電型的延伸部EP、第一導電型的摻雜區112、摻雜區114、金屬層122與金屬層124可形成終端區R2中的靜電放電保護結構。
基於上述實施例可知，藉由上述溝槽金氧半導體元件10的製造方法，可同時形成主動區R1中的電極106a與終端區R2中的延伸部EP(靜電放電保護結構的主體層)。此外，終端區R2中的摻雜區112與摻雜區114亦可與主動區R1中的摻雜區115同時形成。
以下，藉由圖1D、圖2與圖3來說明溝槽金氧半導體元件10的結構。
請參照圖1D，溝槽金氧半導體元件10包括基底100、電極106a、電極110、摻雜區112、摻雜區114、摻雜區115、金屬層122與金屬層124，且更可包括絕緣層104、絕緣層108、絕緣層116、接觸栓118與接觸栓120中的至少一者。
基底100定義有主動區R1及終端區R2。基底100具有自主動區R1延伸至終端區R2的溝槽102。電極106a位於溝槽102中。電極106a具有延伸至終端區R2中的延伸部EP。絕緣層104位於基底100與電極106a之間。電極110位於溝槽102中，且位於電極106a上。絕緣層108位於電極106a與電極110之間。基底100、電極106a與電極110可藉由絕緣層104與絕緣層108而彼此電性隔離。摻雜區112與摻雜區114分離設置於延伸部EP中。摻雜區115設置於電極110兩側的基底100中，且可藉由接觸栓120而電性連接於金屬層124。金屬層122設置於基底100上，且可藉由接觸栓118而電性連接於摻雜區112與電極110。金屬層124設置於基底100上，且可藉由接觸栓120而電性連接於摻雜區114與電極106a。絕緣層116位於金屬層122與延伸部EP之間，且位於金屬層124與延伸部EP之間。金屬層122與金屬層124中的一者延伸設置於摻雜區112與摻雜區114之間的基底100上。在此實施例中，金屬層122可延伸設置於摻雜區112與摻雜區114之間的正投影上方，且與至少部分的摻雜區112的正投影及至少部分的摻雜區114的正投影交疊，但本發明並不以此為限。
此外，溝槽金氧半導體元件10中的各構件的材料、形成方法與功效等，已於上述實施例中進行詳盡地說明，所以於此不再重複說明。
基於上述實施例可知，在上述溝槽金氧半導體元件10及其製造方法中，由於可同時形成主動區R1中的電極106a與終端區R2中的延伸部EP(靜電放電保護結構的主體層)，且終端區R2中的摻雜區112與摻雜區114亦可與主動區R1中的摻雜區115同時形成，因此可有效地減少製程數並降低製造成本。
圖4A至圖4D為本發明另一實施例的溝槽金氧半導體元件的製造流程剖面圖。
請同時參照圖1A至圖1D與圖4A至圖4D，溝槽金氧半導體元件20與溝槽金氧半導體元件10的製造方法與結構的差異如下。在溝槽金氧半導體元件20中，電極106a、摻雜區112與摻雜區114是以具有第一導電型(如，N型導電型)為例來進行說明。因此，溝槽金氧半導體元件20的製造方法更可包括以下步驟。可於延伸部EP中形成井區202，且可於延伸部EP中形成井區204。亦即，溝槽金氧半導體元件20更可包括位於延伸部EP中的井區202與井區204，且井區202與井區204可具有第二導電型(如，P型導電型)。摻雜區112位於井區202中，且摻雜區114位於井區204中。井區202與井區204的形成方法例如是離子植入法。此外，在金屬層122延伸設置於摻雜區112與摻雜區114之間的正投影上方，且與至少部分摻雜區112的正投影及至少部分摻雜區114的正投影交疊的情況下，金屬層124可透過一個接觸栓120同時電性連接於摻雜區114與井區204。亦即，接觸栓120同時電性連接金屬層124、摻雜區114與井區204。另外，圖4A至圖4D與圖1A至圖1D中相同的構件以相同的符號表示且於上述實施例中已詳盡地進行說明，所以於此不再重複說明。
另一方面，在溝槽金氧半導體元件20中，藉由第二導電型的延伸部EP、第一導電型的摻雜區112、摻雜區114、井區202、井區204、金屬層122與金屬層124可形成終端區R2中的靜電放電保護結構。
基於上述實施例可知，在上述溝槽金氧半導體元件20及其製造方法中，由於可同時形成主動區R1中的電極106a與終端區R2中的延伸部EP(靜電放電保護結構的主體層)，且終端區R2中的摻雜區112與摻雜區114亦可與主動區R1中的摻雜區115同時形成，因此可有效地減少製程數並降低製造成本。
圖5為本發明另一實施例的溝槽金氧半導體元件的剖面圖。
請同時參照圖4D與圖5，圖5的溝槽金氧半導體元件30與圖4D的溝槽金氧半導體元件20的差異如下。在溝槽金氧半導體元件30中，金屬層124可延伸設置於摻雜區112與摻雜區114之間的正投影上方，且與至少部分摻雜區112的正投影及至少部分摻雜區114的正投影交疊，且金屬層122可透過一個接觸栓118同時電性連接於摻雜區112與井區202。亦即，接觸栓118同時電性連接金屬層122、摻雜區112與井區202。因此溝槽金氧半導體元件30中的靜電放電保護結構與溝槽金氧半導體元件20中的靜電放電保護結構所控制的電流流動方向不同。此外，圖5與圖4D中相同的構件以相同的符號表示且於上述實施例中已詳盡地進行說明，所以於此不再重複說明。
在其他實施例中，溝槽金氧半導體元件亦可分別在不同溝槽同時配置圖5與圖4D中的靜電放電保護結構，藉此可對電流進行雙向控制。
綜上所述，在上述實施例的溝槽金氧半導體元件及其製造方法中，由於可同時形成主動區中的電極與終端區中的延伸部 (靜電放電保護結構的主體層)，且終端區中的摻雜區亦可與主動區中的摻雜區同時形成，因此可有效地減少製程數並降低製造成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30‧‧‧溝槽金氧半導體元件100‧‧‧基底102‧‧‧溝槽104、108、116‧‧‧絕緣層106‧‧‧電極層106a、110‧‧‧電極112、114、115‧‧‧摻雜區117‧‧‧基體區118、120‧‧‧接觸栓122、124‧‧‧金屬層202、204‧‧‧井區EP‧‧‧延伸部R1‧‧‧主動區R2‧‧‧終端區
圖1A至圖1D為本發明一實施例的溝槽金氧半導體元件的製造流程剖面圖。 圖2為圖1D中的金屬層的上視圖。 圖3為圖1D的立體圖。 圖4A至圖4D為本發明另一實施例的溝槽金氧半導體元件的製造流程剖面圖。 圖5為本發明另一實施例的溝槽金氧半導體元件的剖面圖。
10‧‧‧溝槽金氧半導體元件
100‧‧‧基底
102‧‧‧溝槽
104、108、116‧‧‧絕緣層
106a、110‧‧‧電極
112、114‧‧‧摻雜區
118、120‧‧‧接觸栓
122、124‧‧‧金屬層
EP‧‧‧延伸部
R1‧‧‧主動區
R2‧‧‧終端區
Claims (14)
- 一種溝槽金氧半導體元件，包括： 基底，定義有主動區及終端區，且具有自所述主動區延伸至所述終端區的溝槽； 第一電極，位於所述溝槽中，且具有延伸至所述終端區中的延伸部； 第二電極，位於所述溝槽中，且位於所述第一電極上，其中所述基底、所述第一電極與所述第二電極彼此電性隔離； 第一摻雜區與第二摻雜區，分離設置於所述延伸部中； 第一金屬層，設置於所述基底上，且電性連接於所述第一摻雜區與所述第二電極；以及 第二金屬層，設置於所述基底上，且電性連接於所述第二摻雜區與所述第一電極， 其中所述第一金屬層與所述第二金屬層中的一者延伸設置於所述第一摻雜區與所述第二摻雜區之間，且與至少部分所述第一摻雜區的正投影及至少部分所述第二摻雜區的正投影交疊。
- 如申請專利範圍第1項所述的溝槽金氧半導體元件，其中所述第一金屬層延伸設置於所述第一摻雜區與所述第二摻雜區之間的正投影上方，且所述第二金屬層透過一個接觸栓同時電性連接於所述第二摻雜區與所述延伸部。
- 如申請專利範圍第2項所述的溝槽金氧半導體元件，其中所述第一摻雜區與所述第二摻雜區具有第一導電型，且所述第一電極具有第二導電型。
- 如申請專利範圍第1項所述的溝槽金氧半導體元件，更包括： 第一井區，位於所述延伸部中，且具有第二導電型，其中所述第一摻雜區位於所述第一井區中；以及 第二井區，位於所述延伸部中，且具有所述第二導電型，其中所述第二摻雜區位於所述第二井區中。
- 如申請專利範圍第4項所述的溝槽金氧半導體元件，其中所述第一電極、所述第一摻雜區與所述第二摻雜區具有第一導電型。
- 如申請專利範圍第4項所述的溝槽金氧半導體元件，其中所述第二金屬層延伸設置於所述第一摻雜區與所述第二摻雜區之間的正投影上方，且所述第一金屬層透過一個接觸栓同時電性連接於所述第一摻雜區與所述第一井區。
- 如申請專利範圍第4項所述的溝槽金氧半導體元件，其中所述第一金屬層延伸設置於所述第一摻雜區與所述第二摻雜區之間的正投影上方，且所述第二金屬層透過一個接觸栓同時電性連接於所述第二摻雜區與所述第二井區。
- 如申請專利範圍第1項所述的溝槽金氧半導體元件，更包括絕緣層，其中所述絕緣層位於所述第一金屬層與所述延伸部之間，且位於所述第二金屬層與所述延伸部之間。
- 一種溝槽金氧半導體元件的製造方法，包括： 提供基底，所述基底定義有主動區及終端區，且具有自所述主動區延伸至所述終端區的溝槽； 於所述溝槽中形成第一電極，其中所述第一電極具有延伸至所述終端區中的延伸部； 於所述溝槽中的所述第一電極上形成第二電極，其中所述基底、所述第一電極與所述第二電極彼此電性隔離； 於所述延伸部中形成彼此分離的第一摻雜區與第二摻雜區； 於所述基底上形成電性連接於所述第一摻雜區與所述第二電極的第一金屬層；以及 於所述基底上形成電性連接於所述第二摻雜區與所述第一電極的第二金屬層，其中 所述第一金屬層與所述第二金屬層中的一者延伸設置於所述第一摻雜區與所述第二摻雜區之間，且與至少部分所述第一摻雜區的正投影及至少部分所述第二摻雜區的正投影交疊。
- 如申請專利範圍第9項所述的製造方法，其中所述第一金屬層延伸設置於所述第一摻雜區與所述第二摻雜區之間的正投影上方，且更包括： 提供一個接觸栓，同時電性連接所述第二金屬層、所述第二摻雜區與所述延伸部。
- 如申請專利範圍第9項所述的製造方法，更包括： 於所述延伸部中形成第一井區，其中所述第一井區具有第二導電型，且所述第一摻雜區位於所述第一井區中；以及 於所述延伸部中形成第二井區，其中所述第二井區具有所述第二導電型，且所述第二摻雜區位於所述第二井區中。
- 如申請專利範圍第11項所述的製造方法，其中所述第二金屬層延伸設置於所述第一摻雜區與所述第二摻雜區之間的正投影上方，且更包括： 提供一個接觸栓，同時電性連接所述第一金屬層、所述第一摻雜區與所述第一井區。
- 如申請專利範圍第11項所述的製造方法，其中所述第一金屬層延伸設置於所述第一摻雜區與所述第二摻雜區之間的正投影上方，且更包括： 提供一個接觸栓，同時電性連接所述第二金屬層、所述第二摻雜區與所述第二井區。
- 如申請專利範圍第9項所述的製造方法，更包括於所述主動區中及所述終端區中形成絕緣層，其中所述絕緣層位於所述第一金屬層與所述延伸部之間，且位於所述第二金屬層與所述延伸部之間。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107100363A TWI742221B (zh) | 2018-01-04 | 2018-01-04 | 溝槽金氧半導體元件及其製造方法 |
| CN201810224463.4A CN110010685A (zh) | 2018-01-04 | 2018-03-19 | 沟槽金氧半导体元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107100363A TWI742221B (zh) | 2018-01-04 | 2018-01-04 | 溝槽金氧半導體元件及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201931478A TW201931478A (zh) | 2019-08-01 |
| TWI742221B true TWI742221B (zh) | 2021-10-11 |
Family
ID=67164727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107100363A TWI742221B (zh) | 2018-01-04 | 2018-01-04 | 溝槽金氧半導體元件及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110010685A (zh) |
| TW (1) | TWI742221B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120100702A1 (en) * | 2010-04-27 | 2012-04-26 | Elpida Memory, Inc. | Method of forming a semiconductor device |
| TW201642464A (zh) * | 2015-05-26 | 2016-12-01 | 旺宏電子股份有限公司 | 半導體元件 |
| TW201714271A (zh) * | 2015-10-15 | 2017-04-16 | 聯華電子股份有限公司 | 半導體靜電放電保護元件 |
-
2018
- 2018-01-04 TW TW107100363A patent/TWI742221B/zh active
- 2018-03-19 CN CN201810224463.4A patent/CN110010685A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120100702A1 (en) * | 2010-04-27 | 2012-04-26 | Elpida Memory, Inc. | Method of forming a semiconductor device |
| TW201642464A (zh) * | 2015-05-26 | 2016-12-01 | 旺宏電子股份有限公司 | 半導體元件 |
| TW201714271A (zh) * | 2015-10-15 | 2017-04-16 | 聯華電子股份有限公司 | 半導體靜電放電保護元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201931478A (zh) | 2019-08-01 |
| CN110010685A (zh) | 2019-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI647843B (zh) | 半導體裝置 | |
| TWI615981B (zh) | 半導體器件 | |
| KR101144025B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI441335B (zh) | 溝渠式半導體元件及其製作方法 | |
| US7485925B2 (en) | High voltage metal oxide semiconductor transistor and fabricating method thereof | |
| TWI407564B (zh) | 具有溝槽底部多晶矽結構之功率半導體及其製造方法 | |
| KR101531882B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TW201712874A (zh) | 半導體裝置及半導體裝置的製造方法 | |
| CN106992173B (zh) | 包括场效应晶体管的半导体器件 | |
| TWI656639B (zh) | 半導體器件及其形成方法 | |
| US7948031B2 (en) | Semiconductor device and method of fabricating semiconductor device | |
| US11239358B2 (en) | Semiconductor structure with isolation structures in doped region and fabrication method thereof | |
| TW202221926A (zh) | 切換式電源供應電路之高壓元件及其製造方法 | |
| US9035386B2 (en) | Semiconductor structure and method for manufacturing the same | |
| KR20210111983A (ko) | Esd 보호소자 및 제조방법 | |
| TW202111773A (zh) | 高壓元件及其製造方法 | |
| TWI789867B (zh) | 功率元件及其製造方法 | |
| TWI742221B (zh) | 溝槽金氧半導體元件及其製造方法 | |
| JP6490679B2 (ja) | 複数の注入層をもつ高電圧電界効果トランジスタ | |
| TWI736803B (zh) | 溝渠式電晶體結構及其製造方法 | |
| KR102314769B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| TWI818371B (zh) | 高壓元件及其製造方法 | |
| TWI835594B (zh) | 半導體裝置 | |
| KR102315055B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| TWI781289B (zh) | 製造高電壓半導體裝置的方法 |