JPH09260588A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09260588A JPH09260588A JP6857396A JP6857396A JPH09260588A JP H09260588 A JPH09260588 A JP H09260588A JP 6857396 A JP6857396 A JP 6857396A JP 6857396 A JP6857396 A JP 6857396A JP H09260588 A JPH09260588 A JP H09260588A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistor
- semiconductor device
- implanted
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 抵抗値の温度依存性の少ない（温度特性の良
い）抵抗を容易且つ小型に形成できるようにする。 【解決手段】 ポリシリコン層を配線及び抵抗素子とし
て用いる半導体装置において、抵抗素子の少なくとも一
部には、第１の不純物がイオン注入された第１の抵抗領
域（２ａ）と第１の不純物及び第２の不純物がイオン注
入された第２の抵抗領域（２ｂ）とが連続して形成され
た抵抗素子２を有するようにして、第１の不純物または
第２の不純物の一方のみがイオン注入された抵抗素子に
比べてその抵抗値の温度依存性を小さくする。
い）抵抗を容易且つ小型に形成できるようにする。 【解決手段】 ポリシリコン層を配線及び抵抗素子とし
て用いる半導体装置において、抵抗素子の少なくとも一
部には、第１の不純物がイオン注入された第１の抵抗領
域（２ａ）と第１の不純物及び第２の不純物がイオン注
入された第２の抵抗領域（２ｂ）とが連続して形成され
た抵抗素子２を有するようにして、第１の不純物または
第２の不純物の一方のみがイオン注入された抵抗素子に
比べてその抵抗値の温度依存性を小さくする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
詳しくは半導体装置内に用いられるポリシリコン層によ
る抵抗の構成に関する。
詳しくは半導体装置内に用いられるポリシリコン層によ
る抵抗の構成に関する。
【０００２】
【従来の技術】一般に、ＣＭＯＳ等の半導体装置では、
ＭＯＳトランジスタのゲート電極等の配線や抵抗素子等
にポリシリコン層が用いられている。このポリシリコン
層は不純物を含まない場合には非常に高抵抗なので、配
線や抵抗素子として用いる場合にはリン（Ｐ）等のＮ型
の不純物を添加（ドープ）するとともに、Ｐ型の不純物
をイオン注入することにより抵抗値を調整している。こ
のようにして形成されたポリシリコン層による抵抗は、
一般に温度上昇とともに抵抗値が低下するような温度依
存性（以下「負の温度特性」と称す）を有している。従
って、オペアンプ回路等で抵抗値の温度依存性による回
路特性の温度依存性を小さくしたいような場合には、図
４（ａ）に上面図、図４（ｂ）に図４（ａ）のＺ３−Ｚ
３での断面構造を示すような複合抵抗を用いることが多
かった。
ＭＯＳトランジスタのゲート電極等の配線や抵抗素子等
にポリシリコン層が用いられている。このポリシリコン
層は不純物を含まない場合には非常に高抵抗なので、配
線や抵抗素子として用いる場合にはリン（Ｐ）等のＮ型
の不純物を添加（ドープ）するとともに、Ｐ型の不純物
をイオン注入することにより抵抗値を調整している。こ
のようにして形成されたポリシリコン層による抵抗は、
一般に温度上昇とともに抵抗値が低下するような温度依
存性（以下「負の温度特性」と称す）を有している。従
って、オペアンプ回路等で抵抗値の温度依存性による回
路特性の温度依存性を小さくしたいような場合には、図
４（ａ）に上面図、図４（ｂ）に図４（ａ）のＺ３−Ｚ
３での断面構造を示すような複合抵抗を用いることが多
かった。
【０００３】図４の従来の抵抗は、Ｐ型の半導体基板１
中にＮ型の不純物を拡散することにより形成された温度
上昇と共にその抵抗値が上昇する温度依存性（以下「正
の温度特性」と称す）を有する拡散抵抗６と、半導体基
板１上に絶縁層としての酸化膜３を介して積層された負
の温度特性を有するポリシリコンによる抵抗素子２ａと
をコンタクト孔４及びアルミニウムによる金属配線層５
を介して直列接続して形成されている。従って、その製
造途中で特別なマスクを追加することもなく、その合成
抵抗の温度依存性を単一の抵抗素子による抵抗の温度依
存性に比べて改善することができるようになっている。
中にＮ型の不純物を拡散することにより形成された温度
上昇と共にその抵抗値が上昇する温度依存性（以下「正
の温度特性」と称す）を有する拡散抵抗６と、半導体基
板１上に絶縁層としての酸化膜３を介して積層された負
の温度特性を有するポリシリコンによる抵抗素子２ａと
をコンタクト孔４及びアルミニウムによる金属配線層５
を介して直列接続して形成されている。従って、その製
造途中で特別なマスクを追加することもなく、その合成
抵抗の温度依存性を単一の抵抗素子による抵抗の温度依
存性に比べて改善することができるようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、図４の
抵抗は、正の温度特性を有する抵抗として拡散抵抗６を
用いているので、拡散抵抗６に印加される電圧によって
その基板バイアス効果により抵抗値が変化するという問
題や、半導体基板１に基準電位（ＧＮＤ）が接続されて
いて拡散抵抗６に負の電圧を印加することができないと
いう問題がある。また、２種類の抵抗をコンタクト孔４
及び金属配線５を介して接続しなければならないのでこ
れらの抵抗の影響を受けるとともに、各抵抗素子間に分
離距離をとらなければならないので抵抗領域が大きくな
るという問題もあった。
抵抗は、正の温度特性を有する抵抗として拡散抵抗６を
用いているので、拡散抵抗６に印加される電圧によって
その基板バイアス効果により抵抗値が変化するという問
題や、半導体基板１に基準電位（ＧＮＤ）が接続されて
いて拡散抵抗６に負の電圧を印加することができないと
いう問題がある。また、２種類の抵抗をコンタクト孔４
及び金属配線５を介して接続しなければならないのでこ
れらの抵抗の影響を受けるとともに、各抵抗素子間に分
離距離をとらなければならないので抵抗領域が大きくな
るという問題もあった。
【０００５】そこで本発明は、抵抗値の温度依存性の少
ない（温度特性の良い）抵抗を容易且つ小型に形成でき
るようにすることを目的とする。
ない（温度特性の良い）抵抗を容易且つ小型に形成でき
るようにすることを目的とする。
【０００６】
【課題を解決するための手段】上記の問題を解決するた
めに、請求項１の記載に係わる半導体装置は、ポリシリ
コン層を配線及び抵抗素子として用いる半導体装置にお
いて、抵抗素子の少なくとも一部には、第１の不純物が
イオン注入された第１の抵抗領域（２ａ）と第１の不純
物及び第２の不純物がイオン注入された第２の抵抗領域
（２ｂ）とが連続して形成された抵抗素子２を有し、第
１の不純物または第２の不純物の一方のみがイオン注入
された抵抗素子に比べてその抵抗値の温度依存性を小さ
くしたことを特徴とする。
めに、請求項１の記載に係わる半導体装置は、ポリシリ
コン層を配線及び抵抗素子として用いる半導体装置にお
いて、抵抗素子の少なくとも一部には、第１の不純物が
イオン注入された第１の抵抗領域（２ａ）と第１の不純
物及び第２の不純物がイオン注入された第２の抵抗領域
（２ｂ）とが連続して形成された抵抗素子２を有し、第
１の不純物または第２の不純物の一方のみがイオン注入
された抵抗素子に比べてその抵抗値の温度依存性を小さ
くしたことを特徴とする。
【０００７】また、請求項２の記載に係わる半導体装置
は、請求項１の記載に半導体装置において、抵抗素子
（２）の第１の不純物がイオン注入された第１の抵抗領
域（２ａ）の抵抗値を第１の不純物及び第２の不純物が
イオン注入された第２抵抗領域（２ｂ）の抵抗値よりも
大きく形成したことを特徴とする。請求項３の記載に係
わる半導体装置は、請求項１または請求項２の記載に半
導体装置において、第１の抵抗領域（２ａ）と第２の抵
抗領域（２ｂ）との境界領域にコンタクト孔４及び他の
素子に接続されない金属配線５が形成されていることを
特徴とする。
は、請求項１の記載に半導体装置において、抵抗素子
（２）の第１の不純物がイオン注入された第１の抵抗領
域（２ａ）の抵抗値を第１の不純物及び第２の不純物が
イオン注入された第２抵抗領域（２ｂ）の抵抗値よりも
大きく形成したことを特徴とする。請求項３の記載に係
わる半導体装置は、請求項１または請求項２の記載に半
導体装置において、第１の抵抗領域（２ａ）と第２の抵
抗領域（２ｂ）との境界領域にコンタクト孔４及び他の
素子に接続されない金属配線５が形成されていることを
特徴とする。
【０００８】本発明の半導体装置の構成をとることによ
り、抵抗値の温度依存性の少ない抵抗を容易且つ小型に
形成できるようになるとともに、温度特性の良い抵抗を
使用して電気的特性の温度依存性の少ない回路を容易に
形成できるようになる。
り、抵抗値の温度依存性の少ない抵抗を容易且つ小型に
形成できるようになるとともに、温度特性の良い抵抗を
使用して電気的特性の温度依存性の少ない回路を容易に
形成できるようになる。
【０００９】
【実施の形態】以下、本発明の実施の形態を図面を参照
しながら詳細に説明する。尚、本明細書では全図面を通
して同一または同様の部位には同一の符号を付すことに
より説明を簡略化するようにしている。また、以下の説
明では、抵抗素子等のフォトエッチング加工やイオン注
入は一般的な半導体技術を用いて行えば良いので詳細な
製造方法の説明は割愛している。更に、判り易くするた
めに、各図の同一の主要部には同じ斜線を施すとともに
各断面図での各層の厚みは模式的に示し、抵抗素子の形
成とともに形成されるトランジスタ等の回路素子は従来
の製造方法と変わりないので図示していない。
しながら詳細に説明する。尚、本明細書では全図面を通
して同一または同様の部位には同一の符号を付すことに
より説明を簡略化するようにしている。また、以下の説
明では、抵抗素子等のフォトエッチング加工やイオン注
入は一般的な半導体技術を用いて行えば良いので詳細な
製造方法の説明は割愛している。更に、判り易くするた
めに、各図の同一の主要部には同じ斜線を施すとともに
各断面図での各層の厚みは模式的に示し、抵抗素子の形
成とともに形成されるトランジスタ等の回路素子は従来
の製造方法と変わりないので図示していない。
【００１０】図１は本発明の半導体装置に形成された抵
抗を示し、図１（ａ）はその上面図を示し、図１（ｂ）
は図１（ａ）のＺ１−Ｚ１で切断したときの断面図を示
している。図１に示す抵抗は、Ｐ型（Ｐ+ ）の半導体基
板（ウェハ）１上に絶縁層としての酸化膜３ａを介して
リン（Ｐ）が添加された多結晶シリコン（以下「ポリシ
リコン」と称す）層がＣＶＤ法で積層されたあと、所定
の形状にフォトエッチング（「パターニング」ともい
う）されてポリシリコンによる抵抗素子２が形成されて
いる。そして、ソース及びドレインのイオン注入と同時
に、抵抗素子２の上部を開口するように形成されたレジ
スト膜を介して同図の２ａ及び２ｂで示す領域にＮ型の
不純物（Ｎ+ ）としてリン（Ｐ）をイオン注入し、更
に、同図の２ｂで示す範囲にＰ型の不純物（Ｐ+ ）とし
てボロン（Ｂ）を重複してイオン注入して所定抵抗値の
抵抗素子２が形成されている。
抗を示し、図１（ａ）はその上面図を示し、図１（ｂ）
は図１（ａ）のＺ１−Ｚ１で切断したときの断面図を示
している。図１に示す抵抗は、Ｐ型（Ｐ+ ）の半導体基
板（ウェハ）１上に絶縁層としての酸化膜３ａを介して
リン（Ｐ）が添加された多結晶シリコン（以下「ポリシ
リコン」と称す）層がＣＶＤ法で積層されたあと、所定
の形状にフォトエッチング（「パターニング」ともい
う）されてポリシリコンによる抵抗素子２が形成されて
いる。そして、ソース及びドレインのイオン注入と同時
に、抵抗素子２の上部を開口するように形成されたレジ
スト膜を介して同図の２ａ及び２ｂで示す領域にＮ型の
不純物（Ｎ+ ）としてリン（Ｐ）をイオン注入し、更
に、同図の２ｂで示す範囲にＰ型の不純物（Ｐ+ ）とし
てボロン（Ｂ）を重複してイオン注入して所定抵抗値の
抵抗素子２が形成されている。
【００１１】その後、抵抗素子２の上部に酸化膜３ｂが
更に積層され、抵抗素子２の両端付近にコンタクト孔４
が形成され、アルミニウムによる金属配線５が形成され
てそれぞれ図示しない他の回路素子に接続されている。
最後に、抵抗素子及び回路素子の上部を図示しない保護
膜で覆うことにより本発明の半導体装置が完成する。こ
のようにして形成された抵抗素子２の抵抗値は、図２に
示すような温度依存性を有することになる。即ち、単位
面積あたりの抵抗値（以下「シート抵抗値」と称し、単
位を「Ω／□」と記す）が約１００Ω／□のときを基準
にして基準値よりもシート抵抗が小さい程正の温度係数
が大きくなるとともに、基準値よりも大きい程負の温度
係数が大きくなるような温度依存性を有するようになる
ので、Ｎ型の不純物のみがイオン注入された第１の抵抗
領域（２ａ）はシート抵抗値が２０〜５０Ω／□程度と
小さいので正の温度係数を有するようになるとともに、
Ｎ型に加えてＰ型の不純物もイオン注入された第２の抵
抗領域（２ｂ）はシート抵抗値が数１００Ω／□程度と
高いので負の温度係数を有することになる。そして、第
１の抵抗領域の抵抗値を第２の抵抗領域の抵抗値よりも
大きく形成、例えば、各抵抗領域の抵抗値の比をＲ（２
ａ）：Ｒ（２ｂ）＝１４：１１程度の比に形成すれば、
容易に温度係数の殆ど無い抵抗を形成すことができるよ
うになる。また、拡散抵抗を用いていないので、印加さ
れる電圧によってその基板バイアス効果により抵抗値が
変化することもない。
更に積層され、抵抗素子２の両端付近にコンタクト孔４
が形成され、アルミニウムによる金属配線５が形成され
てそれぞれ図示しない他の回路素子に接続されている。
最後に、抵抗素子及び回路素子の上部を図示しない保護
膜で覆うことにより本発明の半導体装置が完成する。こ
のようにして形成された抵抗素子２の抵抗値は、図２に
示すような温度依存性を有することになる。即ち、単位
面積あたりの抵抗値（以下「シート抵抗値」と称し、単
位を「Ω／□」と記す）が約１００Ω／□のときを基準
にして基準値よりもシート抵抗が小さい程正の温度係数
が大きくなるとともに、基準値よりも大きい程負の温度
係数が大きくなるような温度依存性を有するようになる
ので、Ｎ型の不純物のみがイオン注入された第１の抵抗
領域（２ａ）はシート抵抗値が２０〜５０Ω／□程度と
小さいので正の温度係数を有するようになるとともに、
Ｎ型に加えてＰ型の不純物もイオン注入された第２の抵
抗領域（２ｂ）はシート抵抗値が数１００Ω／□程度と
高いので負の温度係数を有することになる。そして、第
１の抵抗領域の抵抗値を第２の抵抗領域の抵抗値よりも
大きく形成、例えば、各抵抗領域の抵抗値の比をＲ（２
ａ）：Ｒ（２ｂ）＝１４：１１程度の比に形成すれば、
容易に温度係数の殆ど無い抵抗を形成すことができるよ
うになる。また、拡散抵抗を用いていないので、印加さ
れる電圧によってその基板バイアス効果により抵抗値が
変化することもない。
【００１２】従って、この抵抗素子を温度依存性が気に
なるオペアンプ等のアナログ回路やデジタルアナログ変
換器のＲ−２Ｒ型等のラダー抵抗等に用いれば、容易に
回路の温度依存性や電圧依存性を改善することができる
ようになり、温度特性の良い回路を検討するための時間
を大幅に削減できたり、半導体チップの面積を容易に縮
小してチップ単価を低下できたりするようになる。
なるオペアンプ等のアナログ回路やデジタルアナログ変
換器のＲ−２Ｒ型等のラダー抵抗等に用いれば、容易に
回路の温度依存性や電圧依存性を改善することができる
ようになり、温度特性の良い回路を検討するための時間
を大幅に削減できたり、半導体チップの面積を容易に縮
小してチップ単価を低下できたりするようになる。
【００１３】図３は本発明の半導体装置に用いる他の抵
抗素子２′を示し、図１に示す抵抗素子２に加えて２種
類の抵抗領域の境界部に、境界領域での電気的特性を安
定させるためにコンタクト孔４及び他の素子につながら
ない金属配線５を形成した構成になっているだけで、そ
の他の形成方法及び特性は図１の場合と同様になってい
る。それでも、各抵抗素子間に距離を取らなくても良い
ので、従来の抵抗素子に比べて効率的に抵抗を配置する
ことが可能になっている。
抗素子２′を示し、図１に示す抵抗素子２に加えて２種
類の抵抗領域の境界部に、境界領域での電気的特性を安
定させるためにコンタクト孔４及び他の素子につながら
ない金属配線５を形成した構成になっているだけで、そ
の他の形成方法及び特性は図１の場合と同様になってい
る。それでも、各抵抗素子間に距離を取らなくても良い
ので、従来の抵抗素子に比べて効率的に抵抗を配置する
ことが可能になっている。
【００１４】尚、本発明は上述の実施形態のみに限定さ
れるものではなく、例えば、抵抗を２つ以上の複数の領
域に分けてイオン注入したり、更に多くの種類または他
の種類の不純物をイオン注入したりしても同様な効果を
得られるのは勿論のこと、半導体基板の種類や絶縁膜の
種類及びその形成方法、ポリシリコン層や金属配線層の
層数に係わらず同様に実施できる。また、デジタル回路
のポリシリコンによる配線も同様にして形成しても良
い。
れるものではなく、例えば、抵抗を２つ以上の複数の領
域に分けてイオン注入したり、更に多くの種類または他
の種類の不純物をイオン注入したりしても同様な効果を
得られるのは勿論のこと、半導体基板の種類や絶縁膜の
種類及びその形成方法、ポリシリコン層や金属配線層の
層数に係わらず同様に実施できる。また、デジタル回路
のポリシリコンによる配線も同様にして形成しても良
い。
【００１５】
【発明の効果】以上に詳細を説明したように本発明によ
れば、抵抗値の温度依存性の少ない抵抗素子を容易且つ
小型に形成できるようになるとともに、温度特性の良い
抵抗素子を使用して電気的特性の温度依存性の少ない回
路を容易に形成できるようになるので、温度特性の良い
オペアンプ回路やデジタルアナログ変換器等を有する小
型の半導体装置を容易に提供できるようになるという効
果がある。また、ポリシリコンによる配線に同様の方法
を用いるようにすれば、配線による遅延時間の温度依存
性を少なくすることができるようになるので、微妙なタ
イミングでの動作が少なくなり安定した動作を行えるよ
うになるという効果もある。
れば、抵抗値の温度依存性の少ない抵抗素子を容易且つ
小型に形成できるようになるとともに、温度特性の良い
抵抗素子を使用して電気的特性の温度依存性の少ない回
路を容易に形成できるようになるので、温度特性の良い
オペアンプ回路やデジタルアナログ変換器等を有する小
型の半導体装置を容易に提供できるようになるという効
果がある。また、ポリシリコンによる配線に同様の方法
を用いるようにすれば、配線による遅延時間の温度依存
性を少なくすることができるようになるので、微妙なタ
イミングでの動作が少なくなり安定した動作を行えるよ
うになるという効果もある。
【図１】 本発明の半導体装置に用いる抵抗素子を示す
説明図、
説明図、
【図２】 本発明の抵抗の温度依存特性を示す説明図、
【図３】 本発明の半導体装置に用いる他の抵抗素子を
示す説明図、
示す説明図、
【図４】 従来の抵抗素子を示す説明図である。
１ ：半導体基板 ２ ：抵抗素子 ２ａ ：第１の抵抗領域（正の温度特性を有する抵
抗） ２ｂ ：第２の抵抗領域（負の温度特性を有する抵
抗） ３ａ、３ｂ：酸化膜（絶縁層） ４ ：コンタクト孔（ホール） ５ ：金属配線（アルミニウム配線）
抗） ２ｂ ：第２の抵抗領域（負の温度特性を有する抵
抗） ３ａ、３ｂ：酸化膜（絶縁層） ４ ：コンタクト孔（ホール） ５ ：金属配線（アルミニウム配線）
Claims (3)
- 【請求項１】 ポリシリコン層を配線及び抵抗素子とし
て用いる半導体装置において、前記抵抗素子の少なくと
も一部には、第１の不純物がイオン注入された第１の抵
抗領域と第１の不純物及び第２の不純物がイオン注入さ
れた第２の抵抗領域とが連続して形成された抵抗素子を
有し、第１の不純物または第２の不純物の一方のみがイ
オン注入された抵抗素子に比べてその抵抗値の温度依存
性を小さくしたことを特徴とする半導体装置。 - 【請求項２】 前記抵抗素子の第１の不純物がイオン注
入された第１の抵抗領域の抵抗値を第１の不純物及び第
２の不純物がイオン注入された第２抵抗領域の抵抗値よ
りも大きく形成したことを特徴とする請求項１に記載の
半導体装置。 - 【請求項３】 第１の抵抗領域と第２の抵抗領域との境
界領域にコンタクト孔及び他の素子に接続されない金属
配線が形成されていることを特徴とする請求項１または
２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08068573A JP3113202B2 (ja) | 1996-03-25 | 1996-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08068573A JP3113202B2 (ja) | 1996-03-25 | 1996-03-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260588A true JPH09260588A (ja) | 1997-10-03 |
| JP3113202B2 JP3113202B2 (ja) | 2000-11-27 |
Family
ID=13377660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08068573A Expired - Fee Related JP3113202B2 (ja) | 1996-03-25 | 1996-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3113202B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246849A (ja) * | 2001-02-13 | 2002-08-30 | Mitsumi Electric Co Ltd | 温度特性設定方法及びそれを用いた増幅回路 |
| JP2005150321A (ja) * | 2003-11-14 | 2005-06-09 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007081530A (ja) * | 2005-09-12 | 2007-03-29 | Citizen Watch Co Ltd | 増幅回路及びそれを用いた物理量センサ |
-
1996
- 1996-03-25 JP JP08068573A patent/JP3113202B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246849A (ja) * | 2001-02-13 | 2002-08-30 | Mitsumi Electric Co Ltd | 温度特性設定方法及びそれを用いた増幅回路 |
| JP2005150321A (ja) * | 2003-11-14 | 2005-06-09 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007081530A (ja) * | 2005-09-12 | 2007-03-29 | Citizen Watch Co Ltd | 増幅回路及びそれを用いた物理量センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3113202B2 (ja) | 2000-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965220A (en) | Method of manufacturing a semiconductor integrated circuit device comprising an MOS transistor and a bipolar transistor | |
| US4377819A (en) | Semiconductor device | |
| JP3124473B2 (ja) | 半導体装置とその製造方法 | |
| JPS63141349A (ja) | 集積半導体回路とその製造方法 | |
| JPH0818011A (ja) | 半導体装置及びその製造方法 | |
| JP3113202B2 (ja) | 半導体装置 | |
| US5327000A (en) | Semiconductor device interconnected to analog IC driven by high voltage | |
| JP3539887B2 (ja) | 半導体装置及びその製造方法 | |
| US6376896B1 (en) | Semiconductor device having thin film resistor and method of manufacturing the same | |
| JPH06232345A (ja) | 半導体デバイスにおける静電破壊防止回路およびその形成方法 | |
| JPH09186295A (ja) | 半導体装置及びその製造方法 | |
| JPH0936310A (ja) | 半導体装置 | |
| JPS61150376A (ja) | 半導体装置 | |
| KR19990006808A (ko) | 고저항 소자를 갖는 반도체 장치 및 그 제조 방법 | |
| US4872045A (en) | Input protection device for C-MOS device | |
| JPH0621479A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3057846B2 (ja) | 半導体装置 | |
| JPS6241422B2 (ja) | ||
| JP2527044B2 (ja) | 集積回路装置用組込抵抗の製造方法 | |
| JP2000216254A (ja) | 半導体装置の製造方法 | |
| JPH09219494A (ja) | 半導体装置およびその製造方法 | |
| JPH0745732A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08125132A (ja) | 半導体装置 | |
| JPH09283706A (ja) | 半導体装置及びその製造方法 | |
| JP2000058755A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |