JPH0324056B2 - - Google Patents

Info

Publication number
JPH0324056B2
JPH0324056B2 JP55010359A JP1035980A JPH0324056B2 JP H0324056 B2 JPH0324056 B2 JP H0324056B2 JP 55010359 A JP55010359 A JP 55010359A JP 1035980 A JP1035980 A JP 1035980A JP H0324056 B2 JPH0324056 B2 JP H0324056B2
Authority
JP
Japan
Prior art keywords
layer
polycrystalline silicon
diffusion layer
polysilicon
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55010359A
Other languages
English (en)
Other versions
JPS56108243A (en
Inventor
Tooru Tsujiide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1035980A priority Critical patent/JPS56108243A/ja
Publication of JPS56108243A publication Critical patent/JPS56108243A/ja
Publication of JPH0324056B2 publication Critical patent/JPH0324056B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体集積回路装置にかかり、特に
MOS型トランジスタの動作時及び取り扱い時に
おける異常電圧による破壊を防止する入・出力保
護回路を備えたMOS型半導体集積回路装置に関
する。
MOS型トランジスタのゲート絶縁膜はきわめ
て薄い為、ゲート電極に印加される電圧が過大に
なると破壊され易い欠点を有している。とくに装
置に組み込まれる前に人体等に帯電した静電気に
より破壊される頻度が高い。つまり酸化膜の耐圧
は50〜100Vであり、普通に誘起される静電電圧
数k〜+数kVの静電気放電により簡単に破壊さ
れるか又破壊に至らないまでも耐圧劣化を引き起
こす。
このような問題を解決する為に種々の入力・出
力保護回路が報告されている。
一般に保護回路は、基板と逆導電型の不純物を
含む拡散層と放電の機能を有した回路との組合せ
により構成される。又これらの保護回路はボンデ
イングパツドと保護されるべきトランジスタ間に
設置される設計手法が採られており、ボンデイン
グパツドから延在するAlと拡散層を開口部を通
して接続しなければならない。
一方近年の集積回路の高密度化、高速化の進行
に伴ない拡散層は浅くなつてきている。すなわち
接合容量を小さくでき、短チヤンネルトランジス
タが可能となることから高速化が、又拡散層及び
チヤネル長が小さくなることから高集積化が可能
となる。
しかしながら、保護回路を構成している拡散層
Alの接続部においては、ボンデイングパツドに
印加された高電圧が直接拡散層にかかる為に、拡
散層がきわめて浅いと局所的な発熱がおこる。
Alが直接拡散層と接している場合、この発熱に
より合金反応がおこり接合は破壊される。すなわ
ち、境界部を介してAlがSiの中へ、又逆にSiが
Alの中へ置換する形で反応が起こるために発熱
量が大きくAlが接合位置より深く侵入すると、
拡散層は基板とシヨートしてしまう。これを避け
る為に、純粋なAlだけでなくSi入りのAlを用い
たりAl配線の下に自己整合型にポリシリコンを
設ける方法が提案されているが、上記の発熱がか
なりの温度になる為に拡散層のSiも置換されるこ
とが実際に報告されている。
一方最近の記憶装置には集積度を上げる為に2
層のポリシリコンが用いられている。すなわち1
トランジスタ1容量を基本メモリセルとしたダイ
ナミツク型記憶回路装置の場合は、一方のポリシ
リコンはゲート電極又は配線に他方はメモリセル
の容量部の電極に、またスタテイツク型記憶回路
装置の場合は一方がゲート電極又は配線に、他方
はメモリセルの負荷抵抗に用いられる。
従つて本発明の目的は、2層のポリシリコンを
上記の入出力部のAl配線(Si入りAl配線及びポ
リシリコン−Alの2層配線もAl配線とよぶ)と
拡散層の接続部に用いることにより、拡散層の発
熱による破壊を防止する構造を提供することにあ
る。
次に本発明の実施例の構造及びその製造の一方
法を説明する。第1図は本発明の一実施例であ
り、P型のSi基板101の1表面にフイールド酸
化膜102、ゲート絶縁膜103を設けたものを
出発基体とする(第1図a)。所定の位置のゲー
ト絶縁膜を除去したのち、5000Åの第1層目のポ
リシリコン104を成長し、リンを拡散すること
により拡散層105が形成される(第1図b)。
この拡散層は1μm以上の深さに設定する。一次
に第1層目のポリシリコンを選択的に除去し、
Asをイオン注入する。その後の熱処理により
0.5μmの深さを有するAsの不純物層106が形
成される。さらに気相成長SiO2107を全面に
成長し(第1図c)、開口部を設けたのち5000Å
の厚さの第2層目のポリシリコン108を設け
る。第2層目のポリシリコン108がメモリセル
の負荷抵抗に用いられる場合にはこの部分を除い
てリンを拡散する。その後リンガラス層109を
成長し(第1図d)、第2層目のポリシリコンと
Al配線110の接続をとる。111が入力用ト
ランジスタ、112が入力用トランジスタ111
を保護するための入力回路の抵抗拡散層部であ
る。一般にはこの拡散層にフイールドトランジス
タやゲートコントロールダイオードが接続される
が、ここでは省略した。113はボンデイングパ
ツド部でありAlにはボンデイング細線114が
接続されている。また本チツプ表面は気相成長
SiO2115で保護されている(第1図e)。図か
ら明らかなように入力保護用の拡散層はAl配線
とは2層のポリシリコンを介して接続されてお
り、かつ接続部の拡散層は深く形成されている。
本実施例を用いると、入力パツドに高電圧が印
加されてもAlと拡散層の合金反応は2層のポリ
シリコンで押さえられる。さらに拡散層が深くな
つており、これにより入力耐圧は一層大きくなる
ことが見い出された。
本実施例ではポリシリコンが2層の場合につい
て説明したが、内部素子領域に第3層目以上のポ
リシリコンが用いられている場合は、これらをさ
らに積層してもよい。
以上説明したように、本発明によれば高速・高
密度の特徴を損うことなく、入出力耐圧の十分大
きな信頼性の高いMOS型集積回路装置が実現可
能となつた。
【図面の簡単な説明】
第1図a乃至第1図eは本発明の実施例を説明
する為のMOS型集積回路装置の入力部を製造工
程順に示した断面図である。 尚、図において、101……P型Si基板、10
2……フイールド絶縁膜、103……ゲート絶縁
膜、104……第1層目のポリシリコン、105
……リン拡散層、106……Asイオン注入層、
107……気相成長SiO2、108……第2層目
のポリシリコン、109……リンガラス層、11
0……Al配線、114……ボンデイング細線、
115は表面保護用気相成長SiO2、111,1
12,113……各々入力トランジスタ部、入力
保護抵抗拡散層部、ボンデイングパツド部であ
る。

Claims (1)

    【特許請求の範囲】
  1. 1 入力又は出力保護回路と多結晶シリコンによ
    る抵抗素子を有する半導体集積回路装置におい
    て、前記保護回路の構成素子として使用され半導
    体基板に形成された不純物層の一部にボンデイン
    グパツドから延在せる金属導電層が、前記一部上
    において直接重なるように順次積層された2層以
    上の多結晶シリコン層を介して接続され、前記2
    層の一方の層の多結晶シリコン層は前記抵抗素子
    を形成する多結晶シリコン層と同一の層であり、
    前記ボンデイングパツドに加わる異常電圧により
    起り得る前記金属導電層と前記不純物層との合金
    反応を前記2層以上の多結晶シリコン層によつて
    抑制するようにしたことを特徴とする半導体集積
    回路装置。
JP1035980A 1980-01-31 1980-01-31 Semiconductor integrated circuit device Granted JPS56108243A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1035980A JPS56108243A (en) 1980-01-31 1980-01-31 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1035980A JPS56108243A (en) 1980-01-31 1980-01-31 Semiconductor integrated circuit device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP62007658A Division JPS63162A (ja) 1987-01-16 1987-01-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS56108243A JPS56108243A (en) 1981-08-27
JPH0324056B2 true JPH0324056B2 (ja) 1991-04-02

Family

ID=11747965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1035980A Granted JPS56108243A (en) 1980-01-31 1980-01-31 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPS56108243A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160634A (ja) * 1984-01-31 1985-08-22 Fujitsu Ltd 半導体装置
JPS61159750A (ja) * 1984-12-31 1986-07-19 Sony Corp 半導体装置及びその製造方法
JPS61273931A (ja) * 1985-05-10 1986-12-04 Mitsubishi Monsanto Chem Co 積層2軸延伸フイルムの製造方法
JPS63268258A (ja) * 1987-04-24 1988-11-04 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPS56108243A (en) 1981-08-27

Similar Documents

Publication Publication Date Title
JP4176342B2 (ja) 半導体装置およびそのレイアウト方法
US4688323A (en) Method for fabricating vertical MOSFETs
US4377819A (en) Semiconductor device
US4536947A (en) CMOS process for fabricating integrated circuits, particularly dynamic memory cells with storage capacitors
US4720737A (en) Semiconductor device having a protection circuit with lateral bipolar transistor
JPH0463546B2 (ja)
JP3590207B2 (ja) Mosキャパシタ
JPH0324056B2 (ja)
JPH02246264A (ja) 半導体装置およびその製造方法
JP2755619B2 (ja) 絶縁ゲート型半導体装置
US5327000A (en) Semiconductor device interconnected to analog IC driven by high voltage
JPH0376788B2 (ja)
US4702796A (en) Method for fabricting a semiconductor device
JP2702909B2 (ja) 半導体集積回路装置
JPS6237547B2 (ja)
JPS60136374A (ja) 半導体装置
EP0281032B1 (en) Semiconductor device comprising a field effect transistor
JPH0346980B2 (ja)
JPS60113967A (ja) 半導体装置の製造方法
EP0317133B1 (en) Semiconductor device for controlling supply voltage fluctuations
JPS61120459A (ja) 半導体集積回路装置の製造方法
JPH10154792A (ja) 半導体集積回路とその製造方法
JPH1174388A (ja) 半導体装置及びその製造方法
JPS61214557A (ja) 半導体集積回路装置の製造方法
JPH09260588A (ja) 半導体装置