JPS60113967A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体装置のプロセス
に適用して特に有効な技術に関するもので、例えば半導
体集積回路のプロセスにおけるイオン打込み技術に利用
して有効な技術に関する。

［背景技術］ 従来のバイポーラ集積回路におけるバイポーラトランジ
スタの一般的な形成方法とその構造は、例えば日経エレ
クトロニクス１９８１年９月２８日号（Ｎｏ。

２７４）　１２２頁において知られている。第１図はそ
のような公知のバイポーラトランジスタの一構成例を示
すものである。すなわち、このバイポーラトランジスタ
は、Ｐ型シリコンからなる半導体基板１上に、酸化膜を
形成してからこの酸化膜の適当な位置に埋込み拡散用パ
ターンの穴をあけ、この酸化膜をマスクとしてＮ型不純
物を熱拡散して部分的にＮ＋埋込層２を形成する。そし
て、酸化膜を除去してからチャンネルストッパ用のＰ＋
型拡散層３を形成し、その上に気相成長法によりＮ−型
エピタキシャル眉４を成長させ、表面に酸化膜（ＳｉＯ
２）５と窒化膜（Ｓｉ３Ｎ４）を形成する。

その後、ホトエツチングにより酸化膜５と窒化膜を部分
的に除去してこれをマスクとしてその部分に分離用の比
較的厚い酸化膜６を形成した後、窒化膜を取り除く。そ
れから、再び窒化膜等でマスクしてコレクタ領域の引上
げ口となる部分にリン等のＮ型不純物の選択熱拡散処理
を行なってＮ＋拡散領域７を形成し、また、Ｎ−型エピ
タキシャル層４には選択的にＰ型不純物を注入し熱拡散
させてＰ型ベース領域８を形成してから、このＰ型ベー
ス領域８の一部にＮ型不純物を注入し熱拡散させてＮ＋
型エミッタ領域９を形成する。これにより、ＮＰＮ型の
バイポーラトランジスタが形成されていた。

ところが、上記プロセスにおいては、エミッタ領域９の
形成の際に行なわれる大電流イオン打込みによってベー
ス領域８等の上の薄い酸化膜５が静電破壊されるおそれ
があった。つまりバイポーラ集積回路においては第１図
のように、ベース領域等の上の酸化膜５が素子間を分離
する酸化膜６に比べて非常に薄いため、その上に層間絶
縁膜やポリシリコン層が形成された場合、薄い酸化膜５
を誘電体とする寄生容量が厚い酸化膜６を誘電体とする
寄生容量よりも大きくなる。

そのため、イオン打込みによって酸化膜上にプラス電荷
がチャージされると、初めは電荷が均一に分布すると考
えられるので、Ｖ＝Ｑ／Ｃの式で示されるように、容量
Ｃの大きな薄い酸化膜５上の電位が、容量Ｃの小さな厚
い酸化膜６上の電位よりも低くなる。その結果、厚い酸
化膜上のプラス電荷がベース領域等の上の薄い酸化膜５
上に集まって酸化膜５に静電破壊耐圧以上の電圧が印加
されてしまい、酸化膜５が静電破壊されるおそれがあっ
た。

［発明の目的］ この発明の目的は、従来にない新規な効果を奏する半導
体装置の製造技術を提供することにある。

この発明の他の目的は、例えば半導体集積回路のプロセ
スに適用した場合に、イオン打込みによる拡散領域の形
成の際に半導体基板表面の薄い酸化膜が静電破壊される
のを防止することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要コ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、この発明は、例えば半導体集積回路のプロセ
スにおいてイオン打込みによって拡散領域を形成する場
合に、予め高融点金属からなるメタル層を形成しておき
このメタル層を介してイオン打込みを行なうことによっ
て、イオン打込みの際に酸化膜上にチャージされた電荷
をメタル層を通して完全に放出させ、これによって基板
表面上の薄い酸化膜が静電破壊されるのを防止するとい
う上記目的を達するものである。

［実施例］ 第２図〜第４図は、本発明をバイポーラ集積回路プロセ
スにおけるエミッタ領域となる拡散領域の形成に適用し
た場合の一実施例を製造工程順に示したものである。

この実施例では、Ｐ型シリコンのような半導体基板１の
主面にＮ＋埋込層２およびチャンネルストッパ用Ｐ＋型
拡散層３を形成して、その上にＮ−型エピタキシャル層
４および分離用酸化膜（Ｓｉ　０２　）６を形成してか
ら、コレクタの引上げ口となるＮ″−拡散領域７および
Ｐ型ベース領域８を形成して第２図に示すような構造を
得るまでの工程は従来と全く同じである。これについて
は、背景技術のところで既に説明したのでこれ以上言及
しない。

第２図の状態からは、特に制限されないが、この実施例
では基板表面にＣＶＤ法等によりポリシリコン（多結晶
シリコン）をデポジションして酸化膜５，６上にポリシ
リコン層１２を形成する。それから、このポリシリコン
層１２にひ素のようなＮ型不純物をイオン打込みによっ
て注入し、ポリシリコン層１２からの熱拡散によってＰ
型拡散領域８上にエミッタ領域となるＮ＋型拡散領域９
を形成するわけであるが、この実施例ではポリシリコン
層１２形成のためのポリシリコンデポジション後に、第
３図のごとく表面全体にタングステンやモリブデンのよ
うな高融点金属を蒸着またはデポジションさせて５００
人程真のメタル層１３を形成する。

しかる後、このメタル層１３を介して上記ポリシリコン
層１２に対しひ素のようなＮ型不純物を大電流イオン打
込みによって打ち込み、次に熱処理を施してポリシリコ
ン層１２からベース領域８内にＮ型不純物を拡散させて
、エミッタ領域となるＮ＋型拡散領域９を形成して第４
図の状態となる。

従って、」二記エミッタ形成のための大電流イオン打込
みの際に、表面に電荷がチャージされてもその電荷は、
ポリシリコン層１２上に形成されているメタル層１３を
通って、基板（ウェーハ）１のクランパー（図示省略）
等を経て外部に完全に放出される。そのため、従来のよ
うに電荷が電位の低い薄い酸化膜５上に集ってしまうこ
とがなくなり、酸化膜５の静電破壊が防止される。

しかも、上記のごとくポリシリコン層１２からの拡散に
よってエミッタ領域９が形成されるようにされているた
め、エミッタ領域のシャロー化（浅くすること）が可能
となりバイポーラトランジスタの性能も向上される。

なお第４図の状態の後は、先ず基板表面上の上記ポリシ
リコン層１２およびメタル層１３の不用な部分を、ホト
エツチングにより除去してエミッタ領域９上にのみポリ
シリコン層１２とメタル層１３が残るようにする。しか
る後、基板表面全体にＰＳＧ膜（リン・ケイ酸・ガラス
膜）１４をデポジションしてから、ベース、エミッタお
よびコレクタ領域へのコンタクトホールを形成する。そ
れから、アルミニウムを蒸着させてホトエツチングによ
り配線およびベース、エミッタおよびコレクタ電極１５
ａ、１５ｂ、１５ｃ等を形成した後、そ−の上にパッシ
ベーション膜１６をＣＶＤ法等により形成して第５図の
ような完成状態とされる。

上記のように、エミッタ領域９上にポリシリコン層１２
とメタル層１３が残されていると、アルミニウム等によ
るエミッタ電極１５ｂの形成の際にアロイピットによる
エミッタ・ベース間のＰＮ接合の破壊を防止することゝ
ができる。また、メタル層１３があるためアルミニウム
電極１．５　ｂとの接触抵抗が減少される。しかも、上
記実施例においテハ、メタル層１３の形成後に行なわれ
るエミッタ領域形成のための熱拡散処理によって、メタ
ル層１３とポリシリコン層１２との境界がシリサイド化
されるのでメタル層１３とポリシリコン層１２との間の
接触抵抗も減少される。

なお上記実施例では、エミッタ領域のシャロー化のため
ポリシリコン層１２からの拡散によってエミッタ領域９
が形成されるようにされているが、この発明はポリシリ
コン層１２からの拡散によってエミッタ領域９を形成し
ないで、直接ベース領域８の一部にイオン打込みを行な
ってエミッタ領域を形成する場合にも適用できるもので
ある。その場合には、イオン打込み前に行なわれるＰＳ
Ｇ膜の形成後に、エミッタ領域となる部分にコンタクト
ホールを形成してからＰＳＧ膜の表面全体にメタル層を
形成し、このメタル層を介してベース領域の一部にひ素
等をイオン打込みして拡散させることによりエミッタ領
域を形成するようにすればよい。

また、上記実施例では、エミッタ領域形成の際のイオン
打込みによる酸化膜の静電破壊の防止について説明した
が、この発明は例えばイオン打込みにより拡散抵抗を形
成する場合にも適用することができる。

さらに、上記実施例では、バイポーラ集積回路に適用さ
れたものが一例として示されているが、この発明はこれ
に限定されるものではない。例えば、絶縁ゲート型電界
効果トランジスタで構成された集積回路においては、グ
ー１〜電極および配線としてポリシリコンを用いるプロ
セスが提案されているが、その場合ポリシリコンに対し
これを低抵抗化するためイオン打込みを行なう。このイ
オン打込みの際にポリシリコンに電荷がチャージされて
絶縁ゲート型電界効果１−ランジスタが形成される部分
のゲート酸化膜が静電破壊されるおそれがあるが、上記
実施例と同様にしてゲート電極用のポリシリコン層の上
に予めメタル層を形成しておいて、このメタル層を介し
てイオン打込みを行なうことによってゲート酸化膜の静
電破壊を防止することができる。

［効果］ 半導体集積回路のプロセスにおいて、例えばエミッタ領
域の形成のためのイオン打込みのような大電流イオン打
込みの前に、高融点金属からなるメタル層を形成し、こ
のメタル層を介してイオン打込みを行なうようにしたの
で、イオン打込みの際に基板表面にチャージされた電荷
がメタル層を通って完全に放出されるという作用によっ
て、基板表面の薄い酸化膜が静電破壊されるのを防止す
ることができ、その結果半導体集積回路の歩留まりが向
上するという効果がにる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなり１゜ ［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体集積回路に適
用した場合について説明したが、この発明はイオン打込
み特に大電流イオン打込みを行なう工程を含むすべての
プロセスに適用できるものである。

【図面の簡単な説明】

第１図は、従来の半導体集積回路におけるバイポーラト
ランジスタの構成例を示す断面図、第２図〜第５図は、
本発明をバイポーラ集積回路のプロセスに適用した場合
の一実施例を工程順に示したものである。 ■・・・・半導体基板、　２・・・・Ｎ十埋込層、　４
・。 ・・Ｎ−エピタキシャル層、　５，６・・・・酸化膜、
８・・・・Ｐ型拡散領域（ベース領域）、　９・・・・
Ｎ“型拡散領域（エミッタ領域）、１２・・・・ポリシ
リコン層、１３・・・・メタル層。 第　１　図 第　２　図 第　３　図 第　４　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の一主面に比較的厚い酸化膜を形成して
   素子が形成される活性領域間の分離を行ない、かつ該活
   性領域の表面には薄い酸化膜を形成するとともに、これ
   らの酸化膜形成工程後にイオン打込み工程を有する半導
   体装置の製造方法であって、上記イオン打込みの工程前
   に基板表面全体に高融点金属からなるメタル層を形成し
   た後にイオン打込みを行なうようにしたことを特徴とす
   る半導体装置の製造方法。 ２、半導体基板の一主面に比較的厚い酸化膜を形成して
   素子が形成される活性領域間の分離を行なうとともに、
   該活性領域の表面には薄い酸化膜を形成しこの酸化膜を
   介してイオン打込みを行なって拡散領域を形成するよう
   にした半導体装置の製造方法であって、上記イオン打込
   みの前に基板表面全体に高融点金属からなるメタル層を
   形成し、しかる後このメタル層を介して上記拡散領域形
   成のためのイオン打込みを行なうようにしたことを特徴
   とする特許請求の範囲第１項記載の半導体装置の製造方
   法。 ３、上記厚い酸化膜によって分離された活性領域にバイ
   ポーラトランジスタのベース領域となる拡散領域を形成
   した後、半導体基板表面の酸化膜上にポリシリコン層を
   形成し、しかる後上記ポリシリコン層の」二に上記メタ
   ル層を形成してからこのメタル層を介して上記ポリシリ
   コン層に対しイオン打込みを行ない、該ポリシリコン層
   −からの拡散によってエミッタ領域となる拡散領域を形
   成するようにしたことを特徴とする特許請求の範囲第１
   項または第２項記載の半導体装置の製造方法。