JPS60171738A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術に関し、例えば半導体集積回路
装置における電源線の形成に利用して、有効な技術に関
する。

［背景技術］ 従来、半導体集積回路における素子間の分離法として、
拡散層を用いた接合分離法と基板表面のＬＯＧＯ８と呼
ばれる選択酸化膜を利用した酸化膜分離法が行なわれて
いる。ところが、これらの分離法では、素子分離領域の
幅が比較的大きくされてしまい、素子を微細化して行く
に従って素子分離領域の占める割合が大きくなり、ＬＳ
Ｉ（大規模集積回路）の高密度化を図る上での障害とな
る。そこで本出願人は、素子分離領域となる部分を削っ
てＵ字状の溝を形成し、この溝の内側に酸化膜を形成し
てから溝の中をポリシリコン（多結晶シリコン）のよう
な誘電体で埋めることによって素子分離領域とするＵ溝
分離法と称する分離技術を提案した（特願昭５７−１６
８３５５号）。

上記先願発明は、Ｐ型半導体基板ｌ上にＮ＋型埋込層２
およびＮ−型エピタキシャル層３を形成した後、方向性
のエツチングによりＮ＋型埋込層２を突き抜けるように
溝４を形成する。その後。

熱酸化により基板表面および溝４の内側に酸化膜（Ｓｉ
０２膜）等の絶縁膜５を形成する。それから、ＣＶＤ法
でポリシリコンロを厚く堆積させて溝４を埋めた後、公
知の技術により、素子領域内にＮ型コレクタ引上げ領域
７、Ｐ型ベース領域８、Ｎ型エミッタ領域９を形成して
から、保護膜１１に開口したコンタクトホール１２を介
してアルミニウム電極１３を接続するというものである
（第１図参照）。

ところが、下記のような問題点があることが本発明者に
よって明らかにされた。すなわち、上記のようなＵ溝分
離法においては、溝４内にポリシリコンのような導電体
が充填されているため、プロセスの途中で溝４内のポリ
シリコン中に電荷が蓄積されたり、時間が経過するうち
にポリシリコンロを囲繞する絶縁膜の欠陥から電荷が侵
入するおそれがある。このようにして、溝４内のポリシ
リコンロ中に負の電荷が蓄積されて電位が下がると、第
１図に破線Ａで示すように、Ｕ溝分離領域ＩＯと接する
コレクタ領域内に反転層が形成されて、Ｐ型ベース領域
８がＵ溝分離領域１０に沿って延びたような形になる。

そのため、ベースと３２１９５間の接合容量が増加し、
トランジスタの動作速度が遅くなってしまう。

また、半導体基板１上に第２図に示すようにＵ溝分離領
域１０で分離された横型のＰＮＰトランジスタを形成し
た場合、Ｕ溝分離領域ｌＯ内のポリシリコンに負の電荷
が蓄積されると、Ｕ溝分離領域ｌＯと接するＮ型ベース
領域８′の両側部に破線Ｂのごとく反転層が形成され、
Ｐ型コレクタ領域７′とエミッタ領域９′とが寄生ＭＯ
８効果によって導通されてしまう。

そこで、Ｕ溝分離領域内のポリシリコンをある一定の電
位に固定させることにより、ポリシリコンに負の電荷が
蓄積して電位が下がらないようにすることを考えた。し
かしながら、Ｕ溝分離領域の幅はかなり狭いので、マス
クの位置合せ精度およびリソグラフィ技術による加工精
度との関係で。

狭いＵ溝分離領域内のポリシリコンの表面に正確にコン
タクトホールを形成し、ポリシリコンとこれに電位を与
えるための配線のみを互いに接触させることはかなり困
難であることが分かった。

［発明の目的］ この発明の目的は、Ｕ溝分離法が適用された半導体集積
回路装置において、半導体基板の主面に形成される縦形
トランジスタのベース・コレクタ間の寄生容量を低減さ
せるとともに、横形トランジスタのエミッタ・コレクタ
間の導通を防止する技術を提供することにある。

この発明の他の目的は、Ｕ溝分離法が適用された半導体
集積回路装置において、Ｕ溝分離領域内の導電体に対し
、その電位を固定させるための配線を周囲の半導体素子
に悪影響を与えることなく、確実に接触させることがで
きるようにする技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附側面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、Ｕ溝分離領域内の導電体に配線を接触させで
ある一定の電位を与えることによって電位を固定させて
、Ｕ溝分離領域内の導電体の電位を変動させないように
し、これによってＵ溝分離領域の周囲に反転層が形成さ
れに＜＜シ、半導体基板の主面に形成される縦形トラン
ジスタのベース・コレクタ間の寄生容量を低減させると
ともに。

横形トランジスタのエミッタ・コレクタ間の導通を防止
するという上記目的を達成するものである１また、Ｕ溝
分離領域の上部からその外側に亘って、内部の導電体に
所定の電位を与える配線との接触を図るためのコンタク
トホールを形成するとともに、導電体に与える電位との
関係でＵ溝分離領域周囲の構造を変えることによって１
周辺の素子に悪影響を与えることなく確実にＵ溝内の導
電体とこれに電位を与える配線とを接触させるという上
記目的を達成するものである。

［実施例１］ 第３図には、本発明をバイポーラ集積回路に適用した場
合の第１の実施例が示されている。

この実施例では、シリコンのようなＰ型半導体基板ｌ上
にＮ＋型埋込層２が形成され、その上に気相成長法によ
りＮ−型エピタキシャル層３が形成され、さらにこのエ
ピタキシャル層３およびＮ−１壁埋込層２を貫通するよ
うにＵ溝４が形成されている。また、このＵ溝４の内側
には酸化膜５が形成され、その内側にはポリシリコンロ
が充填され、かつポリシリコンロの表面に酸化膜１５が
形成されることにより、Ｕ溝分離領域１０が形成されて
いる。

さらに、このＵ溝分離領域１０によって分離された不活
性領域のエピタキシャル層３上には、酸化膜（Ｓｉ０２
膜）１５および窒化膜（Ｓｉ３Ｎ４膜）１６が形成され
、その上にはＰＳＧ膜のような保護膜１１が形成されて
いる。

そして、保護膜１１、窒化膜１６および酸化膜１５には
、Ｕ溝分離領域１０上の一部からエピタキシャル層３上
の一部にかけてコンタクトホール１２が形成されており
、このコンタクトホール１２の内側にアルミ配線１３が
形成され、上記Ｕ溝分離領域１０内のポリシリコンロの
表面およびエピタキシャル層３の表面に接触されている
。

この実施例では、上記アルミ配線１３がグランドレベル
のような回路の最も高い電源電圧Ｖｃｃに接続されるこ
とにより、Ｕ溝内のポリシリコンロの電位がグランドレ
ベルに固定されるようにされている。

なお、特に制限されないが、第３図においてＵ溝分離領
域１０．１０によって囲まれた不活性領域の外側のエピ
タキシャル層３には、バイポーラトランジスタのコレク
タ領域７やベース領域８等が形成され、活性領域とされ
ている。

このようにＵ溝分離領域１０上から不活性領域のエピタ
キシャル層３上にかけて形成されたコンタクトホール１
２にて、グランドに接続された配線１３とポリシリコン
ロとが接触される構造は、半導体基板上に互いに連続し
て形成されているＵ溝分離領域に対して各々一つずつ形
成される。これによって、すべてのＵ溝分離領域１０内
のポリシリコンロの電位は、グランドレベルに固定され
るようにされている。

その結果、Ｕ溝分離領域１０に接触する活性領域のＮ−
型エピタキシャル層３内に反転層が形成されなくなり、
縦型ＮＰＮトランジスタではエピタキシャル層３上に形
成されたＰ型ベース領域８が分離領域に沿って延びるよ
うなことがなくなコて、ベース・コレクタ間の寄生容量
が減少され、トランジスタの動作速度が向上される。

また、半導体基板１の主面に形成されたＵ溝分離領域１
０によって分離された活性領域（Ｎ−型エピタキシャル
層３）に形成された横型ＰＮＰトランジスタにおいては
、Ｕ溝分離領域に接するＮ型ベース領域８′の両側部に
反転層が形成されなくなることによ−って、寄生ＭＯ３
効果によるコレクタとエミッタ間の導通が防止される。

さらに、上記実施例では、Ｕ溝分離領域１０上からエピ
タキシャル層３上にかけて大きく形成されたコンタクト
ホール１２によってＵ溝内のポリシリコンロと配線１３
との接触がなされるようにされているので、例えば、２
μｒｎのようなプロセスの最小寸法に形成されたＵ溝４
内のこれよりも幅の狭いポリシリコンロに対して、確実
に配線１３を接触させることができる。

しかも、この実施例では、配線１３によってポリシリコ
ンロをグランドレベルのような回路の最も高い電位に固
定しているので、配線１３と不活性領域のＮ−型エピタ
キシャル層３とが接触されても、周囲の活性領域に形成
されている１−ランジスタのような素子に何ら悪影響を
与えることがない。

［実施例２］ 第４図には、Ｕ溝分離領域内のポリシリコンをエピタキ
シャル層の電位よりも低い電位に固定する場合の実施例
が示されている。

この実施例では、第１の実施例を示す第３図において、
ポリシリコンロの電位を与える配線１３と接触されるエ
ピタキシャル層３の表面に予めイオン打込み等により、
Ｐ＋拡散層１８が形成されている。

そのため、この実施例によればＵ溝４内のポリシリコン
ロにグランドレベルよりも低い一定の電位を与えるよう
にすることによって、ポリシリコンロの電位がエピタキ
シャル層３の電位よりも低くなったとしても、ポリシリ
コンロの電位とエピタキシャル層３の電位とがＰ＋拡散
層１８によって分離される。そのため、ポリシリコンロ
の電位をエピタキシャル層３よりも低い電位に固定させ
ることが可能となる。

上記Ｐ＋拡散層１８は、活性領域に形成されるＮＰＩｌ
トランジスタのＰ型ベース領域８と同時に形成すれば、
プロセスを全く変更することなく形成することができる
。

なお、上記第１および第２の実施例において、Ｕ溝内の
ポリシリコンロとあるみ配線１３とを接触させるために
形成される比較的大きなコンタクトホール１２によって
配線１３と接触されるようになる不活性領域のエピタキ
シャル層３は、半導体基板上の適当な位置に積極的に設
けてもよい。

ただし、通常の半導体集積回路装置においては、半導体
基板の上に回路を構成する素子が隙間なくびっしりと配
設されるわけでなく、結晶欠陥を避けたりするため、余
分な不活性領域や配線領域となる不活性領域が設けられ
ることが多い。

そこで、そのような不活性領域を利用してポリシリコン
ロの電位を与える配線のコンタクトホールを形成するよ
うにすれば、チップサイズを増大させることもない。

［実施例３］ 第５図〜第８図には、本発明の第３の実施例が製造工程
順に示されている。

この実施例によると、先ず公知のバイポーラ集積回路の
プロセスによって、半導体基板１上に酸化膜等をマスク
にしてＮ＋型埋込層２が形成され、その上にＮ−型エピ
タキシャル層３が気相成長されてから、その表面に酸化
膜あるいは酸化膜と窒化膜のような絶縁膜２１を形成し
、これをマスクとして第５図に示すように、Ｎ＋型埋込
層２を貫通し、Ｐ型基板１まで達するようなＵ溝４が形
成される。

その後、Ｕ溝４内にボロン等のイオン打込みを行なって
拡散させることによりチャンネルストッパ層２２が形成
されてから、Ｕ溝４の内側に酸化膜のような絶縁膜５が
形成される。そして、このＵ溝４の内側にＣＶＤ法によ
りポリシリコンロがデポジションされ、ドライエツチン
グにより平坦化されることにより、第６図の状態となる
。

その後、エピタキシャル層３表面の絶縁膜２１を除去し
てから、熱酸化によりエピタキシャル層３の表面とポリ
シリコンロの表面に酸化膜１５と窒化膜１Ｇを形成し、
窒化膜１Ｇに穴をあけ、これをマスクとして酸化膜１５
の上からＰ型不純物のイオン打込みを行なうことにより
、Ｐ型ベース領域８が形成される。それがら、エミッタ
およびコレクタ引上げ口となる部分にコンタクトボール
１２ａ、１２ｂが形成されるわけであるが、このとき、
コレクタ引上げ口が形成される部分では、コレクタ引上
げ口からこれに接するＵ溝分離領域ｌＯ上にかけてコン
タクトホール１２ｂが形成され、第７図の状態となる。

次に、ＣＶＤ法によりポリシリコン層が全面的に形成さ
れてから、このポリシリコン層にイオン打込みによって
ひ素のようなＮ型不純物がドープされる。しかる後、ホ
トエツチングによりエミッタ領域およびコレクタ引上げ
口となる部分の上にのみポリシリコンが残るように除去
することにょリ、ポリシリコン電極２３ａ、２３ｂが形
成される６′、それから、ホトレジストをマスクにして
ポリシリコン電極２３ｂに対してのみリンのようなＮ型
不純物をドープしてから熱処理を施すことにより、ポリ
シリコン電極２３ｂ、２３ｂからの不純物拡散によって
Ｎ型コレクタ引上げ領域７およびＮ型エミッタ領域９が
形成される。この場合、ひ素に比べてリンの方が拡散速
度が速いのでエミッタ領域９に比べて深いコレクタ引上
げ領域７が形成される。

その後、ＰＳＧ膜のような保護膜１１を全面的にデポジ
ションしてからコンタクトホールを形成し、その上にア
ルミニウムを蒸着してホトエツチングにより不用な部分
を除去することにより、アルミ電極１３ａ〜１３ｃを形
成して第８図の状態となる。

なお、第８図の状態の後は、アルミ電極１３ａ〜１２ｃ
上に全面的にファイナルパッシベーション膜を形成する
ことにより完成状態とされる。

第８図に示すような構造によれば、コレクタ引上げ領域
７上からＵ溝分離領域１０上にかけてコンタクトホール
１２が形成されているので、Ｕ溝分離領域１０内のポリ
シリコンロの電位は１図示されているＮＰＮトランジス
タのコレクタと同じ電位にされることになる。しかして
バイポーラトランジスタからなる集積回路においては、
エミッタ・フォロワを構成する一トランジスタのように
コレクタが回路の最も高い電源電圧Ｖｃｃに接続される
ものがある。従って、そのようなトランジスタに対して
第８図に示すような構造を適用すると、Ｕ溝分離領域１
０内のポリシリコンロの電位は電源電圧Ｖｃｃに固定さ
れる。そのため、Ｕ溝分離領域１０に接するＮ−型エビ
タキシャルＪｌ！！３内に反転層が形成されなくなり、
第１の実施例と同じような効果が得られる。しかも、こ
の実施例によれば、第１の実施例のように不活性領域を
設けてやる必要がなくなる。

また、この実施例によれば、アルミ電極１３ｂをＵ溝分
離領域１０の上に一部が重なるように形成しなくても、
アルミ電極１３ｂをポリシリコン電極２３ｂを介してポ
リシリコンロと導通させることができるので、配線のレ
イアウト設計が容易となるという利点がある。

さらに、上記第１〜第３の実施例が適用されると、Ｕ溝
分離領域１０内のポリシリコンロの電位が安定され、そ
の外側に反転層が形成されにくくなるため、Ｕ溝４の内
側に形成される絶縁膜５の厚みを薄くすることができる
ようになる。すなわち、Ｕ溝内のポリシリコンの電位が
固定されていない場合には、負の電荷によってポリシリ
コンがチャージアップされることにより電位が上がって
も反転層が形成されないようにするには、絶縁膜５を厚
くして寄生ＭＯ８のしきい値電圧を高くしてやる必要が
あった。

ところが１本発明が適用されることにより、Ｕ溝４の内
側の絶縁膜５を薄くできるので、例えばエピタキシャル
層３の４面に形成する酸化膜（２１）と同時に絶縁膜５
を形成することができるようになり、プロセスが簡単に
なるという利点がある。また、絶縁膜５が薄くなればそ
の形成に伴なう周辺のシリコン結晶内への格子欠陥等の
発生を抑えることができるようになる。

［効果］ （ｔ）Ｕ溝分離領域内の導電体に配線を接触させである
一定の電位を与えることによって電位を固定させるよう
にしたので、Ｕ溝分離領域内の導電体の電位が変動され
ないようになり、これによってＵ溝分離領域の周囲に反
転層が形成されにくくなるという作用により、半導体基
板の主面上に形成される縦形トランジスタのベース・コ
レクタ間の寄生容量が低減されるとともに、横形トラン
ジスタのエミッタ・コレクタ間の導通が防止されるとい
う効果がある。

（２）Ｕ溝分離領域の上部からその外側に亘って、内部
の導電体に所定の電位を与える配線との接触を図るため
のコンタクトホールを形成するとともに、導電体に与え
る電位との関係でＵ溝分離領域周囲の構造を変えるよう
にしたので、Ｕ溝分離領域内の導電体の電位が変動され
ないようになり、これによってＵ溝分離領域の周囲に反
転層が形成されにくくなるという作用により、周辺の素
子に悪影響を与えることなく確実にＵ溝内の導電体とこ
れに電位を与える配線とを接触させること−ができると
いう効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、分離用の溝の内
側に充填される物質はポリシリコンに限定されず他の導
電体であってもよい。また、溝の内側に形成される絶縁
膜は酸化膜のみでなく、酸化膜と窒化膜の二層あるいは
三層構造であってもよい。さらに、溝の形状は、Ｕ字状
に限定されるものでなく、７字状であってもよい。さら
に、第３の実施例においては、ポリシリコン電極を必ず
しも設ける必要がなく、アルミ配線を直接接触させるよ
うにしてもよい。

［利用分野］ この発明は、バイポーラ集積回路におけるバイポーラト
ランジスタ間の分離領域のみでなく、Ｕ溝分離法が適用
されたＭＯ３集積回路等にも利用できるものである。

【図面の簡単な説明】

第１図は、Ｕ溝分離法を適用した先願の半導体装置にお
けるバイポーラトランジスタおよびその素子間分離領域
の構成例を示す断面図、第２図は、横形トランジスタの
構成例を示す平面図、 第３図は、本発明をバイポーラ集積回路に適用した場合
の第１の実施例を示す断面図、第４図は、同じくその第
２の実施例を示す断面図、 第５図〜第８図は、第３の実施例を製造工程順に示す断
面図である。 ■・・・・半導体基板、２・・・・Ｎ＋型埋込層、３・
・・・Ｎ−型エピタキシャル層、４・・・・分離用溝（
Ｕ溝）、５・・・・絶縁膜、６・・・・導電体（ポリシ
リコン）、７・・・・コレクタ引上げ領域、８・・・・
ベース領域、９・・・・エミッタ領域、１０・・・・Ｕ
溝分離領域、１１・・・・保護膜、１２．１２ａ。 １２ｂ・・・・コンタクトホール、１３・・・・アルミ
配線、１’３ａ、１３ｂ、１３ｃｍ・・アルミ電極。 １５・・・・酸化膜、１６・・・・窒化膜、１８・・・
・拡散層、２１・・・・絶縁膜、２２・・・・チャンネ
ルストッパ層、２３ａ、２３ｂ・・・・ポリシリコン電
極・ 第　１　図 第　２　図 第　３　図 第　４　図 第　５　図 第　６　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面に形成される素子の活性領域間に
   溝を掘って内側に絶縁膜を形成してから導電体を充填し
   、表面に絶縁膜を形成することにより１分離領域が形成
   されてなる半導体装置において、上記導電体の表面の絶
   縁膜の一部に開口部が形成され、この関口部を介して上
   記導電体が配線もしくは電極と接触され、所定の電位に
   固定されるようにされてなることを特徴とする半導体装
   置。 ２、上記開口部が、上記溝内に充填された導電体の上部
   から分離領域の外側の不活性領域の表面にかけて形成さ
   れていることを特徴とする特許請求の範囲第１項記載の
   半導体装置。 ３、上記開口部が形成された分離領域外側の不活性領域
   の表面には、基体と異なる導電型の拡散層が形成され、
   この拡散層および上記溝内の導電体に対し配線もしくは
   電極が接触されてなることを特徴とする特許請求の範囲
   第２項記載の半導体装置。 ４、上記開口部が、上記溝内に充填された導電体の上部
   から分離領域の外側に形成された半導体素子の一定の電
   位が印加されている拡散領域の表面にかけて形成されて
   いることを特徴とする特許請求の範囲第１項記載へ半導
   体装置。 ５、上記半導体素子の拡散領域がバイポーラトランジス
   タのコレクタ領域であることを特徴する特許請求の範囲
   第４項記載の半導体装置。