JPH0621365A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JPH0621365A JPH0621365A JP4192690A JP19269092A JPH0621365A JP H0621365 A JPH0621365 A JP H0621365A JP 4192690 A JP4192690 A JP 4192690A JP 19269092 A JP19269092 A JP 19269092A JP H0621365 A JPH0621365 A JP H0621365A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- epitaxial growth
- growth layer
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体基板のＧＮＤ電位を取り易くし、半導
体基板の抵抗が小さくチップ面積が十分縮小される半導
体集積回路装置の構造およびその製造方法を提供する。 【構成】 Ｐ型シリコン半導体基板１にＰ型高濃度不純
物拡散領域２を形成し、この上にＰ型エピタキシャル成
長層３及びＮ型エピタキシャル成長層４を順次成長さ
せ、その表面からＰ型領域２に達するＰ型高濃度不純物
拡散領域５を形成してこの表面にＧＮＤ電位の電極８を
取付ける。基板の抵抗が減少する。
体基板の抵抗が小さくチップ面積が十分縮小される半導
体集積回路装置の構造およびその製造方法を提供する。 【構成】 Ｐ型シリコン半導体基板１にＰ型高濃度不純
物拡散領域２を形成し、この上にＰ型エピタキシャル成
長層３及びＮ型エピタキシャル成長層４を順次成長さ
せ、その表面からＰ型領域２に達するＰ型高濃度不純物
拡散領域５を形成してこの表面にＧＮＤ電位の電極８を
取付ける。基板の抵抗が減少する。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラ集積回路を
備えた半導体集積回路装置に係り、とくに、その半導体
集積回路装置に用いる抵抗を減少させた半導体基板の構
造及びその製造方法に関する。
備えた半導体集積回路装置に係り、とくに、その半導体
集積回路装置に用いる抵抗を減少させた半導体基板の構
造及びその製造方法に関する。
【０００２】
【従来の技術】従来、ＩＣやＬＳＩなどの半導体集積回
路装置において、トランジスタや抵抗などが半導体基板
を通して他の素子と相互干渉を持たないように、また、
半導体基板へのリ−クが生じないように素子分離領域を
形成することは、通常行われていることである。その素
子分離領域を形成する方法としては、主としてＰＮ接合
分離と誘電分離が知られている。ＰＮ接合分離は、半導
体基板中にＰＮ接合で囲まれた領域を形成する方式であ
る。誘電分離は、例えば、半導体基板のシリコン表面を
部分的に酸化して、他の素子と隔離された素子領域を形
成する方式であるが、近年のＬＳＩなどの微細化傾向に
応じて、半導体基板に形成した微細なトレンチに絶縁膜
を形成するトレンチアイソレ−ションが一般的になって
いる。ＰＮ接合分離の一般的な構造を有する半導体集積
回路装置の断面図を図８に示す。この半導体集積回路装
置が形成される半導体基板は、Ｐ型シリコン半導体基板
（以下、Ｐ型基板という）１とその上のＮ−型シリコン
エピタキシャル成長層（以下、Ｎ型エピタキシャル成長
層という）４から構成されている。このエピタキシャル
成長層４には、不純物濃度の高いＰ型高濃度不純物拡散
領域（以下、Ｐ＋拡散領域という）５を形成する。そし
て、このＰ型基板１とＰ＋拡散領域５とで囲まれる素子
領域を形成する。
路装置において、トランジスタや抵抗などが半導体基板
を通して他の素子と相互干渉を持たないように、また、
半導体基板へのリ−クが生じないように素子分離領域を
形成することは、通常行われていることである。その素
子分離領域を形成する方法としては、主としてＰＮ接合
分離と誘電分離が知られている。ＰＮ接合分離は、半導
体基板中にＰＮ接合で囲まれた領域を形成する方式であ
る。誘電分離は、例えば、半導体基板のシリコン表面を
部分的に酸化して、他の素子と隔離された素子領域を形
成する方式であるが、近年のＬＳＩなどの微細化傾向に
応じて、半導体基板に形成した微細なトレンチに絶縁膜
を形成するトレンチアイソレ−ションが一般的になって
いる。ＰＮ接合分離の一般的な構造を有する半導体集積
回路装置の断面図を図８に示す。この半導体集積回路装
置が形成される半導体基板は、Ｐ型シリコン半導体基板
（以下、Ｐ型基板という）１とその上のＮ−型シリコン
エピタキシャル成長層（以下、Ｎ型エピタキシャル成長
層という）４から構成されている。このエピタキシャル
成長層４には、不純物濃度の高いＰ型高濃度不純物拡散
領域（以下、Ｐ＋拡散領域という）５を形成する。そし
て、このＰ型基板１とＰ＋拡散領域５とで囲まれる素子
領域を形成する。
【０００３】この素子領域において、Ｐ型基板１とＮ型
エピタキシャル成長層４との間に形成するように、この
Ｐ型基板１にＮ型高濃度埋込み不純物拡散領域（Ｎ型埋
込み領域という）６を形成する。図では、１つの素子領
域に１つのＮ型埋込み領域を形成しているが、実際の半
導体基板には、多数の素子領域があり、それぞれに必要
に応じてＮ型埋込み領域が形成されている。この素子領
域にバイポ−ラトランジスタが形成される。Ｎ型エミッ
タ領域４１は、Ｎ型エピタキシャル成長層４の表面領域
に形成され、この領域を囲むようにＰ型ベ−ス領域４２
が形成されている。この両領域４１、４２から離れて高
濃度不純物濃度のＮ＋コレクタ領域４３が形成され、こ
の領域は、前記Ｎ型埋込み領域６に接続されるので、コ
レクタ領域は、このＮ型埋込み領域６まで延在してい
る。この半導体基板は、シリコン酸化膜などの絶縁膜７
によって被覆されており、この絶縁膜７は、シリコン窒
化膜７１によって被覆されている。素子分離領域である
Ｐ＋拡散領域５の表面を被覆している酸化膜７および窒
化膜７１などの絶縁膜を部分的に取去り、コンタクト孔
を形成してＰ＋拡散領域５を一部露出する。その後、例
えば、ＳｉもしくはＣｕなどを含むアルミニウム合金の
電極８を窒化膜７１上に形成し、コンタクト孔を通して
Ｐ＋拡散領域５と接続する。
エピタキシャル成長層４との間に形成するように、この
Ｐ型基板１にＮ型高濃度埋込み不純物拡散領域（Ｎ型埋
込み領域という）６を形成する。図では、１つの素子領
域に１つのＮ型埋込み領域を形成しているが、実際の半
導体基板には、多数の素子領域があり、それぞれに必要
に応じてＮ型埋込み領域が形成されている。この素子領
域にバイポ−ラトランジスタが形成される。Ｎ型エミッ
タ領域４１は、Ｎ型エピタキシャル成長層４の表面領域
に形成され、この領域を囲むようにＰ型ベ−ス領域４２
が形成されている。この両領域４１、４２から離れて高
濃度不純物濃度のＮ＋コレクタ領域４３が形成され、こ
の領域は、前記Ｎ型埋込み領域６に接続されるので、コ
レクタ領域は、このＮ型埋込み領域６まで延在してい
る。この半導体基板は、シリコン酸化膜などの絶縁膜７
によって被覆されており、この絶縁膜７は、シリコン窒
化膜７１によって被覆されている。素子分離領域である
Ｐ＋拡散領域５の表面を被覆している酸化膜７および窒
化膜７１などの絶縁膜を部分的に取去り、コンタクト孔
を形成してＰ＋拡散領域５を一部露出する。その後、例
えば、ＳｉもしくはＣｕなどを含むアルミニウム合金の
電極８を窒化膜７１上に形成し、コンタクト孔を通して
Ｐ＋拡散領域５と接続する。
【０００４】シリコンとアルミニウムとが直接接触する
とコンタクト抵抗が増加するので、電極８とＰ＋拡散領
域５の間に、接合破壊をもたらすＡｌとＳｉとの合金化
反応を抑え、半導体基板へのオ−ミックコンタクト形成
に役立つバリアメタルを介在させることもある。バリア
メタルとしては、Ｗ、Ｍｏのような高融点金属やそのシ
リサイド、ＴｉＮのような化合物などが用いられる。つ
いで、エミッタ領域４１、ベ−ス領域４２、コレクタ領
域４３なども部分的に露出し、これら領域と電気的に接
続するエミッタ電極８１、ベ−ス電極８２およびコレク
タ電極８３を窒化膜７１上に形成する。電極材料は、前
記電極８と同じ材料を用いても良く、また、前記バリア
メタルを用いることも可能である。寄生対策のためにＰ
Ｎ接合分離から電極配線を用いてＧＮＤ電位にしている
が、電極配線は、必要最小限に抑えられるために全ての
ＰＮ接合分離に形成できない。この図９の素子は、ＰＮ
接合分離領域であるＰ＋拡散領域５にＧＮＤ電位の電極
８を接続している。図９は従来のトレンチアイソレ−シ
ョンを用いた素子分離構造を有する半導体集積回路装置
の断面図を示す。図８では、素子分離領域は、Ｐ＋拡散
領域５を素子分離領域とし、このＰ＋拡散領域５には、
Ｐ型基板１を表面からＧＮＤ電位にするための電極を形
成している。しかし、この図の従来例では、Ｐ＋拡散領
域５は、ＧＮＤ電位の電極を設けてはいるが、素子分離
領域としては用いてはいない。
とコンタクト抵抗が増加するので、電極８とＰ＋拡散領
域５の間に、接合破壊をもたらすＡｌとＳｉとの合金化
反応を抑え、半導体基板へのオ−ミックコンタクト形成
に役立つバリアメタルを介在させることもある。バリア
メタルとしては、Ｗ、Ｍｏのような高融点金属やそのシ
リサイド、ＴｉＮのような化合物などが用いられる。つ
いで、エミッタ領域４１、ベ−ス領域４２、コレクタ領
域４３なども部分的に露出し、これら領域と電気的に接
続するエミッタ電極８１、ベ−ス電極８２およびコレク
タ電極８３を窒化膜７１上に形成する。電極材料は、前
記電極８と同じ材料を用いても良く、また、前記バリア
メタルを用いることも可能である。寄生対策のためにＰ
Ｎ接合分離から電極配線を用いてＧＮＤ電位にしている
が、電極配線は、必要最小限に抑えられるために全ての
ＰＮ接合分離に形成できない。この図９の素子は、ＰＮ
接合分離領域であるＰ＋拡散領域５にＧＮＤ電位の電極
８を接続している。図９は従来のトレンチアイソレ−シ
ョンを用いた素子分離構造を有する半導体集積回路装置
の断面図を示す。図８では、素子分離領域は、Ｐ＋拡散
領域５を素子分離領域とし、このＰ＋拡散領域５には、
Ｐ型基板１を表面からＧＮＤ電位にするための電極を形
成している。しかし、この図の従来例では、Ｐ＋拡散領
域５は、ＧＮＤ電位の電極を設けてはいるが、素子分離
領域としては用いてはいない。
【０００５】素子分離には、トレンチ９を用いている。
トレンチ９は、Ｎ型埋込み領域６の底部より深く掘下げ
られており、その内部には、ポリシリコン９１が充填さ
れている。そして、トレンチ側壁には、シリコン酸化膜
９２が形成される。素子領域は、このトレンチ９とＰ型
基板１とに囲まれた領域に形成される。この時、前記Ｐ
＋拡散領域５は、その素子領域外に形成される。
トレンチ９は、Ｎ型埋込み領域６の底部より深く掘下げ
られており、その内部には、ポリシリコン９１が充填さ
れている。そして、トレンチ側壁には、シリコン酸化膜
９２が形成される。素子領域は、このトレンチ９とＰ型
基板１とに囲まれた領域に形成される。この時、前記Ｐ
＋拡散領域５は、その素子領域外に形成される。
【０００６】
【発明が解決しようとする課題】従来Ｐ型基板をＧＮＤ
電位にするためには、半導体基板表面の適宜の位置に、
Ｐ型基板の内部と電気的に接続されたＧＮＤ電位の電極
を必要な数だけ形成しなければならない。例えば、ＰＮ
接合分離を利用する場合、寄生対策のためにＰＮ接合分
離領域から電極配線を用いてＧＮＤ電位にしているが、
半導体集積回路装置の高集積化のために、電極配線は、
必要最小限に抑えられ、全てのＰＮ接合分離領域に電極
配線を形成することは困難である。図９のトレンチアイ
ソレ−ション構造の半導体集積回路装置では、点線で示
したＧＮＤ電位の電極が形成されるＰ＋拡散領域５を素
子分離領域とは別に形成しなければならないので、半導
体基板、即ち、チップの面積が広くなってしまう。その
ため、このＰ＋拡散領域５を形成しないで、トレンチ９
内部のポリシリコン９１をＧＮＤ電位の電極８とＰ型基
板１とを電気的に接続する配線として利用することも知
られている。しかし、この方法では、電極８とポリシリ
コン９１との接続、ポリシリコン９１とＰ型基板１との
接続などについていろいろ工夫しなければならず、いず
れにしてもその実施は困難であり、かえってチップ面積
は広くなってしまうのが実情である。本発明は、以上の
事情により成されたものであり、半導体基板の抵抗の小
さいチップ面積が十分に縮小される半導体集積回路装置
の構造およびその製造方法を提供するものである。
電位にするためには、半導体基板表面の適宜の位置に、
Ｐ型基板の内部と電気的に接続されたＧＮＤ電位の電極
を必要な数だけ形成しなければならない。例えば、ＰＮ
接合分離を利用する場合、寄生対策のためにＰＮ接合分
離領域から電極配線を用いてＧＮＤ電位にしているが、
半導体集積回路装置の高集積化のために、電極配線は、
必要最小限に抑えられ、全てのＰＮ接合分離領域に電極
配線を形成することは困難である。図９のトレンチアイ
ソレ−ション構造の半導体集積回路装置では、点線で示
したＧＮＤ電位の電極が形成されるＰ＋拡散領域５を素
子分離領域とは別に形成しなければならないので、半導
体基板、即ち、チップの面積が広くなってしまう。その
ため、このＰ＋拡散領域５を形成しないで、トレンチ９
内部のポリシリコン９１をＧＮＤ電位の電極８とＰ型基
板１とを電気的に接続する配線として利用することも知
られている。しかし、この方法では、電極８とポリシリ
コン９１との接続、ポリシリコン９１とＰ型基板１との
接続などについていろいろ工夫しなければならず、いず
れにしてもその実施は困難であり、かえってチップ面積
は広くなってしまうのが実情である。本発明は、以上の
事情により成されたものであり、半導体基板の抵抗の小
さいチップ面積が十分に縮小される半導体集積回路装置
の構造およびその製造方法を提供するものである。
【０００７】
【課題を解決するための手段】本発明は、不純物濃度の
高い不純物拡散層を内部に形成した半導体基板をバイポ
−ラトランジスタを備えた半導体集積回路装置に用いた
事を特徴としている。本発明の半導体集積回路装置は、
第１導電型シリコン半導体基板と、前記第１導電型シリ
コン半導体基板の表面領域に形成された第１の第１導電
型高濃度不純物拡散領域と、前記第１の第１導電型高濃
度不純物拡散領域上に形成された第１導電型シリコンエ
ピタキシャル成長層と、前記第１導電型シリコンエピタ
キシャル成長層の上に形成された第２導電型シリコンエ
ピタキシャル成長層と、前記第２導電型シリコンエピタ
キシャル成長層の所定の領域の表面から前記第１の第１
導電型高濃度不純物拡散領域に達する第２の第１導電型
高濃度不純物拡散領域と、前記第２の第１導電型高濃度
不純物拡散領域の表面に形成された電極とを備えてお
り、この電極をＧＮＤ電位とすることを特徴としてい
る。前記半導体基板に前記第２の第１導電型高濃度不純
物拡散領域と前記第１導電型シリコンエピタキシャル成
長層とで囲まれる素子領域を形成し、この素子領域に前
記集積回路素子を形成する。
高い不純物拡散層を内部に形成した半導体基板をバイポ
−ラトランジスタを備えた半導体集積回路装置に用いた
事を特徴としている。本発明の半導体集積回路装置は、
第１導電型シリコン半導体基板と、前記第１導電型シリ
コン半導体基板の表面領域に形成された第１の第１導電
型高濃度不純物拡散領域と、前記第１の第１導電型高濃
度不純物拡散領域上に形成された第１導電型シリコンエ
ピタキシャル成長層と、前記第１導電型シリコンエピタ
キシャル成長層の上に形成された第２導電型シリコンエ
ピタキシャル成長層と、前記第２導電型シリコンエピタ
キシャル成長層の所定の領域の表面から前記第１の第１
導電型高濃度不純物拡散領域に達する第２の第１導電型
高濃度不純物拡散領域と、前記第２の第１導電型高濃度
不純物拡散領域の表面に形成された電極とを備えてお
り、この電極をＧＮＤ電位とすることを特徴としてい
る。前記半導体基板に前記第２の第１導電型高濃度不純
物拡散領域と前記第１導電型シリコンエピタキシャル成
長層とで囲まれる素子領域を形成し、この素子領域に前
記集積回路素子を形成する。
【０００８】前記第２導電型シリコンエピタキシャル成
長層の表面から前記第１の第１導電型高濃度不純物拡散
領域に達するトレンチ構造の素子分離領域を備えこのト
レンチ構造の素子分離領域と前記第１導電型シリコンエ
ピタキシャル成長層とで囲まれる素子領域を形成し、こ
の素子領域に前記集積回路素子を形成することも可能で
ある。前記素子分離領域を構成するトレンチ底部の下の
部分の前記第１の第１導電型高濃度不純物拡散領域はチ
ャネルカット領域として用いることもできる。前記素子
領域内に、前記第１導電型シリコンエピタキシャル成長
層と前記第２導電型シリコンエピタキシャル成長層との
間に形成した第２導電型高濃度埋込み不純物拡散領域
と、この第２導電型高濃度埋込み不純物拡散領域に接続
し、前記第２導電型シリコンエピタキシャル成長層の表
面に露出するコレクタ領域と、前記第２導電型シリコン
エピタキシャル成長層の表面に露出するエミッタ領域
と、このエミッタ領域を囲み、前記第２導電型シリコン
エピタキシャル成長層の表面に露出するベ−ス領域とを
備えたバイポ−ラトランジスタを形成できる。
長層の表面から前記第１の第１導電型高濃度不純物拡散
領域に達するトレンチ構造の素子分離領域を備えこのト
レンチ構造の素子分離領域と前記第１導電型シリコンエ
ピタキシャル成長層とで囲まれる素子領域を形成し、こ
の素子領域に前記集積回路素子を形成することも可能で
ある。前記素子分離領域を構成するトレンチ底部の下の
部分の前記第１の第１導電型高濃度不純物拡散領域はチ
ャネルカット領域として用いることもできる。前記素子
領域内に、前記第１導電型シリコンエピタキシャル成長
層と前記第２導電型シリコンエピタキシャル成長層との
間に形成した第２導電型高濃度埋込み不純物拡散領域
と、この第２導電型高濃度埋込み不純物拡散領域に接続
し、前記第２導電型シリコンエピタキシャル成長層の表
面に露出するコレクタ領域と、前記第２導電型シリコン
エピタキシャル成長層の表面に露出するエミッタ領域
と、このエミッタ領域を囲み、前記第２導電型シリコン
エピタキシャル成長層の表面に露出するベ−ス領域とを
備えたバイポ−ラトランジスタを形成できる。
【０００９】本発明の半導体集積回路装置の製造方法
は、第１導電型シリコン半導体基板の表面領域に、この
第１導電型シリコン半導体基板より不純物濃度の高い第
１の第１導電型高濃度不純物拡散領域を形成する工程
と、前記第１の第１導電型高濃度不純物拡散領域の上
に、この第１の第１導電型高濃度不純物拡散領域より不
純物濃度の低い第１導電型シリコンエピタキシャル成長
層を形成する工程と、前記第１導電型シリコンエピタキ
シャル成長層の上に第２導電型シリコンエピタキシャル
成長層を形成する工程と、前記第２導電型シリコンエピ
タキシャル成長層の表面から不純物を拡散することによ
って、前記第２導電型シリコンエピタキシャル成長層の
表面から前記第１の第１導電型不純物拡散領域に達し、
前記第１導電型半導体基板より不純物濃度の高い第２の
第１導電型高濃度不純物拡散領域を形成する工程とを備
えていることを第１の特徴としている。
は、第１導電型シリコン半導体基板の表面領域に、この
第１導電型シリコン半導体基板より不純物濃度の高い第
１の第１導電型高濃度不純物拡散領域を形成する工程
と、前記第１の第１導電型高濃度不純物拡散領域の上
に、この第１の第１導電型高濃度不純物拡散領域より不
純物濃度の低い第１導電型シリコンエピタキシャル成長
層を形成する工程と、前記第１導電型シリコンエピタキ
シャル成長層の上に第２導電型シリコンエピタキシャル
成長層を形成する工程と、前記第２導電型シリコンエピ
タキシャル成長層の表面から不純物を拡散することによ
って、前記第２導電型シリコンエピタキシャル成長層の
表面から前記第１の第１導電型不純物拡散領域に達し、
前記第１導電型半導体基板より不純物濃度の高い第２の
第１導電型高濃度不純物拡散領域を形成する工程とを備
えていることを第１の特徴としている。
【００１０】また、第１導電型シリコン半導体基板の表
面領域に、この第１導電型シリコン半導体基板より不純
物濃度の高い第１の第１導電型高濃度不純物拡散領域を
形成する工程と、前記第１の第１導電型高濃度不純物拡
散領域の上に、この第１の第１導電型高濃度不純物拡散
領域より不純物濃度の低い第１導電型シリコンエピタキ
シャル成長層を形成する工程と、前記第１導電型シリコ
ンエピタキシャル成長層に、第２導電型高濃度埋込み不
純物拡散領域とこの第１導電型シリコンエピタキシャル
成長層より不純物濃度の高い第１導電型高濃度埋込み不
純物拡散領域とを形成する工程と、前記第１導電型シリ
コンエピタキシャル成長層の上に、前記第２導電型高濃
度埋込み不純物拡散領域より不純物濃度の低い第２導電
型シリコンエピタキシャル成長層を形成する工程と、前
記第２導電型シリコンエピタキシャル成長層の表面から
第１導電型不純物を拡散して、前記第１導電型高濃度埋
込み不純物拡散領域を前記第１の第１導電型高濃度不純
物拡散領域と接続すると共に、この第１導電型高濃度埋
込み不純物拡散領域に接続する第１導電型高濃度不純物
拡散領域を形成することによって、この第１導電型高濃
度不純物拡散領域と前記第１導電型高濃度埋込み不純物
拡散領域とで構成される第２の第１導電型高濃度不純物
拡散領域を形成する工程と、前記第２導電型シリコンエ
ピタキシャル成長層に第２導電型不純物を拡散して前記
第２導電型高濃度埋込み不純物拡散領域に接続するコレ
クタ領域を形成する工程と、前記第２導電型シリコンエ
ピタキシャル成長層に第１導電型不純物を拡散してベ−
ス領域を形成する工程と、前記べ−ス領域に第２導電型
不純物を拡散してエミッタ領域を形成する工程と、前記
第２の第１導電型高濃度不純物拡散領域と前記第１導電
型シリコンエピタキシャル成長層とにより囲まれる素子
領域に、これらエミッタ領域、ベ−ス領域及びコレクタ
領域とを有するバイポ−ラトランジスタを形成する工程
とを備えていることを第２の特徴としている。
面領域に、この第１導電型シリコン半導体基板より不純
物濃度の高い第１の第１導電型高濃度不純物拡散領域を
形成する工程と、前記第１の第１導電型高濃度不純物拡
散領域の上に、この第１の第１導電型高濃度不純物拡散
領域より不純物濃度の低い第１導電型シリコンエピタキ
シャル成長層を形成する工程と、前記第１導電型シリコ
ンエピタキシャル成長層に、第２導電型高濃度埋込み不
純物拡散領域とこの第１導電型シリコンエピタキシャル
成長層より不純物濃度の高い第１導電型高濃度埋込み不
純物拡散領域とを形成する工程と、前記第１導電型シリ
コンエピタキシャル成長層の上に、前記第２導電型高濃
度埋込み不純物拡散領域より不純物濃度の低い第２導電
型シリコンエピタキシャル成長層を形成する工程と、前
記第２導電型シリコンエピタキシャル成長層の表面から
第１導電型不純物を拡散して、前記第１導電型高濃度埋
込み不純物拡散領域を前記第１の第１導電型高濃度不純
物拡散領域と接続すると共に、この第１導電型高濃度埋
込み不純物拡散領域に接続する第１導電型高濃度不純物
拡散領域を形成することによって、この第１導電型高濃
度不純物拡散領域と前記第１導電型高濃度埋込み不純物
拡散領域とで構成される第２の第１導電型高濃度不純物
拡散領域を形成する工程と、前記第２導電型シリコンエ
ピタキシャル成長層に第２導電型不純物を拡散して前記
第２導電型高濃度埋込み不純物拡散領域に接続するコレ
クタ領域を形成する工程と、前記第２導電型シリコンエ
ピタキシャル成長層に第１導電型不純物を拡散してベ−
ス領域を形成する工程と、前記べ−ス領域に第２導電型
不純物を拡散してエミッタ領域を形成する工程と、前記
第２の第１導電型高濃度不純物拡散領域と前記第１導電
型シリコンエピタキシャル成長層とにより囲まれる素子
領域に、これらエミッタ領域、ベ−ス領域及びコレクタ
領域とを有するバイポ−ラトランジスタを形成する工程
とを備えていることを第２の特徴としている。
【００１１】
【作用】高濃度の不純物拡散層を内部に形成し、この部
分をＧＮＤ電位の電極に接続した半導体基板を用いるこ
とにより、半導体基板の抵抗を減少させチップ面積の縮
小を可能にする。
分をＧＮＤ電位の電極に接続した半導体基板を用いるこ
とにより、半導体基板の抵抗を減少させチップ面積の縮
小を可能にする。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１乃至図４を参照して第１の実施例を説
明する。図１は、ＰＮ接合分離構造の半導体集積回路装
置の断面図であり、図２〜図４は、その製造工程断面図
である。図１に示す半導体集積回路装置が形成される半
導体基板（チップ）はＰ型基板（Ｐ型シリコン半導体基
板）１と、Ｐ型基板表面の全面に形成された第１のＰ＋
拡散領域（Ｐ型高濃度不純物拡散領域）２と、その上に
形成されたＰ−型シリコンエピタキシャル成長層（以
下、Ｐ型エピタキシャル成長層という）３と、その上に
形成されたＮ型エピタキシャル成長層（Ｎ−型シリコン
エピタキシャル成長層）４から構成されている。このＮ
型エピタキシャル成長層４には、その表面から第１のＰ
＋拡散領域２に達する不純物濃度の高いＰ＋拡散領域
（Ｐ型高濃度不純物拡散領域）５が形成されている。こ
のＰ型エピタキシャル成長層３とＰ＋拡散領域５とで囲
まれる素子領域が形成されており、Ｐ＋拡散領域５は、
素子分離領域となる。この素子領域に、Ｐ型エピタキシ
ャル成長層３とＮ型エピタキシャル成長層４との間に形
成されるように、Ｐ型エピタキシャル成長層３にＮ型埋
込み領域（Ｎ型高濃度埋込み不純物拡散領域）６を形成
する。
する。まず、図１乃至図４を参照して第１の実施例を説
明する。図１は、ＰＮ接合分離構造の半導体集積回路装
置の断面図であり、図２〜図４は、その製造工程断面図
である。図１に示す半導体集積回路装置が形成される半
導体基板（チップ）はＰ型基板（Ｐ型シリコン半導体基
板）１と、Ｐ型基板表面の全面に形成された第１のＰ＋
拡散領域（Ｐ型高濃度不純物拡散領域）２と、その上に
形成されたＰ−型シリコンエピタキシャル成長層（以
下、Ｐ型エピタキシャル成長層という）３と、その上に
形成されたＮ型エピタキシャル成長層（Ｎ−型シリコン
エピタキシャル成長層）４から構成されている。このＮ
型エピタキシャル成長層４には、その表面から第１のＰ
＋拡散領域２に達する不純物濃度の高いＰ＋拡散領域
（Ｐ型高濃度不純物拡散領域）５が形成されている。こ
のＰ型エピタキシャル成長層３とＰ＋拡散領域５とで囲
まれる素子領域が形成されており、Ｐ＋拡散領域５は、
素子分離領域となる。この素子領域に、Ｐ型エピタキシ
ャル成長層３とＮ型エピタキシャル成長層４との間に形
成されるように、Ｐ型エピタキシャル成長層３にＮ型埋
込み領域（Ｎ型高濃度埋込み不純物拡散領域）６を形成
する。
【００１３】図では、１つの素子領域に１つのＮ型埋込
み領域を形成しているが、実際のチップには、多数の素
子領域があり、それぞれに必要に応じてＮ型埋込み領域
が形成されている。この素子領域にバイポ−ラトランジ
スタが形成される。Ｎ型エミッタ領域４１は、Ｎ型エピ
タキシャル成長層４の表面領域に形成され、この領域を
囲むようにＰ型ベ−ス領域４２が形成されている。この
両領域４１、４２から離れて高濃度不純物濃度のＮ＋コ
レクタ領域４３が形成されている。この領域４３は、前
記Ｎ型埋込み領域６に接続されるので、コレクタ領域
は、このＮ型埋込み領域６まで延在していることにな
る。この半導体基板は、例えば、シリコン酸化膜などの
絶縁膜７によって被覆されており、また、この絶縁酸化
膜７は、例えば、シリコン窒化膜７１によって被覆され
ている。素子分離領域であるＰ＋拡散領域５の表面を被
覆している酸化膜７および窒化膜７１などの絶縁膜を部
分的に取去り、コンタクト孔を形成してＰ＋拡散領域５
を一部露出する。その後、例えば、ＳｉもしくはＣｕな
どを含むアルミニウム合金の電極８を窒化膜７１上に形
成し、コンタクト孔を通してＰ＋拡散領域５と接続す
る。シリコンとアルミニウムとが直接接触するとコンタ
クト抵抗が増加するので、電極８とＰ＋拡散領域５の間
に、前述のバリアメタルを介在させることもある。
み領域を形成しているが、実際のチップには、多数の素
子領域があり、それぞれに必要に応じてＮ型埋込み領域
が形成されている。この素子領域にバイポ−ラトランジ
スタが形成される。Ｎ型エミッタ領域４１は、Ｎ型エピ
タキシャル成長層４の表面領域に形成され、この領域を
囲むようにＰ型ベ−ス領域４２が形成されている。この
両領域４１、４２から離れて高濃度不純物濃度のＮ＋コ
レクタ領域４３が形成されている。この領域４３は、前
記Ｎ型埋込み領域６に接続されるので、コレクタ領域
は、このＮ型埋込み領域６まで延在していることにな
る。この半導体基板は、例えば、シリコン酸化膜などの
絶縁膜７によって被覆されており、また、この絶縁酸化
膜７は、例えば、シリコン窒化膜７１によって被覆され
ている。素子分離領域であるＰ＋拡散領域５の表面を被
覆している酸化膜７および窒化膜７１などの絶縁膜を部
分的に取去り、コンタクト孔を形成してＰ＋拡散領域５
を一部露出する。その後、例えば、ＳｉもしくはＣｕな
どを含むアルミニウム合金の電極８を窒化膜７１上に形
成し、コンタクト孔を通してＰ＋拡散領域５と接続す
る。シリコンとアルミニウムとが直接接触するとコンタ
クト抵抗が増加するので、電極８とＰ＋拡散領域５の間
に、前述のバリアメタルを介在させることもある。
【００１４】バリアメタルとしては、Ｗ、Ｍｏのような
高融点金属やそのシリサイド、ＴｉＮのような化合物な
どが用いられる。ついで、Ｎ型エミッタ領域４１、Ｐ型
ベ−ス領域４２、Ｎ型コレクタ領域４３なども部分的に
露出し、これら領域と電気的に接続するエミッタ電極８
１、ベ−ス電極８２およびコレクタ電極８３を窒化膜７
１上に形成する。電極材料は、前記電極８と同じ材料を
用いても良く、また、前記バリアメタルを用いることも
可能である。前記電極８は、ＧＮＤ電位になっており、
素子分離領域であるＰ＋拡散領域５を通してＰ型基板１
はＧＮＤ電位になっている。このように寄生対策のため
にＰＮ接合分離から電極配線を用いてＰ型基板をＧＮＤ
電位にする場合、半導体基板内部にＰ＋拡散領域５と電
気的に接続される抵抗の小さいＰ＋拡散領域２が形成さ
れているので、前記電極８は、素子分離領域に全て取付
ける必要はなく、電極配線は必要最小限に抑えられる。
高融点金属やそのシリサイド、ＴｉＮのような化合物な
どが用いられる。ついで、Ｎ型エミッタ領域４１、Ｐ型
ベ−ス領域４２、Ｎ型コレクタ領域４３なども部分的に
露出し、これら領域と電気的に接続するエミッタ電極８
１、ベ−ス電極８２およびコレクタ電極８３を窒化膜７
１上に形成する。電極材料は、前記電極８と同じ材料を
用いても良く、また、前記バリアメタルを用いることも
可能である。前記電極８は、ＧＮＤ電位になっており、
素子分離領域であるＰ＋拡散領域５を通してＰ型基板１
はＧＮＤ電位になっている。このように寄生対策のため
にＰＮ接合分離から電極配線を用いてＰ型基板をＧＮＤ
電位にする場合、半導体基板内部にＰ＋拡散領域５と電
気的に接続される抵抗の小さいＰ＋拡散領域２が形成さ
れているので、前記電極８は、素子分離領域に全て取付
ける必要はなく、電極配線は必要最小限に抑えられる。
【００１５】ついで、この実施例の半導体集積回路装置
の製造方法について説明する。Ｐ型基板１は、例えば、
１０．１６〜１５．２４ｍｍ径、約５４０μｍ厚、約２
〜６Ωのウェ−ハを用いる。この半導体基板の不純物濃
度は、１×１０15ｃｍ-3程度である。まず、Ｐ型基板１
の表面全面にＢＳＧ（Borosilicate Glass) 膜を堆積さ
せ、熱処理を施して、基板の全表面領域に深さが１〜１
０μｍ程度、ボロン濃度が１×１０18ｃｍ-3〜１×１０
19ｃｍ-3程度のＰ＋拡散領域２を形成する。ＢＳＧ膜か
らの拡散によらなくても、イオン注入法や気相拡散など
周知の方法でＰ＋拡散領域２を形成することが可能であ
る。つぎに、不純物をド−プしたＳｉＨ4 ガスなどを用
いてＰ＋拡散領域２の表面上に厚さが１０〜２０μｍ程
度で、不純物拡散濃度１×１０15ｃｍ-3程度のＰ型エピ
タキシャル成長層３を形成する（図２）。つぎに、この
Ｐ型エピタキシャル成長層３の表面部分に不純物を拡散
してＰ型高濃度埋込み不純物拡散領域５１とＮ型埋込み
領域６を形成する。つぎに、Ｐ型エピタキシャル成長層
３の上に、不純物をド−プしたＳｉＨ4 ガスなどを使用
して２〜３０μｍ厚、好ましくは５〜１５μｍ厚程度、
不純物濃度１×１０15ｃｍ-3程度のＮ型エピタキシャル
成長層４を成長させる。さらに、この表面に熱酸化によ
り絶縁酸化膜７を設けて半導体基板を形成する（図
３）。
の製造方法について説明する。Ｐ型基板１は、例えば、
１０．１６〜１５．２４ｍｍ径、約５４０μｍ厚、約２
〜６Ωのウェ−ハを用いる。この半導体基板の不純物濃
度は、１×１０15ｃｍ-3程度である。まず、Ｐ型基板１
の表面全面にＢＳＧ（Borosilicate Glass) 膜を堆積さ
せ、熱処理を施して、基板の全表面領域に深さが１〜１
０μｍ程度、ボロン濃度が１×１０18ｃｍ-3〜１×１０
19ｃｍ-3程度のＰ＋拡散領域２を形成する。ＢＳＧ膜か
らの拡散によらなくても、イオン注入法や気相拡散など
周知の方法でＰ＋拡散領域２を形成することが可能であ
る。つぎに、不純物をド−プしたＳｉＨ4 ガスなどを用
いてＰ＋拡散領域２の表面上に厚さが１０〜２０μｍ程
度で、不純物拡散濃度１×１０15ｃｍ-3程度のＰ型エピ
タキシャル成長層３を形成する（図２）。つぎに、この
Ｐ型エピタキシャル成長層３の表面部分に不純物を拡散
してＰ型高濃度埋込み不純物拡散領域５１とＮ型埋込み
領域６を形成する。つぎに、Ｐ型エピタキシャル成長層
３の上に、不純物をド−プしたＳｉＨ4 ガスなどを使用
して２〜３０μｍ厚、好ましくは５〜１５μｍ厚程度、
不純物濃度１×１０15ｃｍ-3程度のＮ型エピタキシャル
成長層４を成長させる。さらに、この表面に熱酸化によ
り絶縁酸化膜７を設けて半導体基板を形成する（図
３）。
【００１６】つぎに、Ｎ型エピタキシャル成長層４の表
面の素子分離領域の形成予定領域にボロンなどの不純物
をイオン注入し、ついで、熱拡散を行って素子分離領域
となるＰ＋拡散領域５を形成する。Ｐ＋拡散領域５は、
Ｐ型高濃度埋込み不純物拡散領域５１を含み、Ｐ＋拡散
領域２にまで達する。この様にして、半導体基板にＰ＋
拡散領域５とＰ型エピタキシャル成長層３によって囲ま
れ、Ｎ型埋込み領域６を有する素子領域が形成される
（図４）。絶縁酸化膜７の表面にシリコン窒化膜７１を
形成してから、これら絶縁膜７、７１を選択的にエッチ
ングしてＮ型エピタキシャル成長層４を部分的に露出
し、Ｎ型エミッタ領域４１、Ｐ型ベ−ス領域４２および
Ｎ型埋込み領域６に接続するＮ型コレクタ領域４３を形
成する。その後Ｐ＋拡散領域５に接続されるＧＮＤ電位
の電極８、エミッタ電極８１、ベ−ス電極８２およびコ
レクタ電極８３を順次設けてバイポ−ラトランジスタを
完成する（図１）。
面の素子分離領域の形成予定領域にボロンなどの不純物
をイオン注入し、ついで、熱拡散を行って素子分離領域
となるＰ＋拡散領域５を形成する。Ｐ＋拡散領域５は、
Ｐ型高濃度埋込み不純物拡散領域５１を含み、Ｐ＋拡散
領域２にまで達する。この様にして、半導体基板にＰ＋
拡散領域５とＰ型エピタキシャル成長層３によって囲ま
れ、Ｎ型埋込み領域６を有する素子領域が形成される
（図４）。絶縁酸化膜７の表面にシリコン窒化膜７１を
形成してから、これら絶縁膜７、７１を選択的にエッチ
ングしてＮ型エピタキシャル成長層４を部分的に露出
し、Ｎ型エミッタ領域４１、Ｐ型ベ−ス領域４２および
Ｎ型埋込み領域６に接続するＮ型コレクタ領域４３を形
成する。その後Ｐ＋拡散領域５に接続されるＧＮＤ電位
の電極８、エミッタ電極８１、ベ−ス電極８２およびコ
レクタ電極８３を順次設けてバイポ−ラトランジスタを
完成する（図１）。
【００１７】次に、図５乃至図７を参照して第２の実施
例を説明する。図７は、トレンチアイソレ−ション構造
の半導体集積回路装置の断面図、図５および図６は、そ
の製造工程断面図である。ここでは、半導体基板は前実
施例と同じチップを用いる。すなわち、図７に示すよう
に、Ｐ型基板１と、その表面領域の全面に形成したＰ＋
拡散領域２と、この上に成長させたＰ型エピタキシャル
成長層３と、さらに、この上のＮ型エピタキシャル成長
層４とからなる半導体基板を用いる。素子領域にトレン
チ９を形成し、その側壁にシリコン酸化膜を形成し、ト
レンチ９内にポリシリコンを埋込んで素子分離領域とし
ている。ここでは、Ｐ＋拡散領域５も形成しているが、
この領域は、素子分離領域とはせず、Ｐ型基板１を表面
からＧＮＤ電位にするための電極８を形成し、その配線
として用いている。電極８は、トレンチ９で囲まれた素
子領域内に形成されても良いし、この領域外に形成して
も良い。トレンチ９は、Ｎ型埋込み領域６の底部より深
く、約２０μｍ程度掘下げられており、その内部には、
ポリシリコン９１が充填されている。そして、トレンチ
側壁には、シリコン酸化膜９２が形成される。素子領域
は、このトレンチ９とＰ型基板１とに囲まれた領域に形
成される。この時、前記Ｐ＋拡散領域５は、その素子領
域外に形成される。
例を説明する。図７は、トレンチアイソレ−ション構造
の半導体集積回路装置の断面図、図５および図６は、そ
の製造工程断面図である。ここでは、半導体基板は前実
施例と同じチップを用いる。すなわち、図７に示すよう
に、Ｐ型基板１と、その表面領域の全面に形成したＰ＋
拡散領域２と、この上に成長させたＰ型エピタキシャル
成長層３と、さらに、この上のＮ型エピタキシャル成長
層４とからなる半導体基板を用いる。素子領域にトレン
チ９を形成し、その側壁にシリコン酸化膜を形成し、ト
レンチ９内にポリシリコンを埋込んで素子分離領域とし
ている。ここでは、Ｐ＋拡散領域５も形成しているが、
この領域は、素子分離領域とはせず、Ｐ型基板１を表面
からＧＮＤ電位にするための電極８を形成し、その配線
として用いている。電極８は、トレンチ９で囲まれた素
子領域内に形成されても良いし、この領域外に形成して
も良い。トレンチ９は、Ｎ型埋込み領域６の底部より深
く、約２０μｍ程度掘下げられており、その内部には、
ポリシリコン９１が充填されている。そして、トレンチ
側壁には、シリコン酸化膜９２が形成される。素子領域
は、このトレンチ９とＰ型基板１とに囲まれた領域に形
成される。この時、前記Ｐ＋拡散領域５は、その素子領
域外に形成される。
【００１８】この素子領域にバイポ−ラトランジスタが
形成される。Ｎ型エミッタ領域４１は、Ｎ型エピタキシ
ャル成長層４の表面領域に形成され、この領域を囲むよ
うにＰ型ベ−ス領域４２が形成されている。この両領域
４１、４２から離れて高濃度不純物濃度のＮ＋コレクタ
領域４３が形成されている。この領域４３は、前記Ｎ型
埋込み領域６に接続されるので、コレクタ領域は、この
Ｎ型埋込み領域６まで延在していることになる。この半
導体基板は、例えば、シリコン酸化膜などの絶縁膜７２
によって被覆されており、さらに、この絶縁酸化膜７２
は、例えば、シリコン窒化膜７１によって被覆されてい
る。Ｐ＋拡散領域５の表面を被覆している酸化膜７２お
よび窒化膜７１などの絶縁膜を部分的に取去り、コンタ
クト孔を形成してＰ＋拡散領域５を一部露出する。その
後、例えば、ＳｉもしくはＣｕなどを含むアルミニウム
合金の電極８を窒化膜７１上に形成し、コンタクト孔を
通してＰ＋拡散領域５と接続する。ついで、Ｎ型エミッ
タ領域４１、Ｐ型ベ−ス領域４２、Ｎ型コレクタ領域４
３なども部分的に露出し、これら領域と電気的に接続す
るエミッタ電極８１、ベ−ス電極８２およびコレクタ電
極８３を窒化膜７１上に形成する。
形成される。Ｎ型エミッタ領域４１は、Ｎ型エピタキシ
ャル成長層４の表面領域に形成され、この領域を囲むよ
うにＰ型ベ−ス領域４２が形成されている。この両領域
４１、４２から離れて高濃度不純物濃度のＮ＋コレクタ
領域４３が形成されている。この領域４３は、前記Ｎ型
埋込み領域６に接続されるので、コレクタ領域は、この
Ｎ型埋込み領域６まで延在していることになる。この半
導体基板は、例えば、シリコン酸化膜などの絶縁膜７２
によって被覆されており、さらに、この絶縁酸化膜７２
は、例えば、シリコン窒化膜７１によって被覆されてい
る。Ｐ＋拡散領域５の表面を被覆している酸化膜７２お
よび窒化膜７１などの絶縁膜を部分的に取去り、コンタ
クト孔を形成してＰ＋拡散領域５を一部露出する。その
後、例えば、ＳｉもしくはＣｕなどを含むアルミニウム
合金の電極８を窒化膜７１上に形成し、コンタクト孔を
通してＰ＋拡散領域５と接続する。ついで、Ｎ型エミッ
タ領域４１、Ｐ型ベ−ス領域４２、Ｎ型コレクタ領域４
３なども部分的に露出し、これら領域と電気的に接続す
るエミッタ電極８１、ベ−ス電極８２およびコレクタ電
極８３を窒化膜７１上に形成する。
【００１９】この実施例では、Ｐ型基板１を表面からＧ
ＮＤ電位にするための電極８およびＰ＋拡散領域５は、
素子分離領域とは別の領域に形成するので、その分のチ
ップ面積は必要であるが、もともとトレンチ構造の素子
分離は大きな面積が要らず、また、全面Ｐ＋拡散領域２
の存在によって半導体基板抵抗を減少させることが出来
るのでＰ＋拡散領域２は数多は要らず、結局チップ面積
は小さくできる。
ＮＤ電位にするための電極８およびＰ＋拡散領域５は、
素子分離領域とは別の領域に形成するので、その分のチ
ップ面積は必要であるが、もともとトレンチ構造の素子
分離は大きな面積が要らず、また、全面Ｐ＋拡散領域２
の存在によって半導体基板抵抗を減少させることが出来
るのでＰ＋拡散領域２は数多は要らず、結局チップ面積
は小さくできる。
【００２０】つぎに、この実施例の半導体集積回路装置
の製造工程を説明する。前実施例と同じ半導体基板を用
意する（図５）。そして、Ｎ型エピタキシャル成長層４
の表面の素子分離領域の形成予定領域にボロンなどの不
純物をイオン注入し、次ぎに熱処理を行うと、このイオ
ン注入された不純物は、拡散していき、Ｐ型高濃度埋込
み不純物拡散領域５１のしみ出しと接触する。また、同
時に、Ｐ型領域５１のしみ出しとＰ＋拡散領域２とも接
触してＰ＋拡散領域５が形成される。次に通常のリソグ
ラフィー技術を用い、ＳｉＣｌ4 、ＳＦ5 等のガスで半
導体基板をイオンエッチングして素子分離領域の形成予
定領域にトレンチ９を形成する。Ｐ＋拡散領域２がトレ
ンチ９の底部に形成する反転防止の為のチャンネルカッ
ト領域も兼ねる場合には、トレンチ９は、このＰ＋拡散
領域２より下に形成するほうが良い。つぎに、トレンチ
９内壁に、例えば、熱酸化によりシリコン酸化膜９２を
形成する。その後減圧気相成長法によりポリシリコン膜
９１を堆積してトレンチ９内を埋込む。このポリシリコ
ン膜は、ドライエッチング法やウエッチエッチング法を
用いて絶縁酸化膜（フィールド酸化膜）７が露出するま
で全面エッチング（エッチバック）して不要な部分は除
去する。
の製造工程を説明する。前実施例と同じ半導体基板を用
意する（図５）。そして、Ｎ型エピタキシャル成長層４
の表面の素子分離領域の形成予定領域にボロンなどの不
純物をイオン注入し、次ぎに熱処理を行うと、このイオ
ン注入された不純物は、拡散していき、Ｐ型高濃度埋込
み不純物拡散領域５１のしみ出しと接触する。また、同
時に、Ｐ型領域５１のしみ出しとＰ＋拡散領域２とも接
触してＰ＋拡散領域５が形成される。次に通常のリソグ
ラフィー技術を用い、ＳｉＣｌ4 、ＳＦ5 等のガスで半
導体基板をイオンエッチングして素子分離領域の形成予
定領域にトレンチ９を形成する。Ｐ＋拡散領域２がトレ
ンチ９の底部に形成する反転防止の為のチャンネルカッ
ト領域も兼ねる場合には、トレンチ９は、このＰ＋拡散
領域２より下に形成するほうが良い。つぎに、トレンチ
９内壁に、例えば、熱酸化によりシリコン酸化膜９２を
形成する。その後減圧気相成長法によりポリシリコン膜
９１を堆積してトレンチ９内を埋込む。このポリシリコ
ン膜は、ドライエッチング法やウエッチエッチング法を
用いて絶縁酸化膜（フィールド酸化膜）７が露出するま
で全面エッチング（エッチバック）して不要な部分は除
去する。
【００２１】さらに、ポリシリコン膜９１上に熱酸化に
よる絶縁酸化膜７２を形成し、トレンチアイソレーショ
ンによる素子分離領域ができる（図６）。この後、素子
領域に前実施例と同様にバイポ−ラトランジスタおよび
これに付随する電極等を形成してこの実施例の半導体集
積回路装置が完成する。トレンチの深さは、２〜３０μ
ｍ程度が適当である。約２０μｍ程度のトレンチを用い
ると３５Ｖの高耐圧のトランジスタが形成される。 本
発明は、バイポ−ラトランジスタを含む集積回路に適用
されるので、例えば、Ｂｉ−ＣＭＯＳ集積回路にも適用
することができる。この集積回路におけるＭＯＳ領域に
おいてもトレンチによる素子分離領域は形成され、その
底部におけるチャネルカット領域をこの高濃度不純物拡
散領域２で兼ねさせる事ができる。また、半導体基板の
抵抗値を下げるためにも半導体基板のＭＯＳ領域中にも
高濃度不純物拡散領域２を形成することは必要である。
よる絶縁酸化膜７２を形成し、トレンチアイソレーショ
ンによる素子分離領域ができる（図６）。この後、素子
領域に前実施例と同様にバイポ−ラトランジスタおよび
これに付随する電極等を形成してこの実施例の半導体集
積回路装置が完成する。トレンチの深さは、２〜３０μ
ｍ程度が適当である。約２０μｍ程度のトレンチを用い
ると３５Ｖの高耐圧のトランジスタが形成される。 本
発明は、バイポ−ラトランジスタを含む集積回路に適用
されるので、例えば、Ｂｉ−ＣＭＯＳ集積回路にも適用
することができる。この集積回路におけるＭＯＳ領域に
おいてもトレンチによる素子分離領域は形成され、その
底部におけるチャネルカット領域をこの高濃度不純物拡
散領域２で兼ねさせる事ができる。また、半導体基板の
抵抗値を下げるためにも半導体基板のＭＯＳ領域中にも
高濃度不純物拡散領域２を形成することは必要である。
【００２２】前述の実施例では、Ｐ型基板１−Ｐ＋拡散
領域２−Ｐ型エピタキシャル成長層３−Ｎ型埋込み領域
６−Ｎ型エピタキシャル成長層４からなる半導体基板を
用いているが、これは１例であって、本発明では、例え
ば、半導体基板として、Ｐ型基板−Ｎ＋拡散領域−Ｎ型
エピタキシャル成長層−Ｐ型埋込み領域−Ｐ型エピタキ
シャル成長層からなる半導体基板、Ｎ型基板−Ｎ＋拡散
領域−Ｎ型エピタキシャル成長層−Ｐ型埋込み領域−Ｐ
型エピタキシャル成長層からなる半導体基板、Ｎ型基板
−Ｐ＋拡散領域−Ｐ型エピタキシャル成長層−Ｎ型埋込
み領域−Ｎ型エピタキシャル成長層４からなる半導体基
板等を利用することが可能である。本発明では、全面Ｐ
＋拡散領域２を使用しているのでＰ＋拡散領域５がチッ
プ内で数箇所ですむ。また、この領域２がチャネルカッ
ト領域を兼ねることができるのでチップ全体の寄生対
策、配線金属面積の減少、チップ面積の縮小及び工程時
間短縮が可能になる。
領域２−Ｐ型エピタキシャル成長層３−Ｎ型埋込み領域
６−Ｎ型エピタキシャル成長層４からなる半導体基板を
用いているが、これは１例であって、本発明では、例え
ば、半導体基板として、Ｐ型基板−Ｎ＋拡散領域−Ｎ型
エピタキシャル成長層−Ｐ型埋込み領域−Ｐ型エピタキ
シャル成長層からなる半導体基板、Ｎ型基板−Ｎ＋拡散
領域−Ｎ型エピタキシャル成長層−Ｐ型埋込み領域−Ｐ
型エピタキシャル成長層からなる半導体基板、Ｎ型基板
−Ｐ＋拡散領域−Ｐ型エピタキシャル成長層−Ｎ型埋込
み領域−Ｎ型エピタキシャル成長層４からなる半導体基
板等を利用することが可能である。本発明では、全面Ｐ
＋拡散領域２を使用しているのでＰ＋拡散領域５がチッ
プ内で数箇所ですむ。また、この領域２がチャネルカッ
ト領域を兼ねることができるのでチップ全体の寄生対
策、配線金属面積の減少、チップ面積の縮小及び工程時
間短縮が可能になる。
【００２３】
【発明の効果】本発明は、以上のような構成により、半
導体基板の抵抗を減少させ、チップ全体の寄生対策と配
線金属面積およびチップ面積の縮小が可能になって、容
易に半導体基板をＧＮＤにすることができ、さらに、製
造工程が短縮される。
導体基板の抵抗を減少させ、チップ全体の寄生対策と配
線金属面積およびチップ面積の縮小が可能になって、容
易に半導体基板をＧＮＤにすることができ、さらに、製
造工程が短縮される。
【図１】本発明の第１の実施例の半導体集積回路装置の
断面図。
断面図。
【図２】第１の実施例の半導体集積回路装置の製造工程
断面図。
断面図。
【図３】第１の実施例の半導体集積回路装置の製造工程
断面図。
断面図。
【図４】第１の実施例の半導体集積回路装置の製造工程
断面図。
断面図。
【図５】第２の実施例の半導体集積回路装置の製造工程
断面図。
断面図。
【図６】第２の実施例の半導体集積回路装置の製造工程
断面図。
断面図。
【図７】第２の実施例の半導体集積回路装置の断面図。
【図８】従来の半導体集積回路装置の断面図。
【図９】従来の半導体集積回路装置の断面図。
１ Ｐ型シリコン半導体基板 ２、５ Ｐ型高濃度不純物拡散領域（Ｐ＋
拡散領域） ３ Ｐ型エピタキシャル成長層 ４ Ｎ型エピタキシャル成長層 ６ Ｎ型高濃度埋込み不純物拡散領域
（Ｎ型埋込み領域） ７、７２ 絶縁酸化膜 ８ 電極 ９ トレンチ ４１ エミッタ領域 ４２ ベ−ス領域 ４３ コレクタ領域 ５１ Ｐ型高濃度埋込み不純物拡散領域 ７１ 絶縁窒化膜 ８１ エミッタ電極 ８２ ベ−ス電極 ８３ コレクタ電極 ９１ ポリシリコン膜 ９２ トレンチ側壁酸化膜
拡散領域） ３ Ｐ型エピタキシャル成長層 ４ Ｎ型エピタキシャル成長層 ６ Ｎ型高濃度埋込み不純物拡散領域
（Ｎ型埋込み領域） ７、７２ 絶縁酸化膜 ８ 電極 ９ トレンチ ４１ エミッタ領域 ４２ ベ−ス領域 ４３ コレクタ領域 ５１ Ｐ型高濃度埋込み不純物拡散領域 ７１ 絶縁窒化膜 ８１ エミッタ電極 ８２ ベ−ス電極 ８３ コレクタ電極 ９１ ポリシリコン膜 ９２ トレンチ側壁酸化膜
Claims (7)
- 【請求項１】 第１導電型シリコン半導体基板と、 前記第１導電型シリコン半導体基板の表面領域に形成さ
れた第１の第１導電型高濃度不純物拡散領域と、 前記第１の第１導電型高濃度不純物拡散領域上に形成さ
れた第１導電型シリコンエピタキシャル成長層と、 前記第１導電型シリコンエピタキシャル成長層の上に形
成された第２導電型シリコンエピタキシャル成長層と、 前記第２導電型シリコンエピタキシャル成長層の所定の
領域の表面から前記第１の第１導電型高濃度不純物拡散
領域に達する第２の第１導電型高濃度不純物拡散領域
と、 前記第２の第１導電型高濃度不純物拡散領域の表面に形
成された電極とを備えており、この電極をＧＮＤ電位と
することを特徴とする半導体集積回路装置。 - 【請求項２】 前記半導体基板に前記第２の第１導電型
高濃度不純物拡散領域と前記第１導電型シリコンエピタ
キシャル成長層とで囲まれる素子領域を形成し、この素
子領域に前記集積回路素子を形成したことを特徴とする
請求項１に記載の半導体集積回路装置。 - 【請求項３】 前記第２導電型シリコンエピタキシャル
成長層の表面から前記第１の第１導電型高濃度不純物拡
散領域に達するトレンチ構造の素子分離領域を備え、こ
のトレンチ構造の素子分離領域と前記第１導電型シリコ
ンエピタキシャル成長層とで囲まれる素子領域を形成
し、この素子領域に前記集積回路素子を形成することを
特徴とする請求項１又は請求項２に記載の半導体集積回
路装置。 - 【請求項４】 前記素子分離領域を構成するトレンチ底
部の下の部分の前記第１の第１導電型高濃度不純物拡散
領域は、チャネルカット領域として用いることを特徴と
する請求項３に記載の半導体集積回路装置。 - 【請求項５】 前記素子領域内に、前記第１導電型シリ
コンエピタキシャル成長層と前記第２導電型シリコンエ
ピタキシャル成長層との間に形成した第２導電型高濃度
埋込み不純物拡散領域と、この第２導電型高濃度埋込み
不純物拡散領域に接続し、前記第２導電型シリコンエピ
タキシャル成長層の表面に露出するコレクタ領域と、前
記第２導電型シリコンエピタキシャル成長層の表面に露
出するエミッタ領域と、このエミッタ領域を囲み、前記
第２導電型シリコンエピタキシャル成長層の表面に露出
するベ−ス領域とを備えたバイポ−ラトランジスタを形
成したことを特徴とする請求項１乃至請求項４のいずれ
かに記載の半導体集積回路装置。 - 【請求項６】 第１導電型シリコン半導体基板の表面領
域に、この第１導電型シリコン半導体基板より不純物濃
度の高い第１の第１導電型高濃度不純物拡散領域を形成
する工程と、 前記第１の第１導電型高濃度不純物拡散領域の上に、こ
の第１の第１導電型高濃度不純物拡散領域より不純物濃
度の低い第１導電型シリコンエピタキシャル成長層を形
成する工程と、 前記第１導電型シリコンエピタキシャル成長層の上に第
２導電型シリコンエピタキシャル成長層を形成する工程
と、 前記第２導電型シリコンエピタキシャル成長層の表面か
ら不純物を拡散することによって、前記第２導電型シリ
コンエピタキシャル成長層の表面から前記第１の第１導
電型不純物拡散領域に達し、前記第１導電型半導体基板
より不純物濃度の高い第２の第１導電型高濃度不純物拡
散領域を形成する工程とを備えていることを特徴とする
半導体集積回路装置の製造方法。 - 【請求項７】 第１導電型シリコン半導体基板の表面領
域に、この第１導電型シリコン半導体基板より不純物濃
度の高い第１の第１導電型高濃度不純物拡散領域を形成
する工程と、 前記第１の第１導電型高濃度不純物拡散領域の上に、こ
の第１の第１導電型高濃度不純物拡散領域より不純物濃
度の低い第１導電型シリコンエピタキシャル成長層を形
成する工程と、 前記第１導電型シリコンエピタキシャル成長層に、第２
導電型高濃度埋込み不純物拡散領域とこの第１導電型シ
リコンエピタキシャル成長層より不純物濃度の高い第１
導電型高濃度埋込み不純物拡散領域とを形成する工程
と、 前記第１導電型シリコンエピタキシャル成長層の上に、
前記第２導電型高濃度埋込み不純物拡散領域より不純物
濃度の低い第２導電型シリコンエピタキシャル成長層を
形成する工程と、 前記第２導電型シリコンエピタキシャル成長層の表面か
ら第１導電型不純物を拡散して、前記第１導電型高濃度
埋込み不純物拡散領域を前記第１の第１導電型高濃度不
純物拡散領域と接続すると共に、この第１導電型高濃度
埋込み不純物拡散領域に接続する第１導電型高濃度不純
物拡散領域を形成することによって、この第１導電型高
濃度不純物拡散領域と前記第１導電型高濃度埋込み不純
物拡散領域とで構成される第２の第１導電型高濃度不純
物拡散領域を形成する工程と、 前記第２導電型シリコンエピタキシャル成長層に第２導
電型不純物を拡散して前記第２導電型高濃度埋込み不純
物拡散領域に接続するコレクタ領域を形成する工程と、 前記第２導電型シリコンエピタキシャル成長層に第１導
電型不純物を拡散してベ−ス領域を形成する工程と、 前記ベ−ス領域に第２導電型不純物を拡散して、エミッ
タ領域を形成する工程と、 前記第２の第１導電型高濃度不純物拡散領域と前記第１
導電型シリコンエピタキシャル成長層とにより囲まれる
素子領域に、これらエミッタ領域、ベ−ス領域及びコレ
クタ領域とを有するバイポ−ラトランジスタを形成する
工程とを備えていることを特徴とする半導体集積回路装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192690A JPH0621365A (ja) | 1992-06-29 | 1992-06-29 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192690A JPH0621365A (ja) | 1992-06-29 | 1992-06-29 | 半導体集積回路装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621365A true JPH0621365A (ja) | 1994-01-28 |
Family
ID=16295429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4192690A Pending JPH0621365A (ja) | 1992-06-29 | 1992-06-29 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621365A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737721B1 (en) | 1999-10-18 | 2004-05-18 | Nec Electronics Corporation | Shallow trench isolation structure for a bipolar transistor |
| US7771644B2 (en) | 2003-07-02 | 2010-08-10 | Ansell Healthcare Products Llc | Textured surface coating for gloves and method of making |
| US7814570B2 (en) | 2005-01-12 | 2010-10-19 | Ansell Healthcare Products Llc | Latex gloves and articles with geometrically defined surface texture providing enhanced grip method for in-line processing thereof |
| US9695292B2 (en) | 2013-11-26 | 2017-07-04 | Ansell Limited | Effervescent texturing |
| US10292440B2 (en) | 2015-03-10 | 2019-05-21 | Ansell Limited | Supported glove having an abrasion resistant nitrile coating |
-
1992
- 1992-06-29 JP JP4192690A patent/JPH0621365A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737721B1 (en) | 1999-10-18 | 2004-05-18 | Nec Electronics Corporation | Shallow trench isolation structure for a bipolar transistor |
| US7771644B2 (en) | 2003-07-02 | 2010-08-10 | Ansell Healthcare Products Llc | Textured surface coating for gloves and method of making |
| US7814570B2 (en) | 2005-01-12 | 2010-10-19 | Ansell Healthcare Products Llc | Latex gloves and articles with geometrically defined surface texture providing enhanced grip method for in-line processing thereof |
| US9695292B2 (en) | 2013-11-26 | 2017-07-04 | Ansell Limited | Effervescent texturing |
| US10292440B2 (en) | 2015-03-10 | 2019-05-21 | Ansell Limited | Supported glove having an abrasion resistant nitrile coating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4160991A (en) | High performance bipolar device and method for making same | |
| US4819052A (en) | Merged bipolar/CMOS technology using electrically active trench | |
| US4504332A (en) | Method of making a bipolar transistor | |
| US4616405A (en) | Semiconductor device and manufacturing method thereof | |
| US4236294A (en) | High performance bipolar device and method for making same | |
| JPH0644603B2 (ja) | 半導体装置とその製法 | |
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| JPH0644568B2 (ja) | 横型トランジスタの製造方法 | |
| US5856700A (en) | Semiconductor device with doped semiconductor and dielectric trench sidewall layers | |
| US4717682A (en) | Method of manufacturing a semiconductor device with conductive trench sidewalls | |
| US4992843A (en) | Collector contact of an integrated bipolar transistor | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| US6043552A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US5389561A (en) | Method for making SOI type bipolar transistor | |
| US5763931A (en) | Semiconductor device with SOI structure and fabrication method thereof | |
| JPH0621365A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0482268A (ja) | 半導体装置 | |
| JP2001135719A (ja) | 半導体装置の素子分離構造 | |
| US5089430A (en) | Method of manufacturing semiconductor integrated circuit bipolar transistor device | |
| JP3490060B2 (ja) | 半導体装置およびその製造方法 | |
| US5843828A (en) | Method for fabricating a semiconductor device with bipolar transistor | |
| US5747871A (en) | Bipolar transistor having a self-aligned base electrode and method for manufacturing the same | |
| GB2143083A (en) | Semiconductor structures | |
| JP2615652B2 (ja) | バイポーラトランジスタの製造方法 |