JPH0621365A - 半導体集積回路装置及びその製造方法 - Google Patents

半導体集積回路装置及びその製造方法

Info

Publication number
JPH0621365A
JPH0621365A JP4192690A JP19269092A JPH0621365A JP H0621365 A JPH0621365 A JP H0621365A JP 4192690 A JP4192690 A JP 4192690A JP 19269092 A JP19269092 A JP 19269092A JP H0621365 A JPH0621365 A JP H0621365A
Authority
JP
Japan
Prior art keywords
conductivity type
region
high concentration
type silicon
impurity diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4192690A
Other languages
English (en)
Inventor
Takashi Matsumoto
隆 松本
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP4192690A priority Critical patent/JPH0621365A/ja
Publication of JPH0621365A publication Critical patent/JPH0621365A/ja
Application status is Pending legal-status Critical

Links

Abstract

(57)【要約】 【目的】 半導体基板のGND電位を取り易くし、半導
体基板の抵抗が小さくチップ面積が十分縮小される半導
体集積回路装置の構造およびその製造方法を提供する。 【構成】 P型シリコン半導体基板1にP型高濃度不純
物拡散領域2を形成し、この上にP型エピタキシャル成
長層3及びN型エピタキシャル成長層4を順次成長さ
せ、その表面からP型領域2に達するP型高濃度不純物
拡散領域5を形成してこの表面にGND電位の電極8を
取付ける。基板の抵抗が減少する。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、バイポーラ集積回路を
備えた半導体集積回路装置に係り、とくに、その半導体
集積回路装置に用いる抵抗を減少させた半導体基板の構
造及びその製造方法に関する。

【0002】

【従来の技術】従来、ICやLSIなどの半導体集積回
路装置において、トランジスタや抵抗などが半導体基板
を通して他の素子と相互干渉を持たないように、また、
半導体基板へのリ−クが生じないように素子分離領域を
形成することは、通常行われていることである。その素
子分離領域を形成する方法としては、主としてPN接合
分離と誘電分離が知られている。PN接合分離は、半導
体基板中にPN接合で囲まれた領域を形成する方式であ
る。誘電分離は、例えば、半導体基板のシリコン表面を
部分的に酸化して、他の素子と隔離された素子領域を形
成する方式であるが、近年のLSIなどの微細化傾向に
応じて、半導体基板に形成した微細なトレンチに絶縁膜
を形成するトレンチアイソレ−ションが一般的になって
いる。PN接合分離の一般的な構造を有する半導体集積
回路装置の断面図を図8に示す。この半導体集積回路装
置が形成される半導体基板は、P型シリコン半導体基板
(以下、P型基板という)1とその上のN型シリコン
エピタキシャル成長層(以下、N型エピタキシャル成長
層という)4から構成されている。このエピタキシャル
成長層4には、不純物濃度の高いP型高濃度不純物拡散
領域(以下、P拡散領域という)5を形成する。そし
て、このP型基板1とP拡散領域5とで囲まれる素子
領域を形成する。

【0003】この素子領域において、P型基板1とN型
エピタキシャル成長層4との間に形成するように、この
P型基板1にN型高濃度埋込み不純物拡散領域(N型埋
込み領域という)6を形成する。図では、1つの素子領
域に1つのN型埋込み領域を形成しているが、実際の半
導体基板には、多数の素子領域があり、それぞれに必要
に応じてN型埋込み領域が形成されている。この素子領
域にバイポ−ラトランジスタが形成される。N型エミッ
タ領域41は、N型エピタキシャル成長層4の表面領域
に形成され、この領域を囲むようにP型ベ−ス領域42
が形成されている。この両領域41、42から離れて高
濃度不純物濃度のNコレクタ領域43が形成され、こ
の領域は、前記N型埋込み領域6に接続されるので、コ
レクタ領域は、このN型埋込み領域6まで延在してい
る。この半導体基板は、シリコン酸化膜などの絶縁膜7
によって被覆されており、この絶縁膜7は、シリコン窒
化膜71によって被覆されている。素子分離領域である
拡散領域5の表面を被覆している酸化膜7および窒
化膜71などの絶縁膜を部分的に取去り、コンタクト孔
を形成してP拡散領域5を一部露出する。その後、例
えば、SiもしくはCuなどを含むアルミニウム合金の
電極8を窒化膜71上に形成し、コンタクト孔を通して
拡散領域5と接続する。

【0004】シリコンとアルミニウムとが直接接触する
とコンタクト抵抗が増加するので、電極8とP拡散領
域5の間に、接合破壊をもたらすAlとSiとの合金化
反応を抑え、半導体基板へのオ−ミックコンタクト形成
に役立つバリアメタルを介在させることもある。バリア
メタルとしては、W、Moのような高融点金属やそのシ
リサイド、TiNのような化合物などが用いられる。つ
いで、エミッタ領域41、ベ−ス領域42、コレクタ領
域43なども部分的に露出し、これら領域と電気的に接
続するエミッタ電極81、ベ−ス電極82およびコレク
タ電極83を窒化膜71上に形成する。電極材料は、前
記電極8と同じ材料を用いても良く、また、前記バリア
メタルを用いることも可能である。寄生対策のためにP
N接合分離から電極配線を用いてGND電位にしている
が、電極配線は、必要最小限に抑えられるために全ての
PN接合分離に形成できない。この図9の素子は、PN
接合分離領域であるP拡散領域5にGND電位の電極
8を接続している。図9は従来のトレンチアイソレ−シ
ョンを用いた素子分離構造を有する半導体集積回路装置
の断面図を示す。図8では、素子分離領域は、P拡散
領域5を素子分離領域とし、このP拡散領域5には、
P型基板1を表面からGND電位にするための電極を形
成している。しかし、この図の従来例では、P拡散領
域5は、GND電位の電極を設けてはいるが、素子分離
領域としては用いてはいない。

【0005】素子分離には、トレンチ9を用いている。
トレンチ9は、N型埋込み領域6の底部より深く掘下げ
られており、その内部には、ポリシリコン91が充填さ
れている。そして、トレンチ側壁には、シリコン酸化膜
92が形成される。素子領域は、このトレンチ9とP型
基板1とに囲まれた領域に形成される。この時、前記P
拡散領域5は、その素子領域外に形成される。

【0006】

【発明が解決しようとする課題】従来P型基板をGND
電位にするためには、半導体基板表面の適宜の位置に、
P型基板の内部と電気的に接続されたGND電位の電極
を必要な数だけ形成しなければならない。例えば、PN
接合分離を利用する場合、寄生対策のためにPN接合分
離領域から電極配線を用いてGND電位にしているが、
半導体集積回路装置の高集積化のために、電極配線は、
必要最小限に抑えられ、全てのPN接合分離領域に電極
配線を形成することは困難である。図9のトレンチアイ
ソレ−ション構造の半導体集積回路装置では、点線で示
したGND電位の電極が形成されるP拡散領域5を素
子分離領域とは別に形成しなければならないので、半導
体基板、即ち、チップの面積が広くなってしまう。その
ため、このP拡散領域5を形成しないで、トレンチ9
内部のポリシリコン91をGND電位の電極8とP型基
板1とを電気的に接続する配線として利用することも知
られている。しかし、この方法では、電極8とポリシリ
コン91との接続、ポリシリコン91とP型基板1との
接続などについていろいろ工夫しなければならず、いず
れにしてもその実施は困難であり、かえってチップ面積
は広くなってしまうのが実情である。本発明は、以上の
事情により成されたものであり、半導体基板の抵抗の小
さいチップ面積が十分に縮小される半導体集積回路装置
の構造およびその製造方法を提供するものである。

【0007】

【課題を解決するための手段】本発明は、不純物濃度の
高い不純物拡散層を内部に形成した半導体基板をバイポ
−ラトランジスタを備えた半導体集積回路装置に用いた
事を特徴としている。本発明の半導体集積回路装置は、
第1導電型シリコン半導体基板と、前記第1導電型シリ
コン半導体基板の表面領域に形成された第1の第1導電
型高濃度不純物拡散領域と、前記第1の第1導電型高濃
度不純物拡散領域上に形成された第1導電型シリコンエ
ピタキシャル成長層と、前記第1導電型シリコンエピタ
キシャル成長層の上に形成された第2導電型シリコンエ
ピタキシャル成長層と、前記第2導電型シリコンエピタ
キシャル成長層の所定の領域の表面から前記第1の第1
導電型高濃度不純物拡散領域に達する第2の第1導電型
高濃度不純物拡散領域と、前記第2の第1導電型高濃度
不純物拡散領域の表面に形成された電極とを備えてお
り、この電極をGND電位とすることを特徴としてい
る。前記半導体基板に前記第2の第1導電型高濃度不純
物拡散領域と前記第1導電型シリコンエピタキシャル成
長層とで囲まれる素子領域を形成し、この素子領域に前
記集積回路素子を形成する。

【0008】前記第2導電型シリコンエピタキシャル成
長層の表面から前記第1の第1導電型高濃度不純物拡散
領域に達するトレンチ構造の素子分離領域を備えこのト
レンチ構造の素子分離領域と前記第1導電型シリコンエ
ピタキシャル成長層とで囲まれる素子領域を形成し、こ
の素子領域に前記集積回路素子を形成することも可能で
ある。前記素子分離領域を構成するトレンチ底部の下の
部分の前記第1の第1導電型高濃度不純物拡散領域はチ
ャネルカット領域として用いることもできる。前記素子
領域内に、前記第1導電型シリコンエピタキシャル成長
層と前記第2導電型シリコンエピタキシャル成長層との
間に形成した第2導電型高濃度埋込み不純物拡散領域
と、この第2導電型高濃度埋込み不純物拡散領域に接続
し、前記第2導電型シリコンエピタキシャル成長層の表
面に露出するコレクタ領域と、前記第2導電型シリコン
エピタキシャル成長層の表面に露出するエミッタ領域
と、このエミッタ領域を囲み、前記第2導電型シリコン
エピタキシャル成長層の表面に露出するベ−ス領域とを
備えたバイポ−ラトランジスタを形成できる。

【0009】本発明の半導体集積回路装置の製造方法
は、第1導電型シリコン半導体基板の表面領域に、この
第1導電型シリコン半導体基板より不純物濃度の高い第
1の第1導電型高濃度不純物拡散領域を形成する工程
と、前記第1の第1導電型高濃度不純物拡散領域の上
に、この第1の第1導電型高濃度不純物拡散領域より不
純物濃度の低い第1導電型シリコンエピタキシャル成長
層を形成する工程と、前記第1導電型シリコンエピタキ
シャル成長層の上に第2導電型シリコンエピタキシャル
成長層を形成する工程と、前記第2導電型シリコンエピ
タキシャル成長層の表面から不純物を拡散することによ
って、前記第2導電型シリコンエピタキシャル成長層の
表面から前記第1の第1導電型不純物拡散領域に達し、
前記第1導電型半導体基板より不純物濃度の高い第2の
第1導電型高濃度不純物拡散領域を形成する工程とを備
えていることを第1の特徴としている。

【0010】また、第1導電型シリコン半導体基板の表
面領域に、この第1導電型シリコン半導体基板より不純
物濃度の高い第1の第1導電型高濃度不純物拡散領域を
形成する工程と、前記第1の第1導電型高濃度不純物拡
散領域の上に、この第1の第1導電型高濃度不純物拡散
領域より不純物濃度の低い第1導電型シリコンエピタキ
シャル成長層を形成する工程と、前記第1導電型シリコ
ンエピタキシャル成長層に、第2導電型高濃度埋込み不
純物拡散領域とこの第1導電型シリコンエピタキシャル
成長層より不純物濃度の高い第1導電型高濃度埋込み不
純物拡散領域とを形成する工程と、前記第1導電型シリ
コンエピタキシャル成長層の上に、前記第2導電型高濃
度埋込み不純物拡散領域より不純物濃度の低い第2導電
型シリコンエピタキシャル成長層を形成する工程と、前
記第2導電型シリコンエピタキシャル成長層の表面から
第1導電型不純物を拡散して、前記第1導電型高濃度埋
込み不純物拡散領域を前記第1の第1導電型高濃度不純
物拡散領域と接続すると共に、この第1導電型高濃度埋
込み不純物拡散領域に接続する第1導電型高濃度不純物
拡散領域を形成することによって、この第1導電型高濃
度不純物拡散領域と前記第1導電型高濃度埋込み不純物
拡散領域とで構成される第2の第1導電型高濃度不純物
拡散領域を形成する工程と、前記第2導電型シリコンエ
ピタキシャル成長層に第2導電型不純物を拡散して前記
第2導電型高濃度埋込み不純物拡散領域に接続するコレ
クタ領域を形成する工程と、前記第2導電型シリコンエ
ピタキシャル成長層に第1導電型不純物を拡散してベ−
ス領域を形成する工程と、前記べ−ス領域に第2導電型
不純物を拡散してエミッタ領域を形成する工程と、前記
第2の第1導電型高濃度不純物拡散領域と前記第1導電
型シリコンエピタキシャル成長層とにより囲まれる素子
領域に、これらエミッタ領域、ベ−ス領域及びコレクタ
領域とを有するバイポ−ラトランジスタを形成する工程
とを備えていることを第2の特徴としている。

【0011】

【作用】高濃度の不純物拡散層を内部に形成し、この部
分をGND電位の電極に接続した半導体基板を用いるこ
とにより、半導体基板の抵抗を減少させチップ面積の縮
小を可能にする。

【0012】

【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図1乃至図4を参照して第1の実施例を説
明する。図1は、PN接合分離構造の半導体集積回路装
置の断面図であり、図2〜図4は、その製造工程断面図
である。図1に示す半導体集積回路装置が形成される半
導体基板(チップ)はP型基板(P型シリコン半導体基
板)1と、P型基板表面の全面に形成された第1のP
拡散領域(P型高濃度不純物拡散領域)2と、その上に
形成されたP型シリコンエピタキシャル成長層(以
下、P型エピタキシャル成長層という)3と、その上に
形成されたN型エピタキシャル成長層(N型シリコン
エピタキシャル成長層)4から構成されている。このN
型エピタキシャル成長層4には、その表面から第1のP
拡散領域2に達する不純物濃度の高いP拡散領域
(P型高濃度不純物拡散領域)5が形成されている。こ
のP型エピタキシャル成長層3とP拡散領域5とで囲
まれる素子領域が形成されており、P拡散領域5は、
素子分離領域となる。この素子領域に、P型エピタキシ
ャル成長層3とN型エピタキシャル成長層4との間に形
成されるように、P型エピタキシャル成長層3にN型埋
込み領域(N型高濃度埋込み不純物拡散領域)6を形成
する。

【0013】図では、1つの素子領域に1つのN型埋込
み領域を形成しているが、実際のチップには、多数の素
子領域があり、それぞれに必要に応じてN型埋込み領域
が形成されている。この素子領域にバイポ−ラトランジ
スタが形成される。N型エミッタ領域41は、N型エピ
タキシャル成長層4の表面領域に形成され、この領域を
囲むようにP型ベ−ス領域42が形成されている。この
両領域41、42から離れて高濃度不純物濃度のN
レクタ領域43が形成されている。この領域43は、前
記N型埋込み領域6に接続されるので、コレクタ領域
は、このN型埋込み領域6まで延在していることにな
る。この半導体基板は、例えば、シリコン酸化膜などの
絶縁膜7によって被覆されており、また、この絶縁酸化
膜7は、例えば、シリコン窒化膜71によって被覆され
ている。素子分離領域であるP拡散領域5の表面を被
覆している酸化膜7および窒化膜71などの絶縁膜を部
分的に取去り、コンタクト孔を形成してP拡散領域5
を一部露出する。その後、例えば、SiもしくはCuな
どを含むアルミニウム合金の電極8を窒化膜71上に形
成し、コンタクト孔を通してP拡散領域5と接続す
る。シリコンとアルミニウムとが直接接触するとコンタ
クト抵抗が増加するので、電極8とP拡散領域5の間
に、前述のバリアメタルを介在させることもある。

【0014】バリアメタルとしては、W、Moのような
高融点金属やそのシリサイド、TiNのような化合物な
どが用いられる。ついで、N型エミッタ領域41、P型
ベ−ス領域42、N型コレクタ領域43なども部分的に
露出し、これら領域と電気的に接続するエミッタ電極8
1、ベ−ス電極82およびコレクタ電極83を窒化膜7
1上に形成する。電極材料は、前記電極8と同じ材料を
用いても良く、また、前記バリアメタルを用いることも
可能である。前記電極8は、GND電位になっており、
素子分離領域であるP拡散領域5を通してP型基板1
はGND電位になっている。このように寄生対策のため
にPN接合分離から電極配線を用いてP型基板をGND
電位にする場合、半導体基板内部にP拡散領域5と電
気的に接続される抵抗の小さいP拡散領域2が形成さ
れているので、前記電極8は、素子分離領域に全て取付
ける必要はなく、電極配線は必要最小限に抑えられる。

【0015】ついで、この実施例の半導体集積回路装置
の製造方法について説明する。P型基板1は、例えば、
10.16〜15.24mm径、約540μm厚、約2
〜6Ωのウェ−ハを用いる。この半導体基板の不純物濃
度は、1×1015cm-3程度である。まず、P型基板1
の表面全面にBSG(Borosilicate Glass) 膜を堆積さ
せ、熱処理を施して、基板の全表面領域に深さが1〜1
0μm程度、ボロン濃度が1×1018cm-3〜1×10
19cm-3程度のP拡散領域2を形成する。BSG膜か
らの拡散によらなくても、イオン注入法や気相拡散など
周知の方法でP拡散領域2を形成することが可能であ
る。つぎに、不純物をド−プしたSiH4 ガスなどを用
いてP拡散領域2の表面上に厚さが10〜20μm程
度で、不純物拡散濃度1×1015cm-3程度のP型エピ
タキシャル成長層3を形成する(図2)。つぎに、この
P型エピタキシャル成長層3の表面部分に不純物を拡散
してP型高濃度埋込み不純物拡散領域51とN型埋込み
領域6を形成する。つぎに、P型エピタキシャル成長層
3の上に、不純物をド−プしたSiH4 ガスなどを使用
して2〜30μm厚、好ましくは5〜15μm厚程度、
不純物濃度1×1015cm-3程度のN型エピタキシャル
成長層4を成長させる。さらに、この表面に熱酸化によ
り絶縁酸化膜7を設けて半導体基板を形成する(図
3)。

【0016】つぎに、N型エピタキシャル成長層4の表
面の素子分離領域の形成予定領域にボロンなどの不純物
をイオン注入し、ついで、熱拡散を行って素子分離領域
となるP拡散領域5を形成する。P拡散領域5は、
P型高濃度埋込み不純物拡散領域51を含み、P拡散
領域2にまで達する。この様にして、半導体基板にP
拡散領域5とP型エピタキシャル成長層3によって囲ま
れ、N型埋込み領域6を有する素子領域が形成される
(図4)。絶縁酸化膜7の表面にシリコン窒化膜71を
形成してから、これら絶縁膜7、71を選択的にエッチ
ングしてN型エピタキシャル成長層4を部分的に露出
し、N型エミッタ領域41、P型ベ−ス領域42および
N型埋込み領域6に接続するN型コレクタ領域43を形
成する。その後P拡散領域5に接続されるGND電位
の電極8、エミッタ電極81、ベ−ス電極82およびコ
レクタ電極83を順次設けてバイポ−ラトランジスタを
完成する(図1)。

【0017】次に、図5乃至図7を参照して第2の実施
例を説明する。図7は、トレンチアイソレ−ション構造
の半導体集積回路装置の断面図、図5および図6は、そ
の製造工程断面図である。ここでは、半導体基板は前実
施例と同じチップを用いる。すなわち、図7に示すよう
に、P型基板1と、その表面領域の全面に形成したP
拡散領域2と、この上に成長させたP型エピタキシャル
成長層3と、さらに、この上のN型エピタキシャル成長
層4とからなる半導体基板を用いる。素子領域にトレン
チ9を形成し、その側壁にシリコン酸化膜を形成し、ト
レンチ9内にポリシリコンを埋込んで素子分離領域とし
ている。ここでは、P拡散領域5も形成しているが、
この領域は、素子分離領域とはせず、P型基板1を表面
からGND電位にするための電極8を形成し、その配線
として用いている。電極8は、トレンチ9で囲まれた素
子領域内に形成されても良いし、この領域外に形成して
も良い。トレンチ9は、N型埋込み領域6の底部より深
く、約20μm程度掘下げられており、その内部には、
ポリシリコン91が充填されている。そして、トレンチ
側壁には、シリコン酸化膜92が形成される。素子領域
は、このトレンチ9とP型基板1とに囲まれた領域に形
成される。この時、前記P拡散領域5は、その素子領
域外に形成される。

【0018】この素子領域にバイポ−ラトランジスタが
形成される。N型エミッタ領域41は、N型エピタキシ
ャル成長層4の表面領域に形成され、この領域を囲むよ
うにP型ベ−ス領域42が形成されている。この両領域
41、42から離れて高濃度不純物濃度のNコレクタ
領域43が形成されている。この領域43は、前記N型
埋込み領域6に接続されるので、コレクタ領域は、この
N型埋込み領域6まで延在していることになる。この半
導体基板は、例えば、シリコン酸化膜などの絶縁膜72
によって被覆されており、さらに、この絶縁酸化膜72
は、例えば、シリコン窒化膜71によって被覆されてい
る。P拡散領域5の表面を被覆している酸化膜72お
よび窒化膜71などの絶縁膜を部分的に取去り、コンタ
クト孔を形成してP拡散領域5を一部露出する。その
後、例えば、SiもしくはCuなどを含むアルミニウム
合金の電極8を窒化膜71上に形成し、コンタクト孔を
通してP拡散領域5と接続する。ついで、N型エミッ
タ領域41、P型ベ−ス領域42、N型コレクタ領域4
3なども部分的に露出し、これら領域と電気的に接続す
るエミッタ電極81、ベ−ス電極82およびコレクタ電
極83を窒化膜71上に形成する。

【0019】この実施例では、P型基板1を表面からG
ND電位にするための電極8およびP拡散領域5は、
素子分離領域とは別の領域に形成するので、その分のチ
ップ面積は必要であるが、もともとトレンチ構造の素子
分離は大きな面積が要らず、また、全面P拡散領域2
の存在によって半導体基板抵抗を減少させることが出来
るのでP拡散領域2は数多は要らず、結局チップ面積
は小さくできる。

【0020】つぎに、この実施例の半導体集積回路装置
の製造工程を説明する。前実施例と同じ半導体基板を用
意する(図5)。そして、N型エピタキシャル成長層4
の表面の素子分離領域の形成予定領域にボロンなどの不
純物をイオン注入し、次ぎに熱処理を行うと、このイオ
ン注入された不純物は、拡散していき、P型高濃度埋込
み不純物拡散領域51のしみ出しと接触する。また、同
時に、P型領域51のしみ出しとP拡散領域2とも接
触してP拡散領域5が形成される。次に通常のリソグ
ラフィー技術を用い、SiCl4 、SF5 等のガスで半
導体基板をイオンエッチングして素子分離領域の形成予
定領域にトレンチ9を形成する。P拡散領域2がトレ
ンチ9の底部に形成する反転防止の為のチャンネルカッ
ト領域も兼ねる場合には、トレンチ9は、このP拡散
領域2より下に形成するほうが良い。つぎに、トレンチ
9内壁に、例えば、熱酸化によりシリコン酸化膜92を
形成する。その後減圧気相成長法によりポリシリコン膜
91を堆積してトレンチ9内を埋込む。このポリシリコ
ン膜は、ドライエッチング法やウエッチエッチング法を
用いて絶縁酸化膜(フィールド酸化膜)7が露出するま
で全面エッチング(エッチバック)して不要な部分は除
去する。

【0021】さらに、ポリシリコン膜91上に熱酸化に
よる絶縁酸化膜72を形成し、トレンチアイソレーショ
ンによる素子分離領域ができる(図6)。この後、素子
領域に前実施例と同様にバイポ−ラトランジスタおよび
これに付随する電極等を形成してこの実施例の半導体集
積回路装置が完成する。トレンチの深さは、2〜30μ
m程度が適当である。約20μm程度のトレンチを用い
ると35Vの高耐圧のトランジスタが形成される。 本
発明は、バイポ−ラトランジスタを含む集積回路に適用
されるので、例えば、Bi−CMOS集積回路にも適用
することができる。この集積回路におけるMOS領域に
おいてもトレンチによる素子分離領域は形成され、その
底部におけるチャネルカット領域をこの高濃度不純物拡
散領域2で兼ねさせる事ができる。また、半導体基板の
抵抗値を下げるためにも半導体基板のMOS領域中にも
高濃度不純物拡散領域2を形成することは必要である。

【0022】前述の実施例では、P型基板1−P拡散
領域2−P型エピタキシャル成長層3−N型埋込み領域
6−N型エピタキシャル成長層4からなる半導体基板を
用いているが、これは1例であって、本発明では、例え
ば、半導体基板として、P型基板−N拡散領域−N型
エピタキシャル成長層−P型埋込み領域−P型エピタキ
シャル成長層からなる半導体基板、N型基板−N拡散
領域−N型エピタキシャル成長層−P型埋込み領域−P
型エピタキシャル成長層からなる半導体基板、N型基板
−P拡散領域−P型エピタキシャル成長層−N型埋込
み領域−N型エピタキシャル成長層4からなる半導体基
板等を利用することが可能である。本発明では、全面P
拡散領域2を使用しているのでP拡散領域5がチッ
プ内で数箇所ですむ。また、この領域2がチャネルカッ
ト領域を兼ねることができるのでチップ全体の寄生対
策、配線金属面積の減少、チップ面積の縮小及び工程時
間短縮が可能になる。

【0023】

【発明の効果】本発明は、以上のような構成により、半
導体基板の抵抗を減少させ、チップ全体の寄生対策と配
線金属面積およびチップ面積の縮小が可能になって、容
易に半導体基板をGNDにすることができ、さらに、製
造工程が短縮される。

【図面の簡単な説明】

【図1】本発明の第1の実施例の半導体集積回路装置の
断面図。

【図2】第1の実施例の半導体集積回路装置の製造工程
断面図。

【図3】第1の実施例の半導体集積回路装置の製造工程
断面図。

【図4】第1の実施例の半導体集積回路装置の製造工程
断面図。

【図5】第2の実施例の半導体集積回路装置の製造工程
断面図。

【図6】第2の実施例の半導体集積回路装置の製造工程
断面図。

【図7】第2の実施例の半導体集積回路装置の断面図。

【図8】従来の半導体集積回路装置の断面図。

【図9】従来の半導体集積回路装置の断面図。

【符号の説明】

1 P型シリコン半導体基板 2、5 P型高濃度不純物拡散領域(P
拡散領域) 3 P型エピタキシャル成長層 4 N型エピタキシャル成長層 6 N型高濃度埋込み不純物拡散領域
(N型埋込み領域) 7、72 絶縁酸化膜 8 電極 9 トレンチ 41 エミッタ領域 42 ベ−ス領域 43 コレクタ領域 51 P型高濃度埋込み不純物拡散領域 71 絶縁窒化膜 81 エミッタ電極 82 ベ−ス電極 83 コレクタ電極 91 ポリシリコン膜 92 トレンチ側壁酸化膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 第1導電型シリコン半導体基板と、 前記第1導電型シリコン半導体基板の表面領域に形成さ
    れた第1の第1導電型高濃度不純物拡散領域と、 前記第1の第1導電型高濃度不純物拡散領域上に形成さ
    れた第1導電型シリコンエピタキシャル成長層と、 前記第1導電型シリコンエピタキシャル成長層の上に形
    成された第2導電型シリコンエピタキシャル成長層と、 前記第2導電型シリコンエピタキシャル成長層の所定の
    領域の表面から前記第1の第1導電型高濃度不純物拡散
    領域に達する第2の第1導電型高濃度不純物拡散領域
    と、 前記第2の第1導電型高濃度不純物拡散領域の表面に形
    成された電極とを備えており、この電極をGND電位と
    することを特徴とする半導体集積回路装置。
  2. 【請求項2】 前記半導体基板に前記第2の第1導電型
    高濃度不純物拡散領域と前記第1導電型シリコンエピタ
    キシャル成長層とで囲まれる素子領域を形成し、この素
    子領域に前記集積回路素子を形成したことを特徴とする
    請求項1に記載の半導体集積回路装置。
  3. 【請求項3】 前記第2導電型シリコンエピタキシャル
    成長層の表面から前記第1の第1導電型高濃度不純物拡
    散領域に達するトレンチ構造の素子分離領域を備え、こ
    のトレンチ構造の素子分離領域と前記第1導電型シリコ
    ンエピタキシャル成長層とで囲まれる素子領域を形成
    し、この素子領域に前記集積回路素子を形成することを
    特徴とする請求項1又は請求項2に記載の半導体集積回
    路装置。
  4. 【請求項4】 前記素子分離領域を構成するトレンチ底
    部の下の部分の前記第1の第1導電型高濃度不純物拡散
    領域は、チャネルカット領域として用いることを特徴と
    する請求項3に記載の半導体集積回路装置。
  5. 【請求項5】 前記素子領域内に、前記第1導電型シリ
    コンエピタキシャル成長層と前記第2導電型シリコンエ
    ピタキシャル成長層との間に形成した第2導電型高濃度
    埋込み不純物拡散領域と、この第2導電型高濃度埋込み
    不純物拡散領域に接続し、前記第2導電型シリコンエピ
    タキシャル成長層の表面に露出するコレクタ領域と、前
    記第2導電型シリコンエピタキシャル成長層の表面に露
    出するエミッタ領域と、このエミッタ領域を囲み、前記
    第2導電型シリコンエピタキシャル成長層の表面に露出
    するベ−ス領域とを備えたバイポ−ラトランジスタを形
    成したことを特徴とする請求項1乃至請求項4のいずれ
    かに記載の半導体集積回路装置。
  6. 【請求項6】 第1導電型シリコン半導体基板の表面領
    域に、この第1導電型シリコン半導体基板より不純物濃
    度の高い第1の第1導電型高濃度不純物拡散領域を形成
    する工程と、 前記第1の第1導電型高濃度不純物拡散領域の上に、こ
    の第1の第1導電型高濃度不純物拡散領域より不純物濃
    度の低い第1導電型シリコンエピタキシャル成長層を形
    成する工程と、 前記第1導電型シリコンエピタキシャル成長層の上に第
    2導電型シリコンエピタキシャル成長層を形成する工程
    と、 前記第2導電型シリコンエピタキシャル成長層の表面か
    ら不純物を拡散することによって、前記第2導電型シリ
    コンエピタキシャル成長層の表面から前記第1の第1導
    電型不純物拡散領域に達し、前記第1導電型半導体基板
    より不純物濃度の高い第2の第1導電型高濃度不純物拡
    散領域を形成する工程とを備えていることを特徴とする
    半導体集積回路装置の製造方法。
  7. 【請求項7】 第1導電型シリコン半導体基板の表面領
    域に、この第1導電型シリコン半導体基板より不純物濃
    度の高い第1の第1導電型高濃度不純物拡散領域を形成
    する工程と、 前記第1の第1導電型高濃度不純物拡散領域の上に、こ
    の第1の第1導電型高濃度不純物拡散領域より不純物濃
    度の低い第1導電型シリコンエピタキシャル成長層を形
    成する工程と、 前記第1導電型シリコンエピタキシャル成長層に、第2
    導電型高濃度埋込み不純物拡散領域とこの第1導電型シ
    リコンエピタキシャル成長層より不純物濃度の高い第1
    導電型高濃度埋込み不純物拡散領域とを形成する工程
    と、 前記第1導電型シリコンエピタキシャル成長層の上に、
    前記第2導電型高濃度埋込み不純物拡散領域より不純物
    濃度の低い第2導電型シリコンエピタキシャル成長層を
    形成する工程と、 前記第2導電型シリコンエピタキシャル成長層の表面か
    ら第1導電型不純物を拡散して、前記第1導電型高濃度
    埋込み不純物拡散領域を前記第1の第1導電型高濃度不
    純物拡散領域と接続すると共に、この第1導電型高濃度
    埋込み不純物拡散領域に接続する第1導電型高濃度不純
    物拡散領域を形成することによって、この第1導電型高
    濃度不純物拡散領域と前記第1導電型高濃度埋込み不純
    物拡散領域とで構成される第2の第1導電型高濃度不純
    物拡散領域を形成する工程と、 前記第2導電型シリコンエピタキシャル成長層に第2導
    電型不純物を拡散して前記第2導電型高濃度埋込み不純
    物拡散領域に接続するコレクタ領域を形成する工程と、 前記第2導電型シリコンエピタキシャル成長層に第1導
    電型不純物を拡散してベ−ス領域を形成する工程と、 前記ベ−ス領域に第2導電型不純物を拡散して、エミッ
    タ領域を形成する工程と、 前記第2の第1導電型高濃度不純物拡散領域と前記第1
    導電型シリコンエピタキシャル成長層とにより囲まれる
    素子領域に、これらエミッタ領域、ベ−ス領域及びコレ
    クタ領域とを有するバイポ−ラトランジスタを形成する
    工程とを備えていることを特徴とする半導体集積回路装
    置の製造方法。
JP4192690A 1992-06-29 1992-06-29 半導体集積回路装置及びその製造方法 Pending JPH0621365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4192690A JPH0621365A (ja) 1992-06-29 1992-06-29 半導体集積回路装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4192690A JPH0621365A (ja) 1992-06-29 1992-06-29 半導体集積回路装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0621365A true JPH0621365A (ja) 1994-01-28

Family

ID=16295429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4192690A Pending JPH0621365A (ja) 1992-06-29 1992-06-29 半導体集積回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0621365A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737721B1 (en) 1999-10-18 2004-05-18 Nec Electronics Corporation Shallow trench isolation structure for a bipolar transistor
US7771644B2 (en) 2003-07-02 2010-08-10 Ansell Healthcare Products Llc Textured surface coating for gloves and method of making
US7814570B2 (en) 2005-01-12 2010-10-19 Ansell Healthcare Products Llc Latex gloves and articles with geometrically defined surface texture providing enhanced grip method for in-line processing thereof
US9695292B2 (en) 2013-11-26 2017-07-04 Ansell Limited Effervescent texturing
US10292440B2 (en) 2015-03-10 2019-05-21 Ansell Limited Supported glove having an abrasion resistant nitrile coating

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737721B1 (en) 1999-10-18 2004-05-18 Nec Electronics Corporation Shallow trench isolation structure for a bipolar transistor
US7771644B2 (en) 2003-07-02 2010-08-10 Ansell Healthcare Products Llc Textured surface coating for gloves and method of making
US7814570B2 (en) 2005-01-12 2010-10-19 Ansell Healthcare Products Llc Latex gloves and articles with geometrically defined surface texture providing enhanced grip method for in-line processing thereof
US9695292B2 (en) 2013-11-26 2017-07-04 Ansell Limited Effervescent texturing
US10292440B2 (en) 2015-03-10 2019-05-21 Ansell Limited Supported glove having an abrasion resistant nitrile coating

Similar Documents

Publication Publication Date Title
US4225877A (en) Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors
US5387552A (en) Method of fabrication of PNP structure in a common substrate containing NPN or MOS structures
KR0163402B1 (ko) 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법
US7078280B2 (en) Vertical replacement-gate silicon-on-insulator transistor
JP3301062B2 (ja) 隆起したソース及びドレインを有する高性能mosfet素子及びその形成方法
EP0036082A1 (en) A self-aligned process for providing an improved high performance bipolar transistor
US4897703A (en) Recessed contact bipolar transistor and method
JP2744808B2 (ja) 自己整合トランジスタの製造方法
JP3174593B2 (ja) 半導体装置及びその製造方法
US4884117A (en) Circuit containing integrated bipolar and complementary MOS transistors on a common substrate
JP3372557B2 (ja) 自己整合型バイポーラトランジスタ製造方法
JP2004064063A (ja) 高電圧縦型dmosトランジスタ及びその製造方法
KR100586737B1 (ko) SOI 기판 위에 구현된 NMOS 소자, PMOS 소자및 SiGe BiCMOS 소자 및 그 제조 방법
JP2503460B2 (ja) バイポ−ラトランジスタおよびその製造方法
KR920006851B1 (ko) 반도체 집적회로 장치 및 그 제조방법
US4789885A (en) Self-aligned silicide in a polysilicon self-aligned bipolar transistor
KR19980079512A (ko) 에스오아이 소자 및 그 제조 방법
JPH0567787A (ja) Soi電界効果トランジスタ
JPH0613617A (ja) パワーmosfetトランジスタの製造方法
JPH05226661A (ja) 半導体装置及びその製造方法
JP2002026328A (ja) 横型半導体装置
JPH05347383A (ja) 集積回路の製法
JPH08227998A (ja) バックソースmosfet
US5124271A (en) Process for fabricating a BiCMOS integrated circuit
US4922315A (en) Control gate lateral silicon-on-insulator bipolar transistor