JPH0482268A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ホトダイオードを有する半導体装置に関する
。

〔発明の概要〕

本発明は、第１導電形の半導体基板と第２導電形のエピ
タキシャル層で構成されるホトダイオードを有する半導
体装置において、ホトダイオードを構成するエピタキシ
ャル層下にエピタキシャル層又は半導体基板より低濃度
の半導体領域を形成することにより、ホトダイオードの
感度向上を図り、高性能、高集積度を有する他の半導体
素子との共存を可能にしたものである。

また、本発明は、第１導電形の半導体基板と第２導電形
のエピタキシャル層で構成されるホトダイオードを有す
る半導体装置において、ホトダイオードを構成するエピ
タキシャル層下に、半導体基板より高濃度の第１導電形
の半導体領域を形成することにより、ホトダイオードの
高速化及び充分な高感度化を図り、高性能、高集積度の
他の半導体素子との共存を可能にしたものである。

［従来の技術］ 近時、ホトダイオードとトランジスタ、抵抗等の他の素
子とを１チツプ上に集積化する研究が進められている。

このような半導体装置は、例えばコンパクトディスク装
置、ビデオディスク装置におけるホトダイオード内蔵の
信号処理ＩＣに使用することができる。

従来から提案されているホトダイオードとトランジスタ
を混載した半導体装置としては、例えば第１０図又は第
１１図に示すように構成される。

第１０図では、Ｐ形の半導体基板（１）上にトランジス
タのｎ形コレクタ埋込み層（２）を介してｎ形のエピタ
キシャル層（３）を形成し、さらにＰ形の素子骨Ｎ　領
域（４）を形成して夫々素子形成領域（５）及び（６）
を形成する。そしてｎ形コレクタ埋込み層（２）を有す
る素子形成領域（５）にｎ形エピタキシャル層をコレク
タ領域（７）としてＰ形ベース領域（８）、ｎ形エミッ
タ領域（９）、ｎ形コレクタ取出し領域（１０）を形成
してｎｐｎ）ランジスタ（１１）を形成し、他の素子形
成領域（６）にｎ形の電極取出し領域（１３）を形成し
ｎ形半導体基板（１）及びｐ形素子分離領域（４）とｎ
形エピタキシャル層（３）との間でｐｎ接合ｊを形成し
て成るホトダイオード（１４）を形成して構成される。

（１＋）　（１，）はホトダイオード（１４）の導出端
子、斜線で示す領域（１５）はホトダイオード（１４）
での空乏層である。また、（ＥＬ　（ＢＬ　（Ｃ）はｎ
ｐｎ　ｌ−ランジスタのエミッタ、ベース及びコレクタ
の各導出端子である。

第１１図では、ｎ形の半導体基板（１）上にトランジス
タのｎ形コレクタ埋込み層（２）及びホトダイオードの
ｎ形埋込み層（１６）を介してｎ形のエピタキシャル層
（３）を形成し、Ｐ形の素子分離領域（４）を形成して
夫々素子形成領域（５）及び（６）を形成する。そして
、ｎ形コレクタ埋込み層（２）を有する素子形成領域（
５）に第１０図と同様にしてｎｐｎｌ−ランジスタ（１
１）を形成すると共に、ｎ形埋込み層（１６）を有する
素子形成領域（６）にｎ形半導体領域（１７）及びｎ形
電極取出し領域（１３）を形成し、ｎ形半導体領域（１
７）とｎ形エピタキシャル層（３）との間でｐｎ接合ｊ
を形成して成るホトダイオード（１８）を形成して構成
される。

〔発明が解決しようとする課題］ ホトダイオード特性として重要なものは、感度（光電変
換効率）と応答速度であり、応答速度の決定要因は、 （１）空乏層容量に起因するＣＲ時定数、（２）空乏層
外で発生した光キャリアの拡散時定数、（３）空乏層内
に発生した光キャリアのドリフト時定数、 であり、主に（１）、　（２）項が支配的である。

ところで、上述した第１０図に示す従来構造のホトダイ
オード（１４）は、Ｐ形半導体基板（１）及びｎ形エピ
タキシャル層（３）共に不純物濃度が低いので、深さ方
向のいたる所で発生したキャリアも再結合せず拡散電流
として感度に寄与し、このため感度は高いが応答速度が
遅いという問題がある。逆に第１１図に示すホトダイオ
ード（１８）はｎ形埋込み層（１６）により拡散電流成
分の寄与が小さく、応答速度は速いが感度が低いという
問題がある。

表１に第１０図及び第１１図に示すホトダイオード（１
４）及び（１８）の感度と、応答速度を一２π　ｆＴ に関係する断続周波数ｆアを示す。

表１ ホトダイオードの感度を高める方法としては、エピタキ
シャル層（３）の厚さを増加し、エピタキシャル層（３
）の濃度を減少して空乏層（１５）の輻Ｗを広げるよう
にすることが考えられる。

しかし、第１０図及び第１１図は共に、エピタキシャル
層（３）の厚さを増加し、エピタキシャル層（３）の濃
度を減少すると、ｎｐｎ　トランジスタ（１１）の遮断
周波数ｆｒが減少しくこれは高速性が悪化する）、Ｖ　
ｃｅ　（ｓａ　ｔ）が増加する（これは性能が悪化する
）等、トランジスタ特性が劣化するという不都合が生ず
る。また、エピタキシャル層（３）の濃度を減少すると
、寄生ｐｎｐ　トランジスタの電流増加率り、□の増加
をきたすために、ｎｐｎ　）ランジスタの特性を維持す
るにはヘース領域（８）及び素子分離領域（４）間の間
隔を大きくしなければならず、トランジスタ素子のサイ
ズが大きくなり、集積度が低下する。

なお、第１０図のホトダイオードの構造において、イン
トリンシックゲッタリング処理によりＰ形半導体基板（
１）内部に積極的に欠陥層を設けて拡散電流成分を少な
くして高速化を図る方法も知られている。

この様に、従来構造では、高感度及び／又は高応答速度
のホトダイオードと、高速、高性能のバイポーラトラン
ジスタを共存させることは難しい。

本発明は、上述の点に鑑み、高感度及び／又は高応答速
度のホトダイオードと、高速、高性能のバイポーラトラ
ンジスタ等、他の素子との共存を可能にした半導体装置
を提供するものである。

〔課題を解決するための手段〕

本発明は、第１図、第５図及び第６図に示すように、第
１導電形の半導体基板（２１）と第２導電形のエピタキ
シャル層（２２）で構成されるホトダイオードを有する
半導体装置において、ホトダイオードを構成するエピタ
キシャル層（２２）下に、エピタキシャル層（２２）又
は半導体基板（２１）より低濃度の半導体領域（３３）
　（又は（４５））を形成して構成する。

また、本発明は、第７図、第８図及び第９図に示すよう
に、第１導電形の半導体基板（２１）と第２導電形のエ
ピタキシャル層（２２）で構成されるホトダイオードを
有する半導体装置において、ホトダイオードを構成する
エピタキシャル層（２２）下に、半導体基板（２１）よ
り高濃度の第１導電形の半導体領域（５１）を形成して
構成する。

〔作用〕

第１の発明においては、ホトダイオードを構成するエピ
タキシャル層（２２）下にエピタキシャル層（２２）又
は半導体基板（２１）より低濃度の半導体領域（３３）
　（又は（４５））を形成することにより、空乏層幅が
従来より広くなり、感度を向上することができる。しか
も、エピタキシャル層（２２）の濃度は、トランジスタ
の特性を考慮して設定することができるので、高性能、
高集積度のトランジスタと高感度のホトダイオードを共
存させることができる。

第２の発明においては、ホトダイオードを構成するエピ
タキシャル層（２２）下に半導体基板（２１）より高濃
度の第１導電形の半導体領域（５１）を形成することに
より、空乏層以外のところ即ち半導体基板（２１）の深
くで発生するキャリアは高濃度の半導体領域（５１）で
再結合されるために該キャリアによる拡散電流成分が少
なくなり、同時にホトダイオードを構成する一方の第１
導電形領域の取出し抵抗が下がり、応答速度を速くする
ことができる。

また、第１１図の従来構造に比べて半導体領域（５１）
とエピタキシャル層（２２）で形成されるｐｎ接合の濃
度勾配がゆるやかになるので、空乏層幅が広くなる。特
にホトダイオードと高速トランジスタを共存させる場合
、エピタキシャル層が薄いので光のほとんどは半導体基
板側で吸収され、従ってこれがために、本構造の方が関
与するキャリアが多くなり高感度化しやすくなる。そし
て、エピタキシャル層（２２）はトランジスタ特性を考
慮して設定することができるので、高性能、高集積度の
トランジスタと高応答速度、高感度のホトダイオードを
共存させることができる。

〔実施例〕

以下、図面を参照して本発明による半導体装置の実施例
を説明する。

第１図は本発明の一例を示す。本例においては、Ｐ形の
シリコン基板（２１）上にｎ形のエピタキシャル層（２
２）を成長し、ｐ形の素子分離層（２３）を形成してバ
イポーラトランジスタ用の第１の素子形成領域（２４）
とホトダイオード用の第２の素子形成領域（２５）を形
成する。第１の素子形成領域（２４）にはｎ形コレクタ
埋込み層（２６）を有し、ｎ形エピタキシャル層（２２
）をコレクタ領域（２７）として、Ｐ形ベース領域（２
８）、ｎ形エミッタ領域（２９）及びコレク夕取出し領
域（３０）を形成してｎｐｎ）ランジスタ（３１）を形
成する。一方、第２の素子形成領域（２５）には、エピ
タキシャル層（２２）下のＰ形基板（２１）にエピタキ
シャル層（２２）より低濃度のｎ形碩域（３３）を形成
し、即ち、より詳しくは第２図の濃度プロファイル（ａ
、）で示すｎ形エピタキシャル層（２２）ｎ−領域（３
３，）−Ｔ）−領域（３３□）−ｐ形半導体基板（２１
）からなる構造を有するホトダイオード（３５）を形成
する。第２図の（′ｂ）はｎ形不純物のドーピングプロ
ファイルを示す。（３４）はｎ形の電極取出し領域、（
３２）はＳｉＯ□層の絶縁膜である。このようにしてｎ
ｐｎ　）ランジスタ（３１）とホトダイオード（３５）
が共存する半導体装置（３６）を構成する。

尚、第３図は比較のために示した前述の第１０図のホト
ダイオードの濃度プロファイルである。

第４図はかかる半導体装置（３６）の製法の一例を示す
。先ず第４図Ａに示すように、Ｐ形シリコン基板（２１
）のホトダイオードを形成すべき領域にホトレジストマ
スク（４０）を介してｎ形不純物（４１）をイオン注入
により低濃度に導入する。例えばリンを５Ｘ１０１３Ｃ
１ｍ−”のドーズ量で打込む。（３３ａ）はイオン注入
領域を示す。

次に、第４図Ｂに示すように、高温長時間の熱処理（例
えば１２００″Ｃ，４００分の熱処理）を施して、例え
ばＩ　Ｘ１０ＩＸ１０ｌ５程度の濃度を有し、厚さ３．
５．１／Ｉｌ＋程度の低濃度ｎ形半導体領域（３３）を
形成する。　（４２）はＳｉＯ□等の絶縁膜である。

次に、第４図Ｃに示すように、ｎ　ｐ　ｎ　ｌ−ランジ
スタを形成すべき領域に開口（４３）を形成して後、開
口（４３）を通してｎ形不純物例えばアンチモン（Ｓｂ
）をドープしてｎ形コレクタ埋込み層（２６）を形成す
る。

次に、第４図りに示すように基板（２１）上にｎ形エピ
タキシャル層（２２）を形成する。エピタキシャル層（
２２）の濃度は例えば５　ＸＩＯ”ｃｍ−”程度である
。

その後、エピタキシャル層（２２）上面よりＰ形基板（
２１）に達するＰ形の素子分離層（２３）を形成し、第
１の素子形成領域（２４）及び第２の素子形成領域（２
５）を形成する。

以後は、通常の工程によって、第１の素子形成領域（２
４）にＰ形のベース領域（２８）、ｎ形エミンタ領域（
２９）及びコレクタ取出し領域（３０）を形成してｎｐ
ｎｌ−ランジスタ（３１）を形成する。また、第２の素
子形成領域（２５）にｎ形電極取出し領域（３４）を形
成し、ｎ形エピタキシャル層（２２）及び低濃度ｎ形半
導体領域（３３）とＰ形基板（２１）で形成されるｐｎ
接合ｊを有するホトダイオード（３５）を形成して第４
図Ｅに示す目的の半導体装置（３６）を得る。

尚、低濃度ｎ形半導体領域（３３）を形成するための不
純物のドーピング方法としてはイオン注入の他、プレデ
ポジソト、不純物ドープドガラス、固体ソース等を用い
る方法でも可能である。また上側では、低濃度ｎ形半導
体領域（３３）をエピタキシャル層（２２）及びトラン
ジスタのコレクタ埋込み層（２６）の形成前に形成した
が、その他、エピタキシャル層（２２）を形成したのち
高エネルギーのイオン注入で低濃度のｎ形半導体領域（
３３）を形成することも可能であり、或はｎ形コレクタ
埋込み層（２６）と低濃度ｎ形半導体領域（３３）の不
純物ドープを選択的に行ったのち、熱拡散処理を同時に
して低濃度ｎ形半導体領域（３３）を形成することも可
能である。但し、濃度プロファイルの制御性の点からは
第４図の方法が最もよい。

上述の構成によれば、ホトダイオード（３５）において
はｎ形ユビタキシャル層（２２）下のｐ形基板（２１）
にエピタキシャル層（２２）より低濃度のｎ形半導体領
域（３３）が形成されるので、空乏層幅を第１０図の従
来構造りこ比して広くすることができ、より高感度を達
成することができる。そして、この低濃度のｎ形半導体
領域（３３）を有するので、ｎ形エピタキシャル層（２
２）の濃度は従来と同じに設定することができ、ｎｐｎ
）ランジスタの特性及びその集積度を維持することがで
きる。従って、ｎｐｎトランジスタの高性能、高集積度
を変えることなく、該ｎｐｎ　トランジスタと高感度の
ホトダイオードを共存する半導体装置が得られる。

第１図の実施例では低濃度ｎ形半導体領域（３３）を設
けたが、その他、第５図に示すように低濃度ｎ形半導体
領域（３３）に代えてｐ形基板（２１）より低濃度のｐ
形半導体領域（４５）とすることもでき、このホトダイ
オード（４６）においても高感度化を図ることができる
。

また第６図に示すように、ｎ形エピタキシャル層（２２
）にＰ影領域（４８）を形成したホトダイオード（４９
）においても、エピタキシャル層（２２）下に低濃度の
ｎ形半導体領域（３３）又は低濃度のｐ形半導体領域（
４５）を形成して高感度化を図ることができる。

なお、ホトダイオード（４９）のエピタキシャル層（２
２）からの導出端子ｔ、はｎ形の電極取出し領域（３４
）を介して導出される。

第７図は本発明の他の例を示す。なお、第１図と対応す
る部分には同一符号を付して重複説明を省略する。本例
は、第２の素子形成領域（２５）においてｎ形エピタキ
シャル層（２２）下のｐ形基板（２１）側に該基板（２
１）よりも高濃度のｐ形埋込み層（Ｐ埋込み層又はＰ゛
埋込層）　（５１）を形成し、さらにエピタキシャル層
（２２）表面にｐ形埋込み層（５１）と対向するように
ｎ影領域（ｎ″領域またはｎ領域）　（５２）を形成し
てホトダイオード（５３）を形成する。第１の素子形成
領域（２４）には第１図と同様にｎ形コレクタ埋込み層
（２６）、ｎ形エピタキシャル層によるコレクタ領域（
２７）、ｐ形ベース領域（２８）及びｎ形エミッタ領域
（２９）を有するｎｐｎ　）ランジスタ（３１）を形成
する。製法としては、例えばｐ形シリコン基板（２１）
にｎ形コレクタ埋込み層（２６）の形成前、又は形成後
にｐ形不純物（例えばボロン）のイオン注入又は不純物
ドープドガラス（例えばＢＳＧ）によりｐ形埋込み層（
５１）を形成する。

しかる後、ｎ形エピタキシャル層（２２）を形成し、ｐ
形素子分離層（２３）を形成し、第１の素子形成領域（
２４）にｎｐｎ）ランジスタ（３１）を形成し、第２の
素子形成領域（２５）のエピタキシャル層表面にｎｐｎ
トランジスタのエミッタ領域（２９）と同時にｎ影領域
（５２）を形成する。この様にして、ｎｐｎ　）ランジ
スタ（３１）とホトダイオード（５３）が共存する半導
体装！　（５４）を構成する。

この第７図の実施例によれば、ホトダイオード（５３）
において濃度の高いｐ形埋込み層（５１）を設けること
により、空乏層外で発生するキャリアによる拡散電流成
分がキャリアのＰ形埋込み層（５１）での再結合により
少なくなり、また同時にＰ形埋込み層（５１）によりホ
トダイオードを構成するＰ影領域の取出し抵抗が下がり
、応答速度の高速化が達成される。この構成では前述の
第１０図に比べて感度は落ちるが、しかしＰ形埋込み層
（５１）の濃度をコントロールすれば感度低下は抑えら
れ、第１０図に比べて応答速度の速いホトダイオードが
得られる。また、エピタキシャル層（２２）の表面にｐ
形埋込み層（５１）に対向するようにｎ影領域（５２）
を設けることにより、エピタキシャル層（２２）での空
乏層外での拡散電流成分が少なくなると共に、ホトダイ
オードを構成するｎ影領域の取出し抵抗も下がり、更に
応答速度が速くなる。但し、光はシリコン中深くまで入
射されるので（通常１０μ和程度）、ｐ形基板（２１）
中で発生するキャリアによる拡散電流が大きく、従って
ｎ影領域（５２）での効果よりｐ形埋込み層（５１）で
の効果の方が高い。前述の第１１図は従来構成も同様に
拡散キャリアを少なくする構造であるが、ｐｎ接合の濃
度勾配が急、峻であり、之に対し、本実施例（第７図）
の方がｐｎ接合の・濃度勾配を小さくできるので空乏層
幅が広く感度を高くできる。特に高速ｎｐｎ）ランジス
タ等と共存させる場合、エピタキシャル層（２２）が薄
いため、光のほとんどはｐ形基板（２１）側で吸収され
るので本構成の方が関与するキャリアが多く高感度化し
やすい。ｎｐｎ）ランジスタ（３１）に関しては第１図
と同様にエピタキシャル層（２２）の濃度をトランジス
タ特性を考慮して設定できるので高性能、高集積化がで
きる。

第８図及び第９図は他の変形例を示すものである。第８
図ではホトダイオード（５７）において、ｎ影領域（５
２）下にさらに該領域（５２）より低濃度でエピタキシ
ャル層（２２）より高濃度のｎ影領域（５５）を形成し
て構成する。この構成ではエピタキシャル層（２２）が
残らないように空乏層が広がり、空乏層外での拡散電流
成分が少なくなるので、さらに応答速度が速くなる。ま
た第９図はエピタキシャル層（２２）下に濃度の高いＰ
形埋込み層（５１）を形成し、エピタキシャル層（２２
）にｎ形電極取出し領域（３４）を形成してホトダイオ
ード（５８）を構成する。この構成においてもＰ形基板
（２１）深くで発生するキャリアによる拡散電流成分が
少なくなり応答速度を速くすることができる。

そして、上述の第７図〜第９図はイントリンシックゲッ
タ処理法に比べ製造工程上、制御しやすいものである。

表２に本実施例と従来例との感度及び遮断周波数ｆｔの
比較を示す。

表　　２ 表２の例ではＰ形埋込み層（５１）の濃度はピーク濃度
５Ｘ１０”ＣＩ＋−’程度としている。

表２で明らかなように、本例のホトダイオードでは第１
１図の従来の構造差の感度で高いｆｙが得られ、高応答
速度化がはかれる。Ｐ形埋込み層（５１）の濃度を低下
すれば再結合が少なくなり寄与するキャリアが増すので
、第１１図の従来構造差のｆＴで高感度のホトダイオー
ドが得られる。これはコンパクトディスク装置、レーザ
ディスク装置等に使用できる性能である。

このように第７図〜第９図の構成においても従来構造に
比べて高速、且つ充分高感度のホトダイオードを形成す
ることができる。そして、他の素子の性能、集積度、プ
ロセス条件を変えることなく高性能なホトダイオードを
実現することができる。また第７図及び第８図の構成の
製造工程では、ｎ影領域（５２）をｎｐｎ）ランジスタ
のエミンタ領域（２９）と同時に形成し、Ｐ形埋込み層
（５１）の形成工程のみ追加するだけで済む。又ｐ形基
板（２１）と分離したｎ影領域に縦型ｐｎｐ）ランジス
タを形成する場合と共存させるときにはｐ形埋込み層（
５１）を縦型ｐｎｐ　）ランジスタのコレクタ領域と同
時形成することが可能なので、このときには工程増はな
い。従って、工程増を少なくして容易に実現できる。

尚、上剥ではＰ形基板を用いてｎｐｎトランジスタとホ
トダイオードを共存させたが、ｎ形基板を用いてｐｎｐ
　トランジスタとホトダイオードを共存させる場合にも
通用でき、その場合には各半導体領域の導電形を逆にす
れば良い。

〔発明の効果〕

本発明によれば、他の半導体素子の形成条件を全く変え
ることなく、高感度、或は高応答速度で充分な感度を有
するホトダイオードを形成できる。

従って、高性能、高集積度のトランジスタ、その他の素
子と、高感度、高応答速度のホトダイオードとを共存さ
せた半導体装置を提供することができ、例えばコンパク
トディスク装置、ビデオディスク装置等のホトダイオー
ド内蔵の信号処理ＩＣ等に適用して好適ならしめるもの
である。

【図面の簡単な説明】

第１図は本発明による半導体装置の一例を示す構成図、
第２図はそのホトダイオードの濃度プロファイル図、第
３図は従来のホトダイオードの濃度プロファイル図、第
４図Ａ〜Ｅは第１図の半導体装置の製造工程図、第５図
及び第６図は本発明の他の例を示す構成図、第７図〜第
９図は夫々本発明のさらに他の例を示す構成図、第１０
図及び第１１図は従来の半導体装置の例を示す構成図で
ある。 （２１）はＰ形シリコン基板、（２２）はｎ形エピタキ
シャル層、（２３）は素子分離領域、（３１）はｎｐｎ
　）ランジスタ、（３３）　（４５）は低濃度の半導体
領域、（５１）は高濃度の半導体領域である。

Claims (1)

1. 【特許請求の範囲】 １、第１導電形の半導体基板と第２導電形のエピタキシ
   ャル層で構成されるホトダイオードを有する半導体装置
   において、 上記ホトダイオードを構成する上記エピタキシャル層下
   に、該エピタキシャル層又は上記半導体基板より低濃度
   の半導体領域が形成されて成る半導体装置。 ２、第１導電形の半導体基板と第２導電形のエピタキシ
   ャル層で構成されるホトダイオードを有する半導体装置
   において、 上記ホトダイオードを構成する上記エピタキシャル層下
   に、上記半導体基板より高濃度の第１導電形の半導体領
   域が形成されて成る半導体装置。