JPS644349B2 - - Google Patents
Info
- Publication number
- JPS644349B2 JPS644349B2 JP55126233A JP12623380A JPS644349B2 JP S644349 B2 JPS644349 B2 JP S644349B2 JP 55126233 A JP55126233 A JP 55126233A JP 12623380 A JP12623380 A JP 12623380A JP S644349 B2 JPS644349 B2 JP S644349B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- epitaxial layer
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000000605 extraction Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路装置の構造に関するも
のであり、特に縦形PNPトランジスタの構造に
関するものである。
のであり、特に縦形PNPトランジスタの構造に
関するものである。
近年、プリアンプ等オーデイオ用集積回路装置
の高耐圧化が要求されて来たが、はじめに集積回
路装置にくみ込まれる従来の縦形PNPトランジ
スタの製造方法を第１図をもとに述べる。
の高耐圧化が要求されて来たが、はじめに集積回
路装置にくみ込まれる従来の縦形PNPトランジ
スタの製造方法を第１図をもとに述べる。
まず、最初に、Ｐ型シリコン基板１の表面より
Ｎ型高濃度不純物を形成し、ひき続いて縦形
PNPトランジスタのコレクタ領域３となる位置
と分離層４となる予定の位置にＰ型高濃度不純物
を拡散し、次に、低濃度のＮ型エピタキシヤル層
５を成長させる。
Ｎ型高濃度不純物を形成し、ひき続いて縦形
PNPトランジスタのコレクタ領域３となる位置
と分離層４となる予定の位置にＰ型高濃度不純物
を拡散し、次に、低濃度のＮ型エピタキシヤル層
５を成長させる。
エピタキシヤル層５の表面から、分離層６とコ
レクタ電極引き出し領域７となる予定の位置にＰ
型高濃度不純物を拡散して分離層４とコレクタ領
域３に達する様に形成する。このＮ型エピタキシ
ヤル層５形成工程およびその後のＰ型高濃度不純
物拡散工程でＰ型シリコン基板１に拡散したＰ型
高濃度不純物およびＮ型高濃度不純物がＮ型エピ
タキシヤル層５中に拡散してそれぞれＰ型高濃度
不純物コレクタ層３、Ｐ型高濃度不純物分離層４
およびＮ型高濃度不純物拡散層２を形成する。そ
の後、エミツタ領域８となるＰ型領域とベース電
極引き出し領域９となるＮ型高濃度領域を形成す
る。
レクタ電極引き出し領域７となる予定の位置にＰ
型高濃度不純物を拡散して分離層４とコレクタ領
域３に達する様に形成する。このＮ型エピタキシ
ヤル層５形成工程およびその後のＰ型高濃度不純
物拡散工程でＰ型シリコン基板１に拡散したＰ型
高濃度不純物およびＮ型高濃度不純物がＮ型エピ
タキシヤル層５中に拡散してそれぞれＰ型高濃度
不純物コレクタ層３、Ｐ型高濃度不純物分離層４
およびＮ型高濃度不純物拡散層２を形成する。そ
の後、エミツタ領域８となるＰ型領域とベース電
極引き出し領域９となるＮ型高濃度領域を形成す
る。
トランジスタの耐圧を上げる為には、エピタキ
シヤル層５の比抵抗及び厚さを大きくする必要が
ある。このエピタキシヤル層５の厚さが厚くなる
と、P+型分離層６とコレクタ電極引き出し領域
７を形成するのに高温で長時間の拡散工程を要す
る。たとえば、エピタキシヤル層５の比抵抗が15
Ω−cm、厚さが25μ−ｍだとすると、‘1200℃で
20時間近くの拡散処理が必要である。その結果コ
レクタ領域３のN+型埋込み層２へのせり下りが
大きくなり、コレクタ領域３がN+型埋込み層２
を追い越してＰ型シリコン基板１と短絡してしま
う。
シヤル層５の比抵抗及び厚さを大きくする必要が
ある。このエピタキシヤル層５の厚さが厚くなる
と、P+型分離層６とコレクタ電極引き出し領域
７を形成するのに高温で長時間の拡散工程を要す
る。たとえば、エピタキシヤル層５の比抵抗が15
Ω−cm、厚さが25μ−ｍだとすると、‘1200℃で
20時間近くの拡散処理が必要である。その結果コ
レクタ領域３のN+型埋込み層２へのせり下りが
大きくなり、コレクタ領域３がN+型埋込み層２
を追い越してＰ型シリコン基板１と短絡してしま
う。
この従来の縦型トランジスタの通常の濃度分布
をそれぞれ第１図に対応する参照番号を付して第
２図に示す。縦形PNPトランジスタのコレクタ
―基板耐圧は、Ｎ型高濃度不純物埋込み層２とＰ
型シリコン基板１の濃度で決まるが、コレクタ領
域３がＮ型高濃度不純物埋入み層２を追い越して
Ｐ型シリコン基板１に対している為接合付近のＰ
型シリコン基板１の濃度が高くなつているので耐
圧は下がつてしまう。また領域３，２及び基板１
で寄生PNPが形成される。この寄生PNPトラン
ジスタは縦型トランジスタが飽和した時に領域３
から基板への寄生電流を生じさせ、好ましいもの
ではない。
をそれぞれ第１図に対応する参照番号を付して第
２図に示す。縦形PNPトランジスタのコレクタ
―基板耐圧は、Ｎ型高濃度不純物埋込み層２とＰ
型シリコン基板１の濃度で決まるが、コレクタ領
域３がＮ型高濃度不純物埋入み層２を追い越して
Ｐ型シリコン基板１に対している為接合付近のＰ
型シリコン基板１の濃度が高くなつているので耐
圧は下がつてしまう。また領域３，２及び基板１
で寄生PNPが形成される。この寄生PNPトラン
ジスタは縦型トランジスタが飽和した時に領域３
から基板への寄生電流を生じさせ、好ましいもの
ではない。
本発明の目的は、耐圧の高い半導体集積回路用
のPNPトランジスタを得ることにある。
のPNPトランジスタを得ることにある。
本発明によれば、一導電型の半導体基板上に他
の導電型の第１および第２のエピタキシヤル層を
順次有し、これら第１および第２のエピタキシヤ
ル層の接触界面近傍にコレクタ領域として動作す
る一導電型の半導体領域を有する半導体装置を得
る。
の導電型の第１および第２のエピタキシヤル層を
順次有し、これら第１および第２のエピタキシヤ
ル層の接触界面近傍にコレクタ領域として動作す
る一導電型の半導体領域を有する半導体装置を得
る。
次に図面を参照して本発明をより詳細に説明す
る。
る。
第３図は本発明の一実施例による構造概略断面
図である。Ｐ型基板１１の表面に分離層３０とな
る予定の位置にＰ型高濃度不純物を拡散した後、
低濃度のＮ型第１エピタキシヤル層３１を成長さ
せる。次いで、Ｎ型高濃度不純物領域２２をこの
第１のエピタキシヤル層３１に形成した後、分離
層２４となる予定の位置と縦形PNPトランジス
タのコレクタ領域２３となる予定の位置にＰ型高
濃度不純物を拡散する。その後、Ｎ型第２エピタ
キシヤル層２５を成長させる。以下は従来実施例
と同様に、Ｐ型の分離層２６、環状のＰ型コレク
タ引出し領域２７、Ｐ型エミツタ領域２８を拡散
により形成し、Ｎ型ベース電極引出し領域２９を
形成して集積回路用の縦型PNPトランジスタを
得る。
図である。Ｐ型基板１１の表面に分離層３０とな
る予定の位置にＰ型高濃度不純物を拡散した後、
低濃度のＮ型第１エピタキシヤル層３１を成長さ
せる。次いで、Ｎ型高濃度不純物領域２２をこの
第１のエピタキシヤル層３１に形成した後、分離
層２４となる予定の位置と縦形PNPトランジス
タのコレクタ領域２３となる予定の位置にＰ型高
濃度不純物を拡散する。その後、Ｎ型第２エピタ
キシヤル層２５を成長させる。以下は従来実施例
と同様に、Ｐ型の分離層２６、環状のＰ型コレク
タ引出し領域２７、Ｐ型エミツタ領域２８を拡散
により形成し、Ｎ型ベース電極引出し領域２９を
形成して集積回路用の縦型PNPトランジスタを
得る。
この構造によれば高温で長時間の熱処理によつ
てコレクタ領域２３がＮ型高濃度不純物領域２２
を追い越しても基板２１には達しない。コレクタ
２３―基板２１間の耐圧は第１エピタキシヤル層
３１と基板２１の濃度で決まるので耐圧が飛躍的
に向上できる。また領域２２と基板２１との間に
エピタキシヤル層３１が存在しているため、寄生
PNPトランジスタは大巾に抑制される。
てコレクタ領域２３がＮ型高濃度不純物領域２２
を追い越しても基板２１には達しない。コレクタ
２３―基板２１間の耐圧は第１エピタキシヤル層
３１と基板２１の濃度で決まるので耐圧が飛躍的
に向上できる。また領域２２と基板２１との間に
エピタキシヤル層３１が存在しているため、寄生
PNPトランジスタは大巾に抑制される。
第１図は従来の縦形PNPトランジスタの構造
を示す断面図である。第２図は従来構造の縦形
PNPトランジスタの不純物濃度分布を示す図で
ある。第３図は本発明の一実施例を示す断面図で
ある。 １，２１…Ｐ型シリコン基板、２，２２…Ｎ型
高濃度不純物埋込み層、３，３３…Ｐ型コレクタ
領域、４，６，２４，２６，３０…Ｐ型分離層、
５，２５，３１…Ｎ型エピタキシヤル層、７，２
７…Ｐ型コレクタ電極引き出し領域、８，２８…
Ｐ型エミツタ領域、９，２９…Ｎ型ベース電極引
き出し領域。
を示す断面図である。第２図は従来構造の縦形
PNPトランジスタの不純物濃度分布を示す図で
ある。第３図は本発明の一実施例を示す断面図で
ある。 １，２１…Ｐ型シリコン基板、２，２２…Ｎ型
高濃度不純物埋込み層、３，３３…Ｐ型コレクタ
領域、４，６，２４，２６，３０…Ｐ型分離層、
５，２５，３１…Ｎ型エピタキシヤル層、７，２
７…Ｐ型コレクタ電極引き出し領域、８，２８…
Ｐ型エミツタ領域、９，２９…Ｎ型ベース電極引
き出し領域。
Claims (1)
- １ 一導電型の半導体基板と、該半導体基板上に
設けられた他導電型の第１のエピタキシヤル層
と、該第１のエピタキシヤル層上に設けられた前
記他導電型で高濃度の第１の領域と、該第１の領
域上に前記第１のエピタキシヤル層とは接するこ
となく設けられた前記一導電型の第２の領域と、
前記第１のエピタキシヤル層表面に設けられた前
記他導電型の第２のエピタキシヤル層と、前記第
１および第２の領域を取り囲むように前記第１お
よび第２のエピタキシヤルに設けられ底部が前記
基板の表面に接する一導電型の分離領域とを含む
ことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55126233A JPS5750473A (en) | 1980-09-11 | 1980-09-11 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55126233A JPS5750473A (en) | 1980-09-11 | 1980-09-11 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5750473A JPS5750473A (en) | 1982-03-24 |
| JPS644349B2 true JPS644349B2 (ja) | 1989-01-25 |
Family
ID=14930072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55126233A Granted JPS5750473A (en) | 1980-09-11 | 1980-09-11 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5750473A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60120967A (ja) * | 1983-12-02 | 1985-06-28 | Ryoko Kitahara | 褐藻類を原料とする凝固食品の製造方法 |
| JPS60217882A (ja) * | 1984-04-11 | 1985-10-31 | Ryoko Kitahara | 褐藻類を原料とする凝固食品の製造方法 |
| IT1241050B (it) * | 1990-04-20 | 1993-12-29 | Cons Ric Microelettronica | Processo di formazione di una regione sepolta di drain o di collettore in dispositivi monolitici a semiconduttore. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5942463B2 (ja) * | 1972-09-22 | 1984-10-15 | ソニー株式会社 | 半導体集積回路装置 |
| DE2351985A1 (de) * | 1973-10-17 | 1975-04-30 | Itt Ind Gmbh Deutsche | Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung |
-
1980
- 1980-09-11 JP JP55126233A patent/JPS5750473A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5750473A (en) | 1982-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3611067A (en) | Complementary npn/pnp structure for monolithic integrated circuits | |
| JPS6229904B2 (ja) | ||
| JPH0216017B2 (ja) | ||
| JP2700487B2 (ja) | バイポーラ集積回路及びその製造方法 | |
| KR940008566B1 (ko) | 반도체장치의 제조방법 | |
| JPH0482268A (ja) | 半導体装置 | |
| JP2989113B2 (ja) | 半導体装置およびその製法 | |
| JPS644349B2 (ja) | ||
| JPS61245573A (ja) | 半導体装置 | |
| JPS6155775B2 (ja) | ||
| JPH0547913A (ja) | 半導体装置の製造方法 | |
| JP2615652B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JPH07273127A (ja) | 半導体装置 | |
| JPS6140140B2 (ja) | ||
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JPH10135235A (ja) | 半導体装置の製造方法 | |
| JPS634715B2 (ja) | ||
| JPH0157506B2 (ja) | ||
| JPS6262063B2 (ja) | ||
| JPH0574791A (ja) | 半導体装置 | |
| JPH0834244B2 (ja) | 半導体集積回路装置 |