KR940008566B1 - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR940008566B1 KR940008566B1 KR1019910008637A KR910008637A KR940008566B1 KR 940008566 B1 KR940008566 B1 KR 940008566B1 KR 1019910008637 A KR1019910008637 A KR 1019910008637A KR 910008637 A KR910008637 A KR 910008637A KR 940008566 B1 KR940008566 B1 KR 940008566B1
- Authority
- KR
- South Korea
- Prior art keywords
- emitter
- manufacturing
- polycrystalline silicon
- semiconductor device
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 125000004429 atom Chemical group 0.000 claims 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 239000010410 layer Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 230000006798 recombination Effects 0.000 description 7
- 238000005215 recombination Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/91—Controlling charging state at semiconductor-insulator interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도(a) 내지 제1도(h)는 본 발명의 1실시예에 따른 NPN트랜지스터의 제조공정의 일부에서의 단면구조를 도시해 놓은 도면.
제2도는 제1도중의 에미터상의 다결정실리콘의 결정입계면에서의 계면준위의 밀도를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 반도체기판 2 : N+형 매립층
3 : N형 에피택셜층 4 : 디프 P+형 영역
5 : 필드절연막 6 : 디프 N+형 영역
7 : 내부베이스 8 : 외부베이스
9 : 절연막 10 : 에미터개구
11 : 다결정실리콘막 12 : N형 불순물
13 : 절연막 14 : 에미터확산층
15 : 실리콘원자의 미결합수와 결합되는 원자 또는 분자
16 : 층간절연막
[산업상의 이용분야]
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 다결정실리콘막을 에미터전극으로서 이용하는 바이폴라 트랜지스터 및 이것을 포함하는 반도체집적회로의 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
현재, 바이폴라 트랜지스터의 분야에서는 에미터확산층상의 다결정 실리콘막을 에미터인출전극으로서 이용하는 바이폴라 트랜지스터가 주류를 이루고 있는 바, 이와 같은 바이폴라 트랜지스터의 특징은 에미터접합 깊이가 얕은 경우에도 에미터확산층상의 다결정실리콘의 존재에 의해 실질적인 에미터길이(메탈콘택트로부터 에미터접합까지의 길이)를 크게 하는 것이 가능하게 되므로, 베이스전류의 증대를 방지할 수 있다는 점이다.
그러나, 종래의 다결정실리콘막을 에미터인출전극으로서 이용하는 바이폴라 트랜지스터에서는 에미터상의 다결정실리콘의 결정입계면에서의 소수캐리어의 재결합을 무시할 수 없게 되므로 에미터에 주입되는 베이스전류가 에미터상의 다결정실리콘의 입자지름에 따라 변동하여 전류증폭률등의 소자특성에 무시할 수 없는 오차가 생기는 원인으로 되게 된다. 이 에미터상의 다결정실리콘상의 입자지름은 다결정실리콘의 퇴적온도에 크게 좌우되고, 또 제조공정에 포함되는 열공정에도 크게 영향받게 되므로 그 관리는 용이하지 않게 된다.
또한, 상기한 바와 같은 에미터상의 다결정실리콘의 결정입계면에서의 재결합중심으로 되는 계면준위의 기원은 계면에 존재하는 실리콘원자의 미결합수(댕글링본드 ; Dangling bond)이다.
즉, 상기한 바와 같이 다결정실리콘을 에미터전극으로서 이용하는 종래의 바이폴라 트랜지스터의 제조방법은 에미터상의 다결정실리콘의 결정입계면에서의 소수캐리어의 재결합에 기인하여 소자특성에 무시할 수 없는 오차가 생기게 되는 문제가 있게 된다.
[발명의 목적]
이에, 본 발명은 상기한 문제점을 해결하기 위해 이루어진 것으로, 다결정실리콘막을 에미터전극으로서 이용하고 있는 바이폴라 트랜지스터의 에미터상의 다결정실리콘의 결정입계면에서의 계면준위밀도를 감소시킴으로서 결정입계면에서의 소수캐리어의 재결합을 방지하여 소자특성의 오차를 방지할 수 있도록 된 반도체장치의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 실현하기 위한 본 발명은 에미터확산층상의 다결정실리콘막을 에미터전극으로서 이용하는 바이폴라 트랜지스터를 적어도 1개 포함하는 반도체장치의 제조방법에 있어서, 상기 에미터전극용의 다결정실리콘막을 퇴적한 후에 상기 에미터전극용의 다결정실리콘막에 실리콘원자의 미결합수와 결합되는 소정의 원자 또는 분자를 도입하여 열처리를 행하는 공정을 구비하여 구성되어 있다.
(작용)
상기한 구성으로 된 본 발명에 의하면, 상기 에미터전극용의 다결정실리콘에 실리콘원자의 미결합수와 결합되는 소정의 원자 또는 분자를 도입함으로써 그 소정의 원자로 미결합수를 모두 결합시킬 수 있게 된다. 따라서 다결정실리콘의 결정입계면에서의 계면준위밀도를 감소시킬 수 있게 되어 결정입계면에서의 소수캐리어의 재결합을 방지할 수 있게 되므로 전류증폭률등의 소자특성의 오차를 방지할 수 있게 된다.
[실시예]
이하 도면을 참조해서 본 발명의 1실시예를 상세히 설명한다.
제1도(a) 내지 제1도(h)는 NPN트랜지스터의 제조공정의 일부에서의 소자의 단면구조를 나타낸 것으로, 이하 이 제1도를 참조해서 NPN트랜지스터의 제조방법을 설명한다.
우선, 제1도(a)에 도시된 바와 같이 P형 반도체기판(1 ; 실리콘기판)의 표면에 N형 에피택셜층(3)을 갖추고, 내부에 N+형 매립층(2)을 갖춘 반도체기판을 형성한다. 그리고, 이 반도체기판의 주표면 [N형 에피택셜층(3)의 표면]에 선택적으로 컬렉터사이분리용 디프 P형 확산층(4)을 형성한다.
이어, 제1도(h)에 나타낸 바와 같이 반도체기판의 주표면에 소자형성예정영역을 에워싸는 형으로 소자사이분리용 필드절연막(5)을 선택산화법으로 형성하고, 소자형성예정영역의 N형 에피택셜층(3)의 일부에 N+형 확산층(6)을 형성한다.
다음, 제1도(c)에 도시된 바와 같이 소자형성영역의 N형 에피택셜층(3)의 일부에 내부베이스로 되는 P형 확산층(7) 및 외부베이스로 되는 P+형 확산층(8)을 형성한다.
이어, 제1도(d)에 나타낸 바와 같이 기판상의 전면에 절연막(9)을 형성하고, 이것을 패터닝하여 에미터개구(10)를 형성한다.
다음, 제1도(e)에 나타낸 바와 같이 기판상의 전면에 다결정실리콘막(11)을 퇴적하고, 이것에 에미터확산용 N형 불순물, 예컨대 As(비소) 또는 P(인)(12)을 예컨대 이온주입하여 에미터확산원으로 한다.
이어, 제1도(f)에 나타낸 바와 같이 기판상의 전면을 절연막(13)으로 피복하고, 열처리로 상기 다결정실리콘막(11)의 N형 불순물을 기판에 도입(열확산)하여 N형 에미터확산층(14)을 형성한다.
다음, 상기 절연막(13)을 제거하고, 제1도(g)에 나타낸 바와 같이 상기 N형 다결정실리콘막(11)에 실리콘원자의 미결합수와 결합되는 소정의 원자 또는 분자, 예컨대 F(불소), 불화물, H(수소), C(탄소) 중의 어느 하나 (15)를 예컨대 이온주입한다.
그리고, 제1도(h)에 나타낸 바와 같이 상기 다결정실리콘막(11)을 패터닝하여 에미터인출전극을 형성하고, 또한 기판상의 전면을 층간절연막(16)으로 피복하여 열처리로 상기 에미터인출전극의 소정의 원자 또는 분자를 기판에 두루 확산시킨다.
상기한 바와 같은 제조방법에 의하면, 상기 에미터인출전극용의 패터닝전의 다결정실리콘막(11)에 실리콘원자의 미결합수와 결합되는 소정의 원자 또는 분자를 도입한 후에, 열처리로 다결정실리콘의 결정입계면에 존재하는 미결합수를 갖는 실리콘원자와 상기 소정의 원자를 결합시킴으로써 실리콘원자의 미결합수를 결합완료할 수 있게 된다. 이것에 의해 제2도에 나타낸 바와 같이 에미터상의 다결정실리콘의 결정입계면(21)에서의 계면준위(-)의 밀도를 감소시킬 수 있게 되고 결정입계면에서의 소수캐리어의 재결합을 방지할 수 있게 되어, 소자특성의 오차를 방지할 수 있게 된다.
이에 따라, 종래의 NPN트랜지스터의 전류증폭률의 오차는 50∼200이었는데 반해, 본 발명에 의해 제조된 NPN트랜지스터의 전류증폭률의 오차는 80∼150으로 감소하였다.
또한, 본 발명의 제조방법은 에미터전극용의 다결정실리콘의 실리콘원자의 미결합수와 결합되는 소정의 원자 또는 분자를 도입한 후에, 열처리로 다결정실리콘의 결정입계면에 존재하는 미결합수를 갖는 실리콘원자와 소정의 원자 또는 분자를 결합시킴으로써 실리콘원자의 미결합수를 결합완료하는 것을 특징으로 하는 것이다. 따라서, 소정의 원자 또는 분자를 도입하는 공정은 에미터전극용의 다결정실리콘막을 퇴적한 이후면 좋게 되고, 이온주입법 이외의 방법을 이용해도 된다.
또한, 바이폴라 트랜지스터의 구조는 상술한 통상의 1층 다결정실리콘구조에 한정되지 않고, 그 이외의 구조(예컨대 자기정합개구를 이용한 2층 다결정실리콘구조등)이어도 되는바, SiC, μC-Si(마이크로 크리스탈·실리콘)을 에미터전극으로서 이용한 HBT(헤테로 바이폴라 트랜지스터)에도 본 발명에 따른 방법을 적용할 수 있다.
또한, 상기 실시예에서는 디스크리트 디바이스(discrete device)에 대해 설명하였지만, 본 발명은 바이폴라형 반도체집적회로, MOS(절연게이트)형 반도체집적회로, 바이폴라·MOS형 반도체집적회로, 또는 CCD(전하결합소자)와 EPROM(자외선소거법·재기록가능 독출전용 메모리)소자를 혼재한 반도체집적회로의 제조방법에도 적용할 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따른 반도체장치의 제조방법에 의하면, 다결정실리콘막을 에미터전극으로서 이용하는 바이폴라 트랜지스터의 에미터상의 다결정실리콘의 결정입계면에서의 계면준위밀도를 감소시키는 것으로 결정입계면에서의 소수캐리어의 재결합을 방지할 수 있게 되고, 소자특성의 오차를 방지할 수 있게 됨과 더불어 전류증폭률이 상승되어, 에미터·베이스접합의 열화를 방지할 수 있게 된다.
Claims (2)
- 에미터확산층(14)상의 다결정실리콘막(11)을 에미터전극으로서 이용하는 바이폴라 트랜지스터를 적어도 1개 포함하는 반도체장치의 제조에 있어서, 상기 에미터전극용의 다결정실리콘막(11)을 퇴적한 후에, 상기 에미터전극용의 다결정실리콘막(11)에 실리콘원자의 미결합수와 결합하는 소정의 원자 또는 분자(15)를 도입하여 열처리를 행하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 소정의 원자는 불소, 불화물, 수소, 탄소중 어느 하나인 것을 특징으로 하는 반도체장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137332A JPH0828379B2 (ja) | 1990-05-28 | 1990-05-28 | 半導体装置の製造方法 |
| JP2-137332 | 1990-05-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940008566B1 true KR940008566B1 (ko) | 1994-09-24 |
Family
ID=15196189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910008637A KR940008566B1 (ko) | 1990-05-28 | 1991-05-27 | 반도체장치의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5137839A (ko) |
| JP (1) | JPH0828379B2 (ko) |
| KR (1) | KR940008566B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101386135B1 (ko) * | 2012-11-29 | 2014-04-17 | 한국전기연구원 | ＳｉＣ와 ＳｉＯ2 계면의 계면 준위가 감소된 ＳｉＣ 소자의 제조방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254485A (en) * | 1990-09-18 | 1993-10-19 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing bipolar semiconductor device |
| EP0581369B1 (en) * | 1992-07-24 | 1998-01-28 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device with a heterojunction manufactured by implantation with a carbon-halogen compound |
| US5670394A (en) * | 1994-10-03 | 1997-09-23 | United Technologies Corporation | Method of making bipolar transistor having amorphous silicon contact as emitter diffusion source |
| US6001701A (en) * | 1997-06-09 | 1999-12-14 | Lucent Technologies Inc. | Process for making bipolar having graded or modulated collector |
| US20030080394A1 (en) * | 2001-10-31 | 2003-05-01 | Babcock Jeffrey A. | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits |
| US6682992B2 (en) * | 2002-05-15 | 2004-01-27 | International Business Machines Corporation | Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures |
| US6856000B2 (en) * | 2002-10-08 | 2005-02-15 | Texas Instruments Incorporated | Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies |
| TWI221320B (en) * | 2003-05-08 | 2004-09-21 | Toppoly Optoelectronics Corp | Process for passivating polysilicon and process for fabricating polysilicon thin film transistor |
| JP5920275B2 (ja) | 2013-04-08 | 2016-05-18 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| CN111979524B (zh) * | 2020-08-19 | 2021-12-14 | 福建省晋华集成电路有限公司 | 一种多晶硅层形成方法、多晶硅层以及半导体结构 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57160123A (en) * | 1981-03-30 | 1982-10-02 | Hitachi Ltd | Semiconductor device |
| JPS5954217A (ja) * | 1982-09-21 | 1984-03-29 | Nec Corp | 半導体基板の製造方法 |
| JPS59107576A (ja) * | 1982-12-13 | 1984-06-21 | Agency Of Ind Science & Technol | 混相系アモルフアスシリコン膜の製造方法 |
| JPS63124520A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置の製造方法 |
| US4846932A (en) * | 1986-12-31 | 1989-07-11 | Kuromatsu Corporation Co., Ltd. | Water setting paper |
| KR900005123B1 (ko) * | 1987-09-26 | 1990-07-19 | 삼성전자 주식회사 | 바이폴라 트랜지스터의 제조방법 |
| JPH01243582A (ja) * | 1988-03-25 | 1989-09-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPH02152239A (ja) * | 1988-12-05 | 1990-06-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US4992840A (en) * | 1989-09-21 | 1991-02-12 | Hewlett-Packard Company | Carbon doping MOSFET substrate to suppress hit electron trapping |
-
1990
- 1990-05-28 JP JP2137332A patent/JPH0828379B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-24 US US07/705,497 patent/US5137839A/en not_active Expired - Lifetime
- 1991-05-27 KR KR1019910008637A patent/KR940008566B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101386135B1 (ko) * | 2012-11-29 | 2014-04-17 | 한국전기연구원 | ＳｉＣ와 ＳｉＯ2 계면의 계면 준위가 감소된 ＳｉＣ 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0430534A (ja) | 1992-02-03 |
| US5137839A (en) | 1992-08-11 |
| JPH0828379B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484388A (en) | Method for manufacturing semiconductor Bi-CMOS device | |
| US4160991A (en) | High performance bipolar device and method for making same | |
| US3955269A (en) | Fabricating high performance integrated bipolar and complementary field effect transistors | |
| US4379726A (en) | Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition | |
| US4236294A (en) | High performance bipolar device and method for making same | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| US3611067A (en) | Complementary npn/pnp structure for monolithic integrated circuits | |
| JP3727827B2 (ja) | 半導体装置 | |
| US3993513A (en) | Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures | |
| KR940008566B1 (ko) | 반도체장치의 제조방법 | |
| US5411898A (en) | Method of manufacturing a complementary bipolar transistor | |
| US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
| US5405789A (en) | Method of manufacturing a semiconductor device whereby a laterally bounded semiconductor zone is formed in a semiconductor body in a self-aligning manner | |
| JP2985824B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03227054A (ja) | Ｃｍｏｓプロセスとコンパチブルな相補型バイポーラ・トランジスタ | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| EP0594248B1 (en) | Method of manufacturing a semiconductor device whereby a laterally bounded semiconductor zone is formed in a semiconductor body in a self-aligning manner | |
| JPS644349B2 (ko) | ||
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| KR900000816B1 (ko) | I^2l소자의 제조방법 | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPH05129535A (ja) | 半導体集積回路とその製造方法 | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030901 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |