KR900000816B1 - I^2l소자의 제조방법 - Google Patents

Abstract

내용 없음.

Description

I2L소자의 제조방법

제1도는 종래의 I²L소자를 보인 설명도.

제2a-e도는 본 발명에 의한 I²L소자의 제조공정도.

* 도면의 주요부분에 대한 부호의 설명

1 : P형기판 2 : 매립층

3 : n층 에피텍셜층 4 : P⁺형 확산영역

6 : P형 베이스 영역 9 : 알루미늄층

본 발명은 논리게이트의 일종인 I²L(Integrated-Injection Logic)소자의 제조방법에 관한 것으로, 특히 PSA(Polysillicon Self-Alignment)공정과 ROX (Recessed OXide)분리를 이용하여 I²L소자를 제조하는 I²L소자의 제조방법에 관한 것이다.

종래의 I²L소자는 제1도에 도시된 바와 같이 바이폴라형 트랜지스터의 제조공정과 같이 수평방향으로 PNP형 트랜지스터와 수직방향으로 NPN형 트랜지스터를 형성하고, 그 NPN형 트랜지스터의 베이스영역 사이는 P형 확산층으로 연결되어 있다.

그러나, 이러한 종래의 I²L소자는 전류공급원인 수평방향의 PNP형 트랜지스터의 콜렉터와 수직방향의 NPN형 트랜지스터의 베이스가 동일하게 영역을 차지하고 있으므로 PNP형 트랜지스터를 통한 전류가 NPN형 트랜지스터의 베이스에 공급되며, 또한 바로 인접한 NPN형 트랜지스터에도 첫번째의 베이스를 거친 전류가 차례로 공급되므로 그 동작속도가 느리게 됨을 물론 전력소모가 증대되고, 또한 NPN형 트랜지스터의 베이스영역이 P형 확산층으로 연결되어 소자의 크기가 커지게 되는 결점이 있었다.

본 발명은 이와 같은 종래의 결함을 감안하여 PSA공정과 ROX 분리를 이용하여 I²L소자를 제조함으로써 소자의 크기를 줄임은 물론 NPN 트랜지스터의 베이스영역을 금속선으로 연결하여 동작속도를 빠르게 하고, 전력소모를 줄이게 창안한 것으로, 이를 첨부된 제2도의 도면에 의하여 상세히 설명하면 다음과 같다.

제2a도에 도시한 바와 같이 P형 기판(1)상에 매립층(buried layer) (2)을 형성한 후 n형 에피텍셜층(3)을 성장시키고, 제2b도에 도시한 바와 같이 상기 n형 에피덱셜층(3)을 선택식각한 후 그 선택식각 부분에 붕소이온의 주입에 의해 P⁺형 확산영역(4)를 형성하고, 산화물의 주입에 의해 ROX(5)를 형성하여 각소자를 분리함과 아울러 NPN형 트랜지스터가 형성될 영역을 일정하게 한다. 이후 제2c도에 도시한 바와 같이 P형 베이스영역(6)을 형성한 후 산화막(7)을 도포하며, 제2d도에 도시된 바와 같이 NPN형 트랜지스터의 콜렉터 영역을 식간한 후 n+형 폴리 실리콘을 입혀(deposit)폴리 실리콘층을 형성하고, 드라이브-인(drive-in) 확산한다.

이때 콜렉터 영역은 자동배열(self-align)되고, 폴리실리콘층(8)은 콜렉터 연결선으로 사용되게 된다.

이후, 제2e도에 도시한 바와 같이 전극을 형성할 부위의 산화막(7)을 선택식간한 후 알루미늄층(9)을 형성하고, 이때 NPN형 트랜지스터의 간 베이스영역에서도 전극을 형성하여 베이스로 입력되는 신호가 모든 NPN형 트랜지스터에 직접 인가되게 한다.

이와 같이 제조되는 본 발명은 소자와 소자사이가 ROX(5)에 의해 격리되므로 종래의 PN접합에 의한 격리방법에 비해 접합용량이 줄어들어 속도가 빠른소자가 가능하게 되는 것이고, 또한 전류공급원인 PNP트랜지스터에서 공급되는 전류는 인접한 베이스와 베이스를 ROX(5)에 의해 격리시키면서 첫번째 NPN트랜지스터의 베이스로 공급되고, 인접한 트랜지스터의 베이스에 알루미늄층(9)에 의해 직접 공급되므로 베이스 전류에 의한 응답의 지연은 발생되지 않게 되고, 두번째 위치에 있는 NPN트랜지스터의 응답도 첫번째 위치에 있는 NPN트랜지스터와 동일한 응답속도를 가지므로 상태적으로 빠른 소자를 가능케 한다.

또한, 소자와 소자 사이 또는 층과 층 사이가 ROX(5)에 의해 격리되므로 누설전류가 작아져서 소자의 특성이 우수해진다.

이상에서 상세히 설명한 바와 같이 본 발명의 I²L소자는 NPN형 트랜지스터의 콜렉터 영역이 자동 배열되므로 소자의 크기가 매우 작게 되어 집적도를 높일 수 있게 되고, 베이스영역은 ROX로 분리되고, 금속선으로 서로 연결되어 동작속도가 매우 빨라짐은 물론 전력소모가 줄어들게 되므로 멀티-콜렉터 I²L소자의 지연시간이 줄어들게 되고, 외부에 연결되는 주변회로를 줄일 수 있게 될 뿐만 아니라 전력소모가 작아 플래트 패키지(flat package)가 가능하게 되는 효과가 있다.

Claims (1)

1. P형 기판(1)상에 매립층(2)을 형성한 후 n형 에피텍셜층(3)을 성장시키고, 상기 n형 에피텍셜층(3)을 선택식각한 후 그 선택식각 부분에 붕소이온의 주입에 의해 P⁺형 확산영역(4)을 형성함과 아울러 ROX(5)를 형성하여 소자를 분리하고, 이후 P형 베이스영역(6)을 형성한 후 산화막(7)을 도포하며, NPN형 트랜지스터의 콜렉터영역을 형성할 부위의 상기 산화막(7)을 선택식각한 후 n+형 폴리실리콘을 입혀 폴리실리콘층(8)을 형성하고 드라이브-인 (drive-in)확산하며, 이후 전극을 형성할 부위의 상기 산화막(7)을 선택식각한 후 알루 미늄층(9)을 입혀 제조함을특징으로 하는 I²L소자의 제조방법.

Images